DE2264016B2 - Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied - Google Patents
Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-GliedInfo
- Publication number
- DE2264016B2 DE2264016B2 DE19722264016 DE2264016A DE2264016B2 DE 2264016 B2 DE2264016 B2 DE 2264016B2 DE 19722264016 DE19722264016 DE 19722264016 DE 2264016 A DE2264016 A DE 2264016A DE 2264016 B2 DE2264016 B2 DE 2264016B2
- Authority
- DE
- Germany
- Prior art keywords
- transformer
- circuit arrangement
- fail
- safe
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Train Traffic Observation, Control, And Security (AREA)
Description
20
25
30
40
45
50
35
Das DE-PS 19 33 713 bezieht sich auf eine Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger
Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal, bei der folgende
Merkmale kombiniert sind:
a) die Eingangssignale werden getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen
durch eingeschaltete Gleichrichteranordnungen gleichgerichtet,
b) die gleichgerichteten Eingangssignale bilden die einzelnen Steuerpotentiale für eine nachgeschaltete
Transistor-Sperrschwingerschaltung mit Rückkopplungsübert rager,
c) die Impulsspannung des Sperrschwingers wird über eine in den Sekundärkreis des Rückkopplungsübertragers
eingeschaltete Verstärkerstufe dem Ausgang zugeführt, der ein wechselspannungsförmiges
Ausgangssignal abgibt, das zwischen der Betriebsspannung und Nullpotential wechselt.
Eine derartige Schaltungsanordnung ist nicht auf die Realisierung einer bestimmten logischen Verknüpfung
beschränkt, sondern ermöglicht den Aufbau eines Systems mit allen erforderlichen Verknüpfungsarten.
Die sich daraus ergebenden Grundschaltungen sind konstruktiv je als Modul aufgebaut. Die Moduln
enthalten eine gedruckte Schaltung in zwei Ebenen mit dazwischenliegenden Bauelementen. Sie sind in vollständig
gekapselten Kunststoffgehäusen untergebracht « und mit Silicon-Gußmasse vergossen. Ist es notwendig,
eine logische Verknüpfung zu erweitern, so läßt sich dieses durch eine Änderung der Grundschaltung,
bedingt durch die konstruktive Bauweise, nicht erreichen.
Aufgabe der Erfindung ist es deshalb, eine Schaltungsanordnung zur fehlersicheren Erweiterung der logischen
Funktion eines fehlersicheren UND-Gliedes anzugeben, das mit einer Schaltungsanordnung zur
logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen
Ausgangssignal, bei der folgende Merkmale kombiniert sind:
a) die Eingangssignale werden getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen
durch eingeschaltete Gleichrichteranordnungen gleichgerichtet,
bj die gleichgerichteten Eingangssignale bilden die einzelnen Steuerpotentiale für eine nachgeschaltete
Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager,
c) die Impulsspannung des Sperrschwingers wird über eine in den Sekundärkreis des Rückkopplungsübertragers
eingeschaltete Verstärkerstufe dem Ausgang zugeführt,
realisiert ist.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß zur Realisierung einer fehlersicheren
Erweiterung der logischen Funktion eines fehlersicheren UND-Gliedes ein rechteckförmiges Signal einem
ersten Übertrager und nach Gleichrichtung und Glättung zusammen mit dem Ausgangssignal des
UND-Gliedes der Primärwicklung eines zweiten Übertragers zugeführt wird, dessen Sekundärkreis einen
Transistor ansteuert, der ein rechteckförmiges Ausgangssignal abgibt, wenn die erweiterte logische
Funktion erfüllt ist.
Besonders vorteilhaft wirkt sich bei der erfindungsgemäßen Schaltungsanordnung aus, daß zwischen den
Eingängen und dem Ausgang Potentialtrennung besteht. Ein weiterer Vorteil besteht darin, daß bei der
erfindungsgemäßen Schaltungsanordnung nur eine Versorgungsspannung im Verknüpfungsteil erzeugt
wird, wenn ein der Erweiterung der logischen Funktion dienendes dynamisches 1-Signal am entprechenden
Eingang anliegt. Im Ruhezustand, d. h. beim Fehlen eines 1-Signals am entprechenden Eingang, ist die
Schaltung nicht aktiviert.
Die Erfindung sei nachstehend an Hand eines in den Figuren dargestellten Ausführungsbeispiels näher erläutert.
Es zeigt
Fig. 1 die Blockschaltbilder eines UND-Gliedes und der erfindungsgemäßen Schaltungsanordnung,
Fig. 2 den Aufbau der erfindungsgemäßen Schaltungsanordnung.
In der Fig. 1 ist mit 1 das Blockschaltbild eines UND-Gliedes angegeben dessen 'Funktion durch die
erfindungsgemäße Schaltungsanordnung erweitert werden soll. Diese ist in Fig. 1 als Blockschaltbild
dargestellt und mit 2 bezeichnet. Das UND-Glied enthält zwei konjunktiv verknüpfte dynamische Eingänge
ei e? und einen dynamischen Ausgang A\, der mit
einem Eingang h der Schaltungsanordnung 2 verbunden ist. Diese hat außerdem einen dynamischen Eingang ej
zur logischen Verknüpfung mit den an den Eingängen ei und e2 des UND-Gliedes 1 anstehenden Signalen. Der
Ausgang der Schaltungsanordnung 2 ist mit A2 bezeichnet.
In der F i κ. 2 ist das PrinziDschaltbild der Schaltung«.
anordnung 2 der Fig. 1 dargestellt. Mit X ist der Anschlußpunkt des Bezugspotentials bezeichnet. Der
Verknüpfungseingang ej ist mit der Primärwicklung
eines Übertragers 3 verbunden, der zwei in Reihe geschaltete Sekundärwicklungen aufweist. Der Verbindungspunkt
der Sekundärwicklungen liegt auf dem Bezugspotential, das über den einen Plattenbelag einer
Kapazität 6, die als sogenannter abrißsicherer Kondensator ausgeführt ist, mit dem Emitter eines Ausgangstransistors
9 und dem einen Ende der Sekundärwicklung eines, Übertragers 7 verbunden ist. Die zwei anderen
Enden der Sekundärwicklungen des Übertragers 3 führen zu einer Diode 4, 5, die gemeinsam über den
anderen Plattenbelag der Kapazität 6 an ein Ende der Primärwicklung des Übertragers 7 geschaltet sind. Das
andere Ende der Primärwicklung des Übertragers 7 führt über einen Widerstand 8 zum Eingang Λ der
Schaltungsanordnung (2 in F i g. 1).
Die Sekundärwicklung des Überfragers 7 ist einerseits
mit der Basis eines Transistors 9, andererseits mit dem Emitter des Transistors 9 und dem Bezugspotential
verbunden. Der Ausgang der Schaltungsanordnung 2 ist
mit A2 bezeichnet
Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung 2 wird im folgenden in Verbindung mit
dem UND-Glied 1 in Fig. 1 dargestellt. Werden die Eingänge ei und ej des UND-Gliedes von je einem
rechteckförmigen Eingangssignal beaufschlagt, so stellt
dieses in bekannter Weise die logische Verknüpfung A = ei ■ e* her. Sein Ausgang A\ führt dann ein
rechteckförmiges Signal.
Soll die logische Verknüpfung auf A = ei · ei · e,
erweitert werden, wird ein rechteckförmiges Eingangssignal es der Primärwicklung des Übertragers 3 in der
Schaltungsanordnung 2 zugeführt Sekundärseitig wird mittels der Dioden 4,5 und der Glättungskapazität 6 ein
Gleichspannungspotential erzeugt. Diese Gleichspannung treibt durch die Primärwicklung des Übertragers 7
einen pulsierenden Gleichstrom, wenn mittels des Ausgangs At des erweiterten UND-Gliedes 3 abwechselnd
Bezugspotential an den Eingang h der Schaltungsanordnung 2 gelegt wird. Das ist gemäß des erweiterten
UND-Gliedes nur dann der Fall, wenn die Eingänge et und ej des UND-Gliedes 1 mit rechteckförmigen
Signalen belegt sind. Der pulsierende Gleichstrom steuert über den Übertrager 7 den Transistor 9 an und
erzeugt am Ausgang A2 ein rechteckförmiges Ausgangssignal,
welches zwischen der an Ai angelegten Betriebsspannung und'dem Null-Potential wechselt.
Der Ausgang Λ2 der Schaltungsanordnung 2 führt
dann ein rechteckförmiges Signal, wenn seine Eingänge ei und h gleichzeitig angesteuert werden, d. h. wenn die
Verknüpfung A = ei ■ ez ■ es erfüllt ist Durch Hintereinanderschalten
mehrerer erfindungsgemäßer Schaltungsanordnungen kann ein UND-Glied beliebig oft
konjunktiv erweitert werden.
Im Gegensatz zu nicht fehlersicheren Erweiterungsschah.ungen
kann beim Auftreten einer beliebigen Störung an der Schaltungsanordnung, z. B. durch
Bauelementenausfall, Kurzschluß oder Unterbrechung, kein Signal am Ausgang At der Schaltungsanordnung
ausgegeben werden.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal, bei der folgende Merkmale kombiniert sind:a) die Eingangssignale werden getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet,b) die gleichgerichteten Eingangssignale bilden die einzelnen Steuerpotentiale für eine nach^eschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager,cj die Impulsspannung des Sperrschwingers wird über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt,nach Patent 1933713, dadurch gekennzeichnet, daß zur Realisierung einer fehlersicheren Erweiterung der logischen Funktionen eines fehlersicheren UND-Gliedes ein rechteckförmiges Signal (d) einem ersten Übertrager (3) und nach Gleichrichtung (4,5) und Glättung (6) zusammen mit dem Ausgangssignal des UND-Gliedes (1) der Primärwicklung eines zweiten Übertragers (7) zugeführt wird, dessen Sekundärkreise einen Transistor (9) ansteuert, der ein rechteckförmiges Ausgangssignal abgibt, wenn die erweiterte logische Funktion erfüllt ist.15
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722264016 DE2264016C3 (de) | 1972-12-23 | 1972-12-23 | Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722264016 DE2264016C3 (de) | 1972-12-23 | 1972-12-23 | Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2264016A1 DE2264016A1 (de) | 1974-06-27 |
DE2264016B2 true DE2264016B2 (de) | 1981-06-25 |
DE2264016C3 DE2264016C3 (de) | 1982-02-25 |
Family
ID=5865753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722264016 Expired DE2264016C3 (de) | 1972-12-23 | 1972-12-23 | Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2264016C3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3333612A1 (de) * | 1983-09-15 | 1985-04-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Fehlersichere und-verknuepfung statischer eingangssignale |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2544427C2 (de) * | 1975-10-02 | 1983-01-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Realisierung von logischen Funktionen |
DE2545469C2 (de) * | 1975-10-08 | 1983-01-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1933713B2 (de) * | 1969-06-28 | 1971-09-02 | Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale |
-
1972
- 1972-12-23 DE DE19722264016 patent/DE2264016C3/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3333612A1 (de) * | 1983-09-15 | 1985-04-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Fehlersichere und-verknuepfung statischer eingangssignale |
Also Published As
Publication number | Publication date |
---|---|
DE2264016C3 (de) | 1982-02-25 |
DE2264016A1 (de) | 1974-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10345651A1 (de) | Gleichstromwandler | |
DE2152997A1 (de) | Statische Übertragungsschaltung | |
DE2264016C3 (de) | Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied | |
DE1933713A1 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE10129789C1 (de) | Bordnetzarchitektur für ein Kraftfahrzeug | |
DE1538779A1 (de) | Stromversorgungseinrichtung | |
DE112020004505T5 (de) | Gate-treiber-stromquellenvorrichtung | |
EP0258214B1 (de) | Einrichtung zur kontrolle von elektrischen verbrauchern in kraftfahrzeugen | |
DE1950331C3 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2014135C3 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
EP0049679A1 (de) | Fehlersichere logische Verknüpfungsschaltung | |
EP0209189B1 (de) | Anordnung zur Synchronisation der pulsbreitenmodulierten Schalttakte mehrerer getakteter Gleichspannungswandler | |
EP0146832B1 (de) | Abschalteinrichtung für einen selbstschwingenden Sperrwandler | |
DE2110723C3 (de) | Verzögerungsglied für ein logisches Wechselspannungssystem | |
DE2544427C2 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2143375B1 (de) | Elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen | |
DE112019002846T5 (de) | Umkehrschaltung, Steuerverfahren einer Umkehrschaltung, Steuervorrichtung und Lastansteuerungsvorrichtung | |
DE2359125C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
DE1537210B2 (de) | Schaltungsanordnung zur Realisierung einer fehlersicheren logischen UND-Funktion | |
DE2064837A1 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE1412099C (de) | Elektronisches Schrittschaltwerk in Form einer Ringschaltung | |
DE2621694A1 (de) | Spannungsverdoppelungsschaltung | |
DE2131110A1 (de) | Schaltungsanordnung zur uebertragung von strom- und spannungssignalen | |
DE2359125B2 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
DE2746299A1 (de) | Steuerschaltung zur zuendung von thyristoren und deren rueckmeldung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
AF | Is addition to no. |
Ref country code: DE Ref document number: 1933713 Format of ref document f/p: P |
|
C3 | Grant after two publication steps (3rd publication) | ||
8381 | Inventor (new situation) |
Free format text: LOTZ, ALFRED, ING.(GRAD.) FALKENTHAL, PETER, ING.(GRAD.), 1000 BERLIN, DE |