DE2014135C3 - Schaltungsanordnung zur Realisierung von logischen Funktionen - Google Patents
Schaltungsanordnung zur Realisierung von logischen FunktionenInfo
- Publication number
- DE2014135C3 DE2014135C3 DE19702014135 DE2014135A DE2014135C3 DE 2014135 C3 DE2014135 C3 DE 2014135C3 DE 19702014135 DE19702014135 DE 19702014135 DE 2014135 A DE2014135 A DE 2014135A DE 2014135 C3 DE2014135 C3 DE 2014135C3
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- input
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/30—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using a transformer for feedback, e.g. blocking oscillator
Description
Über eine mit einem Rückkopplungswiderstand 6 beschaltete Rückführung wird das Signal des Kollektorkreises
auf den Basiskreis des Transistors 16 zurückgeführt. Dadurch wird die Speisespannung für den
Basiskreis der Schwingstufe aufrechterhalten. In der nachfolgenden Werttabelle sind die verschiedenen
Bedingungen zwischen dem Ausgang A, dem Setzeingang Sund dem Rücksetzeingang R aufgezeichnet.
Für die Schaltung ergibt sich folgende Werttabelle:
R | S | A10 | A1, |
O | O | O | O |
O | L | O | O |
L | O | O | O |
L | L | O | L |
O | O | L | O |
O | L | L | L |
L | O | L | O |
L | L | L | L |
A10 = Speicherausgang zum betrachteten
Zeitpunkt.
A1, = Speicherausgang, der sich nach der Verzögerungszeit
des Speichers einstellt.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal, wobei die Eingangssignale getrennten Eingangsübertragern zugeführt sind und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager bilden, die Impuisspannung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt ist nach Patent 19 33 713, dadurch gekennzeichnet, daß zur Realisierung einer SPEICHER-Einheit der Eingangssignale an einem Setz- und einem Rücksetzeingang (S, R) zugeführt werden, das Kollektorsignal des einen Transistor (16) enthaltenden Sperrschwingerschaltkreises primärseitig auf den Basiskreis dieses Transistors rückgekoppelt istDie Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs.Eine derartige Schaltungsanordnung erfüllt die Aufgabe, feuersicher mit binärer Wirkung zu arbeiten. Jede Schaltungsanordnung für sich bildet einen Logikbaustein.Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein gefährlich fehlerhaftes Ausgangssignal auftreten darf. Führt ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein O-Signal, so darf beim Auftreten eines inneren Defektes (Bauelementeausfall) kein L-Signal am Ausgang auftreten. Führt der Baustein nach seiner logischen Funktion und den anliegenden Eingangssignalen am Ausgang ein L-Signal, so muß der Ausgang beim Auftreten eines inneren Fehlers nach O-Signal wechseln und in diesem Zustand bleiben, auch wenn die Eingangssignale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlersicheren Bausteines in den Grundzustand »Null«.Durch die im Hauptpatent aufgezeigte Schaltungsanordnung wird der Aufbau eines logischen Systems, bestehend aus UND-, ODER-, NICHT- und SPEI-CHER-Einheiten, ermöglichtEine bereits vorgeschlagene, auf dem Gegenstand des Hauptpatents basierende Schaltungsanordnung zur Bildung einer SPEICHER-Einheit, der Eingangssignale an einem Setz- und einem Rücksetzeingang zugeführt werden, besteht darin, das Ausgangssignal der Verstärkerstufe über einen weiteren Übertrager nach Gleichrichtung und Glättung auf den Sekundärkreis des RüGksetzeingangs rückzukoppeln (DE=AS 19 50 331).Nachteilig bei dieser Schaltungsanordnung wirkt sich jedoch aus, daß sie, bedingt durch die Rückkopplung, vom Ausgang her gegen Störspannungen empfindlich ist und sich somit die Fehlersicherheit eines derartigen Bausteins verringert.Aufgabe der vorliegenden Erfindung ist es deshalb, basierend auf dem Gegenstand des Hauptpatenls, eineίοSchaltungsanordnung zur Bildung einer SPEICHER-Einheit anzugeben, die den vorgenannten Nachteil vermeidetDiese Aufgabe wird durch die Merkmaie des kennzeichnenden Teils des Patentanspruchs gelöstDie Erfindung wird nachstehend an Hand der Figur, die eine SPEICHER-Einheit mit Setz-Vorrang zeigt, näher erläutertIn der Figur sind mit S und R der Sef.- und der Rücksetz-Eingang der SPEICHER-Einheit bezeichnet. Beide Eingänge weisen getrennte Eingangsübertrager 1 und 2 auf. In die Sekundärkreise dieser Übertrager sind Dioden 3,4 und Induktivitäten 7,8 eingeschaltet die zur Gleichrichtung und Glättung der übertragenen Eingangsimpulsspannungen dienen. Den Induktivitäten 7,8 fällt zusätzlich die Aufgabe zu, die Oszillatorschaltung gegen Kurzschluß der Dioden 3, 4 zu sichern. (Hoher induktiver Eingangswiderstand.) Die weiterhin an diese Sekundärkreise angeschalteten Zenerdioden 9 und 10 stabilisieren die Speisespannung der passiv arbeitenden, aus dem Transistor 16, dem Übertrager 13 mit den Primärwicklungen 131 und 132 und der Sekundärwicklung 133, dem Kondensator 5 und den Widerständen 6, 11,12 und 17 bestehenden Sperrschwingerschaltung. In den Sekundärstromkreis des Sperrschwingerübertragers 13 ist eine aus einem Transistor 14 und Widerstand 15 bestehende Vejstärkerstufe geschaltet die auf den Ausgang A der Schaltungsanordnung führtDie Wirkungsweise der erfindungsgemäßen Schaltungsanordnung ist folgende:Diese Schaltung ist als Sicherheitsspeicher so ausgelegt, daß der Ausgang A den Binärwert »0« annimmt wenn das Steuersignal »0« am Setzeingang S auftritt Jede innere oder äußere Störung (Bauelemente defekt, Leitungsunterbrechung) läßt den Speicher in die sichere Setzstellung kippen, wobei der Ausgang A ständig 0-Signal ausgibt. Wird der Speicher mit L-Signal am Rücksetzeingang R belegt und der Setzeingang weist L-Signal auf, so kippt der Speicherausgang A in die Löschstellung und am Ausgang A steht L-Signal an (Ruhestrombetrieb). Die SPEICHER-Eir.heit besteht wie auch die Einheiten nach der Hauptpatentanmeldung, aus einer Schwingstufe mit nachgeschalteter Verstärkereinheit. Sind die beiden Eingänge Sund R mit L-Signal belegt, arbeitet die Schwingstufe. Das Signal des Eingangs R wirkt über die Widerstände 11 und 12 und die Primärwicklung 131 des Übertragers 13 auf die Basis des Transistors 16, während das Signal des Eingangs 5 über die Primärwicklung 132 des Übertragers 13 das Kollektorpolential für den Transistor 16 liefert Durch den Transistor 16 fließt, bedingt durch die Spannungsteilung der Widerstände 11,12 im Basiskreis, zunächst ein kleinerer Kollektorstrom. Dieser Strom wird mit Hilfe der als Rückkopplungswicklung wirkenden Wicklung 131 im Basiskreis des Transistors 16 schnell vergrößert. Die Höhe der Rückkopplungsspannung bestimmt den maximal möglichen Kollektorstrom. Der Widerstand 17 dient zur Kollektorstrombegrenzung. Ist der Maximalwert erreicht, d. h. der Ausdruck -T^ wird Null, so wird keine Spannung mehr in diePrimärwicklung 131 und 132 des Übertragers 13 induziert, und der Transistor 16 schaltet in den Sperrzustand. Dabei entsteht eine Rückschlagspannung entgegengesetzter Polarität Hierauf wiederholt sich periodisch dieser Vorgang, d. h. der Transistor 16 wechselt periodisch /wischen den Schaltzuständen »EIN« und »AUS«.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702014135 DE2014135C3 (de) | 1969-06-28 | 1970-03-18 | Schaltungsanordnung zur Realisierung von logischen Funktionen |
CH917470A CH508311A (de) | 1969-06-28 | 1970-06-17 | Schaltungsanordnung zur Realisierung von logischen Funktionen |
FR7023422A FR2053940A5 (de) | 1969-06-28 | 1970-06-24 | |
GB3119070A GB1321459A (en) | 1969-06-28 | 1970-06-26 | Circuit arrangement for realising logical functions |
US50609A US3654485A (en) | 1969-06-28 | 1970-06-29 | A.c. signal logic circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691933713 DE1933713B2 (de) | 1969-06-28 | 1969-06-28 | Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale |
DE19702014135 DE2014135C3 (de) | 1969-06-28 | 1970-03-18 | Schaltungsanordnung zur Realisierung von logischen Funktionen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2014135A1 DE2014135A1 (de) | 1971-09-30 |
DE2014135B2 DE2014135B2 (de) | 1979-03-15 |
DE2014135C3 true DE2014135C3 (de) | 1980-01-24 |
Family
ID=25757586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702014135 Expired DE2014135C3 (de) | 1969-06-28 | 1970-03-18 | Schaltungsanordnung zur Realisierung von logischen Funktionen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2014135C3 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2544423C2 (de) * | 1971-09-22 | 1984-04-05 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz |
DE2402880C2 (de) * | 1974-01-18 | 1982-01-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Fehlersichere elektronische Schaltung zur Umwandlung von elektrischen Signalen unterschiedlicher Zeitdauer in Signale bestimmter Zeitdauer |
-
1970
- 1970-03-18 DE DE19702014135 patent/DE2014135C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2014135A1 (de) | 1971-09-30 |
DE2014135B2 (de) | 1979-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3935243C2 (de) | Schaltungsanordnung | |
DE2014135C3 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE1933713A1 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE1950331C3 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2148072C3 (de) | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz | |
DE2264016C3 (de) | Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied | |
DE2014110C3 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2419205C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
DE2064809A1 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2110723C3 (de) | Verzögerungsglied für ein logisches Wechselspannungssystem | |
DE2064837A1 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2544427C2 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2359125C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
DE2513809C3 (de) | Umrichter mit Gleichspannungszwischenkreis | |
DE4421806C1 (de) | Schaltnetzteil mit sinusförmiger Stromaufnahme | |
DE2425303C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechseispannungsförmiger Eingangssignale | |
DE2353969A1 (de) | Schutzschaltung zum detektieren der gleichzeitigen spannungszufuhr an zwei gegensinnig arbeitende anordnungen | |
DE1950330B2 (de) | Schaltungsanordnung zur realisierung von logischen funktionen | |
DE2450122C2 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
DE2461315A1 (de) | Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale | |
DE1537216B2 (de) | Schaltungsanordnung zur Realisierung einer fehlersicheren logischen U N D-Funktion | |
DE2131110A1 (de) | Schaltungsanordnung zur uebertragung von strom- und spannungssignalen | |
DE2359125B2 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
DE2631388B2 (de) | Schaltungsanordnung fur die Steuerimpulserzeugung eines impulsbreiten-gesteuerten Schaltreglertransistors | |
DE2150533A1 (de) | Vorsatzschaltung fuer ein oder-gatter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |