DE1950330B2 - Schaltungsanordnung zur realisierung von logischen funktionen - Google Patents

Schaltungsanordnung zur realisierung von logischen funktionen

Info

Publication number
DE1950330B2
DE1950330B2 DE19691950330 DE1950330A DE1950330B2 DE 1950330 B2 DE1950330 B2 DE 1950330B2 DE 19691950330 DE19691950330 DE 19691950330 DE 1950330 A DE1950330 A DE 1950330A DE 1950330 B2 DE1950330 B2 DE 1950330B2
Authority
DE
Germany
Prior art keywords
blocking oscillator
circuit
input
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19691950330
Other languages
English (en)
Other versions
DE1950330A1 (de
Inventor
Alfred 1000 Berlin Lotz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19691933713 external-priority patent/DE1933713B2/de
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19691950330 priority Critical patent/DE1950330B2/de
Priority to CH917470A priority patent/CH508311A/de
Priority to FR7023422A priority patent/FR2053940A5/fr
Priority to GB3119070A priority patent/GB1321459A/en
Priority to US50609A priority patent/US3654485A/en
Publication of DE1950330A1 publication Critical patent/DE1950330A1/de
Publication of DE1950330B2 publication Critical patent/DE1950330B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/30—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using a transformer for feedback, e.g. blocking oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs.
Eine derartige Schaltungsanordnung erfüllt die Aufgabe, fehlersicher mit binärer Wirkung zu arbeiten. Jede Schaltungsanordnung für sich bildet einen Logikbaustein.
Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein gefährlich fehlerhaftes Ausgangssignai auftreten darf. Führt ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein O-Signal, so darf beim Auftreten eines inneren Defektes (Bauelementeausfall) kein L-Signal am Ausgang auftreten. Führt der Baustein am Ausgang ein L-Signal nach seiner logischen Funktion und den anliegenden Eingangssignalen, muß der Ausgang beim Auftreten eines inneren Fehlers nach O-Signal wechseln und in diesem Zustand bleiben, auch wenn die Eingangssignale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlersicheren Bausteines in den Grundzustand »Null«.
Ein logisches Gesamtsystem muß enthalten: UND-, ODER-, NICHT-, SPEICHER-Einheiten. Mit der gemäß der Hauptpatentanmeldung angegebenen Schaltungsanordnung lassen sich UND- und ODER-Einheiten sowie beliebige Verknüpfungen beider Einheiten realisieren.
Aufgabe der Erfindung ist es, die für ein logisches selbstsicheres Gesamtsystem erforderliche Schaltungsanordnung zur Bildung einer NICHT-Einheit anzugeben. Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Patentanspruchs gelöst.
Die Erfindung wird nachstehend an Hand eines in der Figur dargestellten Ausführungsbeispiels näher erläutert.
Realisiert werden soll die Funktion E=A. Die NICHT-Einheit negiert das Ausgangssignal, d.h., es erscheint bei L-Signal am Eingang £am Ausgang A ein O-Signal und umgekehrt Der Baustein dient zum Auibau von Schaltstufen mit Inversausgängen, die durch Zusammenschalten mit einer UND-Einhek realisiert werden können. Mit Hilfe dieser Schaltstufen können fehlersichere Antivalenz- und Äquivalenzstufen aufgebaut werden.
In der Figur ist mit E der Eingang und mit A der Ausgang der NICHT-Einheit bezeichnet Der Eingang E führt auf einen Eingangsübertrager 1. In den Sekundärkreis dieses Übertrages sind die Diode 2, die Induktivität 3 und der Kondensator 5 eingeschaltet, die zur Gleichrichtung und Glättung der übertragenen Ιΐιη-gangsimpulsspannungen dienen. Weiterhin liegen im Sekundärkreis des Übertragers 1 ein mit der Betriebsspannungsqufclle + Ub verbundener Widerstand 4, der zusammen mit der Diode 2 einen Spannungsteiler bildet Der Sekundärkreis liefert die Steuerspannungen für eine aus dem Transistor 7, dem Übertrager 6 mit den Primärwicklungen 61 und 62 und der Sekundärwicklung 63 u«id dem Widerstand 8 bestehende Sperrschwingerschaltung. In den Sekundärstromkreis des Sperirschwingerüberiragers 6 ist eine aus einem Transistor 9 und Widerstand 10 bestehende Versiärkerstufe geschaltet, die auf den Ausgang A der Schaltungsanordnung führt.
Die Wirkungsweise der Schaltungsanordnung ist folgende: Wird der Eingang E nicht angesteuert so erhält die Basis des Transistors 7 durch die Spannungsteilung des Widerstands 4 und der Diode 2 eine positive Vorspannung.
Mit Hilfe des Transistors 7 wird die GIeichspannun{;squelle + Ub periodisch an die Primärwicklung 62 des Schwingübertragers 6 an- und von ihr wieder abgeschaltet. Die so gewonnene Wechselspannung ist im allgemeinen rechteckförmig und kann transformiert werden. Die periodischen Schwingungen werden durch eine Rückkopplungswicklung 61 im Steuerkreis {Basiskreis) des Transistors 7 aufrechterhalten. Dabei wechselt der Transistor 7 periodisch zwischen den Schaltzuständen »Ein« und »Aus« bzw. »Durchlaß« und »Sperrzustand«. Hierbei entsteht in der Primärwicklung 62 des Transformators 6 eine Wechselspannung. Durch Vorgabe der positiven Vorspannung fließt zunächst ein kleiner Kollektorstrom durch den Transistor 7. Dieser Kollektorstrom wird mit Hilfe der Rückkopplungswicklung 61 im Basiskreis des Transistors 7 schnell vergrößert. In den Wicklungen 61 und 62 wird so lange eine Spannung induziert, als der Kollektorstroin ansteigen kann. Die Höhe der Rückkopplungsspannung bestimmt den maximal möglichen Kollektorstrom. Ist dieser Wert erreicht, wird der Stromanstieg beendfit und der Ausdruck -£ wird Null. Es wird keine Spannung
mehr im Transformator induziert, und der Transistor schaltet ab. Dabei entsteht eine Rückschlagspannung entgegengesetzter Polarität.
Die über die Sekundärwicklung 63 des Übertragers 6 abgegebenen Spannungen werden durch den nachgeschalteien Transistor 9 verstärkt auf den Ausgang A durchgeschaltet.
Liegt ein L-Signal am Eingang Ean, wird die Basis des Transistors 7, bedingt durch die Diode 2, im negativen Spannungsbereich gehalten. Die Schwingstufe hört auf zu arbeiten; am Ausgang A wird O-Signal abgegeben.
Beim Einsatz der sicheren NICHT-Einheit in fehle™.
cheren Schaltungen ist darauf zu achten, daß die Fehlersicherheit nur dann gegeben ist, wenn der Eingang £der verwendeten NICHT-Einheit mindestens über einen Eingang eines weiteren logischen Bausteins (NICHT-Einheit ausgenommen) geschleift wird. Diese Maßnahme ermöglicht die Überwachung des Eingangskreises der NICHT-Einheit auf Grund der Schleifenbildung mit anderen sicheren Einheiten.
Hierzu 1 Blatt Zeichnunccn

Claims (1)

  1. Patentanspruch:
    Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal, wobei die Eingangssignale getrennten Eingangsübertragern zugeführt sind und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager bilden, die Impulsspannung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungs- '5 Übertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt ist, nach Pateni 19 33713, dadurch gekennzeichnet, daß zur Realisierung einer nur einen Eingang aufweisenden NlCHT-Einheit das Steuerpotentiai an einem in den Sekundärstromkreis des Eingangsübertragers (1) eingeschalteten, aus einer Diode (2) und einem mit der Betriebsspannungsquelle (+Ub) verbundenen Widerstand (4) bestehenden Spannungsteiler abgenommen wird.
DE19691950330 1969-06-28 1969-10-01 Schaltungsanordnung zur realisierung von logischen funktionen Ceased DE1950330B2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19691950330 DE1950330B2 (de) 1969-06-28 1969-10-01 Schaltungsanordnung zur realisierung von logischen funktionen
CH917470A CH508311A (de) 1969-06-28 1970-06-17 Schaltungsanordnung zur Realisierung von logischen Funktionen
FR7023422A FR2053940A5 (de) 1969-06-28 1970-06-24
GB3119070A GB1321459A (en) 1969-06-28 1970-06-26 Circuit arrangement for realising logical functions
US50609A US3654485A (en) 1969-06-28 1970-06-29 A.c. signal logic circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19691933713 DE1933713B2 (de) 1969-06-28 1969-06-28 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale
DE19691950330 DE1950330B2 (de) 1969-06-28 1969-10-01 Schaltungsanordnung zur realisierung von logischen funktionen

Publications (2)

Publication Number Publication Date
DE1950330A1 DE1950330A1 (de) 1971-04-08
DE1950330B2 true DE1950330B2 (de) 1977-04-07

Family

ID=25757583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691950330 Ceased DE1950330B2 (de) 1969-06-28 1969-10-01 Schaltungsanordnung zur realisierung von logischen funktionen

Country Status (1)

Country Link
DE (1) DE1950330B2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2402880C2 (de) * 1974-01-18 1982-01-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Fehlersichere elektronische Schaltung zur Umwandlung von elektrischen Signalen unterschiedlicher Zeitdauer in Signale bestimmter Zeitdauer

Also Published As

Publication number Publication date
DE1950330A1 (de) 1971-04-08

Similar Documents

Publication Publication Date Title
EP0309892B1 (de) Schaltnetzteil
EP0609875B1 (de) Verfahren zum Begrenzen der Frequenz eines spannungsgesteuerten Oszillators in einer Steuerschaltung eines Resonanzwandler-Schaltnetzteils und Steuerschaltung für ein Resonanzwandler-Schaltnetzteil
DE2132031A1 (de) Regelungsschaltung zur Konstanthaltung der Ausgangsspannung einer Stromversorgungseinrichtung
DE102011052922A1 (de) Vielphasen-Gleichspannungswandler mit einer Vielzahl zueinander parallel verschalteter Wandlerschaltungen
DE102005051087A1 (de) Stromrichtervorrichtung
EP0205630A1 (de) Schaltregler sowie Anwendungen
DE3026147C2 (de) Geregelter fremdgetakteter Gleichspannungswandler
EP0040786A1 (de) Schaltungsanordnung zur Begrenzung und Regelung des Kollektorstromes des Stellgliedtransistors eines Schaltnetzteiles
DE1950330B2 (de) Schaltungsanordnung zur realisierung von logischen funktionen
DE2920166A1 (de) Verfahren zur steuerung eines schaltreglers
DE1933713A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2411871B1 (de) Schaltungsanordnung zur erdfreien Übertragung von Signalen über Trennstellen in Femmeldeanlagen
DE60025635T2 (de) Begrenzung des kontinuierlichen Modes eines Leistungswandlers
DE60038003T2 (de) Schutzschaltung für Stromversorgungseinheit und entsprechende Stromversorgungseinheit
DE1950331C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014135C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE3037905C2 (de) Fehlersichere logische Verknüpfungsschaltung
DE2264016C3 (de) Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied
DE2110723C3 (de) Verzögerungsglied für ein logisches Wechselspannungssystem
DE2226089C3 (de) Spannungsgeregelter, von einem Taktgeber gesteuerter Transistor-Gleichspannungswandler
DE2631388C3 (de) Schaltungsanordnung für die Steuer-ünpulserzeugung eines Impulsbreiten-gesteuerten Schaltreglertransistors
DE4438388A1 (de) Selbstschwingender Gleichspannungswandler
DE2064809A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2148072A1 (de) Schaltungsanordnung zur ueberwachung von binaeren signalen auf antivalenz
DE2064837A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen

Legal Events

Date Code Title Description
8235 Patent refused