DE2064809A1 - Schaltungsanordnung zur Realisierung von logischen Funktionen - Google Patents

Schaltungsanordnung zur Realisierung von logischen Funktionen

Info

Publication number
DE2064809A1
DE2064809A1 DE19702064809 DE2064809A DE2064809A1 DE 2064809 A1 DE2064809 A1 DE 2064809A1 DE 19702064809 DE19702064809 DE 19702064809 DE 2064809 A DE2064809 A DE 2064809A DE 2064809 A1 DE2064809 A1 DE 2064809A1
Authority
DE
Germany
Prior art keywords
input
transformer
circuit
blocking oscillator
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702064809
Other languages
English (en)
Inventor
Kurt; Lotz Alfred; 1000 Berlin Spitzmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19702064809 priority Critical patent/DE2064809A1/de
Publication of DE2064809A1 publication Critical patent/DE2064809A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

  • Schaltungsanordnung zur Realisierung von logischen Funktionen (Zusatz zu Patentanmeldung P 19 33 713.4, angem.: 28.6.69) Die Hauptanmeldung P 19 33 713.4 bezieht sich auf eine Schaltungsanordnung zur Realisierung von logischen Funktionen durch die dynamische Verknüpfung von wechoelspannungsförmigen Eingangssignalen mittels getrennter Eingangsübertrager und einem diesen Übertragern nachgeschalteten gemoinsamens einen weiteren Übertrager aufweisenden Sperrschwingerschaltkreis, dessen lmpulsspannung über eine in den Sekundärstromkreis des Sper.rschwingerübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird.
  • Keine derartige Schaltungsanordnung erfüllt die Aufgabe, fehlersicher mit binärer Wirkung zu arbeiten. Jede Schaltungsanordnung für sic bildet einen Logikbaustein.
  • Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein gefährlich fehlerhaftes Ausgangssignal auftreten darf. Führt ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein O-Signal, so darf Beim Auftreten eines inneren Defektes (Bauelementeausfall) kein L-Signal am Ausgang auftreten. Führt der Baustein am Ausgang ein L-Signal nach seiner logischen Funktion und den anliegenden Eingangssignalen, muß der Ausgang beim Auftreten eines inneren Fehlers nach. 0-Signal wechseln und in diesem Zustand bleiben, auch wenn die Eingangssignale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlersicheren Bausteines in den brundzustand "Null".
  • Ein logisches Gesamtsystem muß enthalten: UND-, ODER-, NICHT-, SPEIcHER-Elnheiten. Mit der gemäß der Hauptpatentanmeldung angegebenen Schaltungsanordnung lassen sich UND- und ODER-Einheiten sowie beliebige Verknüpfungen beider Einheiten realisieren.
  • Aufgabe der Erfindung ist es, die für ein logisches selbstsicheres Gesamtsystem erforderliche Schaltungsanordnung zur Bildung einer UND-Einheit mit zwei einander antivalenten Eingängen anzugeben.
  • Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß zur Realisierung einer UND-Einheit mit zwei einander antivalenten Eingängen die Sekundärwicklungen der Eingangsübertrager in Reihe geschaltet sind, wobei der Negationseingang im Basiskreis des Sperrschwingerschaltkreises, der seine Steuerspannung durch die gleichgerichteten Eingangssignale des nicht@negierten Eingangs erhält, angeordnet ist.
  • Die Erfindung sei nachstehend an Hand eines in der Fig.
  • dargestellten Äusführunsbeispiels näher erläutert.
  • In der Fig. führen die einander antivalenten Verknüpfungseingänge E 1 und E 2 auf getrennte Übertrager 1 und 2. Sekundärseitig sind diese übertrager mit einem Sperrschwingerschaltkreis verbunden. Dieser Sperrschwingerschaltkreis besteht im wesentlichen aus dem Übertrager 4, dem Transistor 5 und den Widerständen 18, 20 und 21. In bzw. an die Zuleitung von den Eingangsübertragern 1 und 2, deren Sekundärwicklungen in Reihe geschaltet sind, sind weiterhin Dioden 11, 12 und 13, Kondensatoren 14 und 19, Induktivitäten 15 und 17 sowie eine Zenerdiode 16 geschaltet. In den Sekundärstromkreis des Sperrschwingerübertragers 4 ist eine aus einem Transistor 6 und Widerstand 22 bestehende Verstärkerstufe geschaltet, die auf den Ausgang A der Schaltungsanordnung führt.
  • Die Wirkungsweise der Schaltungsanordnung ist folgende: Realisiert werden soll die Funktion E 1 . E2 = A.
  • Nachstehend das binäre Zustandsdiagramm der erfindungsgemäßen Schaltungsanordnung.
  • El E2 A (1) 0 0 o (2) L O L (3) O L O (4) L L O Wird nur der Ubertrager 1 mit einem wechselspannungsförmigen Eingangssignal beaufschlagt - Zustand (2) -so wird dieses Signal auf der Sekundärseite des Übertragers 1 durch die Dioden 11 und 12 in Verbindung mit dem Glättungskondensator 14 gleichgerichtet.
  • Die Induktivität 15 bewirkt eine zusätzliche Glättung des gleichgerichteten Eingangssignals. Zur Spannungsstabilisierung des gleichgerichteten Eingangssignals ist an die Zuleitung zum Übertrager 4 des Sperrschwingers eine Zenerdiode 16 angeschaltet. Das Signal des Eingangs 1 liefert einerseits über die Primärwicklung 42 des Übertragers 4 das Kollektorpotential für den Transistor 5 sowie andererseits die Basissteuerspannung für den Transistor 5 über die sekundärseitige Verbindung der Eingangsübertrager 1 und 2, die Diode 13, die. Glättungselemente 17 und 19, Widerstände 18, 20 und die Primärwicklung 41 des Sperrschwingerübertagers 4.
  • Durch den Transistor 5 fließt, bedingt durch die Spannungsteilung der Widerstände 18 und 20 im Basiskreis, zunächst ein kleiner Kollektorstrom. Dieser Strom wird mit Hilfe der als Rückkopplungswicklung wirkenden Wicklung 41 im Basiskreis des Transistors 5 schnell vergrößert. Die Höhe der Rückkopplungsspannung bestimmt den maximal möglichen Kollektorstrom. Der Widerstand 21 dient zur Kollektorstrombegrenzung. Ist der Maximalwert erreicht, d.h. der Ausdruck dic wird Null, so wird keine Spannung mehr in die dt Primärwicklungen 41 und 42 des Übertragers 4 induziert, und der Transistor 5 schaltet in den Sperrzustand.
  • Dabei entsteht eine Rückschlagspannung entgegengesetzter Polarität. Hierauf wiederholt sich periodisch dieser Vorgang, d.h. der Transistor wechselt periodisch zwischen den Schaltzuständen "Ein" und "Aus", solange ein Eingangssignal an E 1 ansteht..Die gleichgerichtete Signalspannung wird somit in eine nahezu rechteckförmige Impuls spannung umgeformt und auf die Sekundärseite 43 des Übertragers 4 übertragen, wo sie nach Verstärkung durch den Transistor 6 dem Ausgang A zugeführt wird.
  • Im Zustand (1) und (3) des Diagramms ist durch das fehlende Eingangs signal an E 1 keine Versorgungsspannung für den Transistor 5 vorhanden. Der Ausgang A führt somit Signal.
  • Im Zustand (4) des Diagramms, d.h. beide Eingänge E 1 und E 2 werden von wechselspannungsförmigen Eingangssignalen beaufschlagt, summieren sich die gleichgerichteten'Spannungen beider Eingänge und bilden eine so große Basisvorspannung, daß der Transistor 5 in der Sättigung verbleibt. Der Ausgang A führt somit ebenfalls O-Signal.
  • Beim Auftreten einer beliebigen Störung an der Schaltungsanordnung, z .3. durch Bauelementenausfall, Kurzschluß oder Unterbrechung, kann kein Signal am Ausgang A ausgegeben werden. Bei einem Ausfall des Transistors 5 kanndie Sperrschwingerschaltung nicht ausschwingen. Das gleiche gilt für änderungen der Widerstandswerte gegen 0 bzw. gegen cxb . Bei einem Kurzschluß der Gleichrichterdioden werden die übertragenen Eingangssignale durch den hohen induktiven Widerstand der Induktivitäten stark gedämpft, so daß die Sperrschwingerschaltung ebenfalls nicht ausschwingen kann. Bei einem Kurzschluß der Diode 13 wird durch Spannungsteilung an den Schaltungseiementen 17, 18 und 19//20 die Eingangswechselspannung soweit herabgesetzt, daß der Transistor 5 gesperrt bleibt. Die Ausgabe eines Fehlsignals wird somit verhindert.

Claims (1)

  1. Patent anspruch
    Schaltungsanordnung zur Realisierung von logischen Funktionen durch die dynamische Verknüpfung von wechselspannungsförmigen Eingangssignalen mittels getrennter Eingangsübertrager und einem diesen Übertragern nachgeschalteten gemeinsamen, einen weiteren Übertrager aufweisenden Sperrschwingerschaltkreis, dessen Impulsspannung über eine in den Sekundärstromkreis des Sperrschwingerübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird, nach Patentanmeldung P 19 33 713.4, dadurch gekennzeichnet, daß zur Realisierung einer UND-Einheit mit zwei einander antivalenten Eingängen (E 1,. E-z) die Sekundärwicklungen der Eingangsübertrager (1, 2) in Reihe geschaltet sind, wobei der Negationseingang (E-2) im Basiskreis des Sperrschwingerschaltkreises (4, 5, 18, 20, 22), der seine Steuerspannung durch die gleichgerichteten Eingangssignale des nicht negierten Eingangs CE 1) erhält, angeordnet ist.
DE19702064809 1970-12-24 1970-12-24 Schaltungsanordnung zur Realisierung von logischen Funktionen Pending DE2064809A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702064809 DE2064809A1 (de) 1970-12-24 1970-12-24 Schaltungsanordnung zur Realisierung von logischen Funktionen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702064809 DE2064809A1 (de) 1970-12-24 1970-12-24 Schaltungsanordnung zur Realisierung von logischen Funktionen

Publications (1)

Publication Number Publication Date
DE2064809A1 true DE2064809A1 (de) 1972-07-06

Family

ID=5792782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702064809 Pending DE2064809A1 (de) 1970-12-24 1970-12-24 Schaltungsanordnung zur Realisierung von logischen Funktionen

Country Status (1)

Country Link
DE (1) DE2064809A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2544423A1 (de) * 1971-09-22 1977-04-14 Licentia Gmbh Schaltungsanordnung zur ueberwachung von binaeren signalen auf antivalenz

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2544423A1 (de) * 1971-09-22 1977-04-14 Licentia Gmbh Schaltungsanordnung zur ueberwachung von binaeren signalen auf antivalenz

Similar Documents

Publication Publication Date Title
DE112007000857B4 (de) Drei Treiberschaltungen für Halbleiterelemente mit Kurzschlusserfassung
DE1166260B (de) Fehlergeschuetztes UND-Element
DE1933713A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2064809A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE102008011603A1 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
DE1950331C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014135C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2148072C3 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE2064837A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2110723C3 (de) Verzögerungsglied für ein logisches Wechselspannungssystem
DE2359125C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2544427C2 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2264016C3 (de) Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied
DE2631388C3 (de) Schaltungsanordnung für die Steuer-ünpulserzeugung eines Impulsbreiten-gesteuerten Schaltreglertransistors
DE1128466B (de) Eingangsschaltung zur Steuerung eines bistabilen Schaltkreises
DE2461315A1 (de) Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale
DE2150533C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE3227651C1 (de) Integrierte Schaltungsanordnung in Stromumschaltetechnik mit einer Diode zur Pegelverschiebung
DE1950330B2 (de) Schaltungsanordnung zur realisierung von logischen funktionen
DE102008011602B4 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
DE2425303C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechseispannungsförmiger Eingangssignale
DE2900631B1 (de) Sicherheits-Ausgabeschaltung
DE2425303A1 (de) Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale
DE29521223U1 (de) Parallelschaltbare Stromversorgung
DE1003268B (de) Magnetischer Verstaerker