DE2544427A1 - Schaltungsanordnung zur realisierung von logischen funktionen - Google Patents

Schaltungsanordnung zur realisierung von logischen funktionen

Info

Publication number
DE2544427A1
DE2544427A1 DE19752544427 DE2544427A DE2544427A1 DE 2544427 A1 DE2544427 A1 DE 2544427A1 DE 19752544427 DE19752544427 DE 19752544427 DE 2544427 A DE2544427 A DE 2544427A DE 2544427 A1 DE2544427 A1 DE 2544427A1
Authority
DE
Germany
Prior art keywords
blocking oscillator
input
circuit
output
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752544427
Other languages
English (en)
Other versions
DE2544427C2 (de
Inventor
Alfred Ing Grad Lotz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19752544427 priority Critical patent/DE2544427C2/de
Publication of DE2544427A1 publication Critical patent/DE2544427A1/de
Application granted granted Critical
Publication of DE2544427C2 publication Critical patent/DE2544427C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)

Description

  • Schaltungsanordnung zur Realisierung von logischen
  • Funktionen - Zusatz zu P 19 50 331.2, angemeldet: 1. lo. 1969 Die Hauptanmeldung P 19 50 331.2 bezieht sich auf eine Schaltungsanordnung zur Realisierung von logischen Funktionen durch die dynamische Verknüpfung von wechselspannungsförmigen Eingangssignalen mittels getrennter Eingangsübertrager und einem diesen Ubertragern nachgeschalteten gemeinsamen, einen weiteren Ubertrager aufweisenden Sperrschwingerschaltkreis, dessen Impulsspannung über eine in den Sekundärstromkreis des Sperrschwingerübertragers eingeschalteten Verstärkerstufe dem Ausgang zugeführt wird.
  • Eine derartige Schaltungsanordnung erfüllt die Aufgabe, fehlersicher mit binärer Wirkung zu arbeiten. Jede Schaltungsanordnung für sich bildet einen Logikbaustein.
  • Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein fehlerhaftes, gefährliches Ausgangssignal auftreten darf. Führt etwa ein logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein Signal logisch Null, so darf beim Auftreten eines inneren Defektes - etwa eines Bauelementenfehlers - kein logischt-Signal am Ausgang auftreten. Führt dagegen der Baustein am Ausgang ein Signal logisch L nach seiner logischen Funktion und den anliegenden Eingangssignalen, muß der Ausgang beim Auftreten eines inneren Fehlers nach Signal logisch Null wechseln und in diesem Zustand bleiben, auch wenn die Eingangssignale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlersicheren Bausteins in den Grundzustand logisch Null.
  • Für ein logisches Gesamtsystem müssen neben UND-, ODER-und NICHT-Bausteinen auch Speichermodule vorgesehen werden. Mit der gemäß der Hauptanmeldung angegebenen Schaltungsanordnung läßt sich eine Speichereinheit dadurch realisieren, daß die Eingangssignale einem Setz- und einem Rücksetzeingang zugeführt werden und das Ausgangssignal der Verstärkerstufe der Schaltungsanordnung über einen weiteren übertrager nach Gleichrichtung und Glättung auf den Sekundärkreis eines Eingangs rückgekoppelt wird.
  • Die in den Sekundärkreisen der Eingänge R und S liegenden Einweggleichrichtungsschaltungen erzeugten dabei die für den verwendeten Sperrschwinger notwendigen Steuerpotentiale. Da die Polarität der Steuerpotentiale der Polarität der Potentiale an den Eingängen und an den Ausgängen der Schaltungsanordnung entsprach, konnte bei einem möglichen Wicklungsfehler an den Eingangs- oder Ausgangsübertragern ein fehlerhaftes Steuerpotential an deiSperrschwinger gelangen, der zu einem fehlerhaften Ausgangs signal führen konnte. Darüber hinaus zeigte sich, daß die Einweggleichrichterschaltung im Sekundärkreis der Übertrager bei kleinem Eingangssignal ein acht mehr ausreichendes Steuerpotential für den Sperrschwinger lieferte. Weiterhin bestand die Möglichkeit, daß über die Übertrager auch die Schaltungsanordnung gefährdende sehr hohe Ströme übertragen werden konnten.
  • Der Erfindung liegt daher die Aufgabe zugrunde, unter Vermeidung der angeführten Nachteile eine Schaltungsanordnung zu entwickeln, die als Speichereinheit an ihrem Ausgang auch dann ein Signal logisch Null fuhrt, wenn durch Wicklungsschluß an den Eingangs- oder Ausgangsübertragern ein Steuerpotential direkt an den Sperrschwinger geführt wird, wenn an den Eingangsübertragern oder am Ausgangsübertrager ein unzulässig hoher Stromanstieg vorliegt und wenn heftige mechanische Berührung die Gefahr eines unkontrollierten Fehlers hervorrufen könnte, und bei der die oleranzbreite für die zulässige Größe der Eingangs- und Ausgangssignale angehoben werden soll.
  • Die erfindungsgemäße Lösung der Aufgabe sieht vor, daß die im Sekundärkreis der Ein- und Ausgangsübertrager angeordneten Gleichrichterschaltungen als Mittelpunkts 8 chaltungen defcestalt ausgebildet sind, daß dem mit geeigneter Dotierur.g versehenen Sperrschwinger durch zwei Sicherheitskondensatoren geglättete Steuerpotentiale zugeführt werden, die die entgegengesetzte Polarität der an den Ein- und Ausgängen der Schaltungsanordnung anliegenden Potentiale aufweist und daß alle verwendeten Übertrager bei unzulässig hohem Stromanstieg in die Sättigung gelangen.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, daß im Basisspannungsteiler des Sperrschwingers ein Widerstand zwischen der Basis des Transistors und der an Masse angeschlossenen Rückkopplungswicklung des Sperrschwingerübertragers angeordnet ist.
  • Eine weitere vorteilhafte Ausgestaltung der Erfindung ist dadurch gekennzeichnet, daß im Eollektorstronkreis des Sperrschwingers ein Widerstand zur Kollektorstrombegrenzung vorgesehen ist.
  • Ein besonderer Vorteil der Schaltungsanordnung besteht darin, daß sie völlig in sich abgeschlossen ist, d. h.
  • daß ihr von außen weder eine weitere Versorgungsspannung zugeführt werden muß noch externe Steuersignale, wie etwa Taktsignale, benötigt werden. Damit ist die Gefahr einer Zuführung von fehlerhaften externen Signalen auf ein Minimum reduziert.
  • Ein Beispiel der erfindungsgemäßen Lösung wird anhand der Zeichnung erläutert.
  • Die Speichereinheit wird durch gleichzeitiges Anliegen von Wechselspannungssignalen am Setzeingang und am Rücksetzeingang der übertrager T1 und T2 gesetzt. Sekundärseitig werden die Signale durch die Mittelpunktsgleichrichterschaltung aus T1 V1 und V2 sowie aus T2, V3 und V4 gleichgerichtet und durch die Sicherheitskondensatoren C1 und C2 geglättet.
  • Die Sicherheitskondensatoren Ci und C2 bestehen aus dünnen Keramikkondensatoren, die Je Elektrode 2 Anschlüsse aufweisen, die bei starker mechanischer Belastung abreißen können. Jeder Abriß der Zuführungsleitung wie auch der Bruch der Sicherheitskondensatoren führt zur sofortigen Unterbrechung der Stromversorgung des Sperrschwingers T3, V7. Der Sicherheitskondensator kann auch leicht in Siebdrucktechnik auf einer Keramikplatte aufgebracht werden.
  • Die aus den Eingangs signalen erzeugten Steuerpotentiale werden nach Glättung durch die Kondensatoren C1 und C2 über die Widerstände R1 und R2 - die zur Strombegrenzung eingefügt sind - und nach Stabilisierung der Spannung durch die Zenerdioden V5 und V6 einerseits der Basis des Sperrschwingertransistors V7 und andererseits seinem Kollektor zugeführt. Dabei ist ein Basisspannungsteiler aus den Widerständen R1, R3 und dem Widerstand der Rückkopplungswicklung des Sperrschwingerübertragers T3 aufgebaut. Durch diese besondere Anordnung wird es ermöglicht, daß der Widerstand R3 auch für die Rückkopplungsströme als Begrenzung des Basisstromes wirken kann.
  • Ein Eingangssignal am Setzeingang S und am Rücksetzeingang R bewirkt demnach ein Steuerpotential am Basisspannungsteiler R1 und R3, demzufolge der Transistor V7 zunächst bei einem kleinen Basistrom durchschaltet. Damit steigt der Kollektorstrom durch die Wicklung n1 des Sperrschwingerübertragers T3 bis zu einem Maximum an, das im wesentlichen durch den Widerstand R2 bestimmt wird.
  • Während des Anstiegs des Kollektorstroms wird durch die Wicklung n1 in der Wicklung n3 eine Rückkopplungsspannung induziert, die über den Widerstand R3 an die Basis des Transistors V7 gelangt und den Transistor weiter aufsteuert. Nach dem Erreichen des maximalen Kollektorstromcs wird keine Spannung mehr in der Rückkopplungswicklung n3 induziert, mit dem Ergebnis, daß der Transistor V7 sperrt.
  • Der dadurch bedingte Abfall des Kollektorstromes in der Wicklung n1 bewirkt die Induzierung eines entgegengesetzten Spannungsimpulses in der Rückkopplungswicklung n3. Dieser Spannungsimpuls gelangt über den Widerstand R3 an die Basis des Transistors V7, wodurch der Transistor erneut durchgesteuert wird. Damit wiederholt sich der eben bereits beschriebene Vorgang. Am Ausgang des Sperrschwingerübertragers T3 ergibt sich damit eine sägezahnähnliche Spannung, die von dem Transistor V8 verstärkt unter Zwischenschaltung der Primärwicklung des Übertragers T4 und des Widerstandes R5 dem Ausgang A zugeführt wird.
  • Das wechselspannungsförmige Ausgangssignal wird durch den übertrager T4 sekundärseitig in einer Mittelpunktsschaltung entsprechend zu der Schaltung der Übertrager T1 und ?2 gleichgerichtet und der Sekundärseite des Setzeinganges S als weiteres Steuerpotential disjunktiv zur Verfügung gestellt. Dadurch wird erreicht, daß das Eingangssignal am Setzeingang S nur kurzfristig anzuliegen braucht; sobald der Sperrschwinger V7, T3 seine Arbeit aufgenommen hat, erzeugt er sich sein notwendiges Steuerpotential für den Basiskreis selbständig durch die Rückkopplung des Ausgangssignals, bzw. des daraus gewonnenen Steuerpotentials auf die Sekundärseite des Setzeinganges S.
  • Die Riicksetzung der Speichereinheit erfolgt durch einfaches Abschalten des Wechselspannungssignals am Rücksetzeingang R. In diesem Fall fällt das Steuerpotential fur den Kollektor des Sperrschwingertransistors V7 fort und der Sperrschwinger kann in keinem Fall mehr arbeiten.
  • Sämtliche Übertrager T1, T2, T3 und ?4 sind so ausgelegt, daß bei unzulässig hohem Stromanstieg an ihre Primärwicklung der jeweilige übertrager in die Sättigung geführt wird, so daß eine Übertragung einer Wechselspannung nicht mehr möglich ist.
  • Die an den Ein- und Ausgängen anliegenden Signale werden aus einer positiven Gleichspannung erzeugt. Der Transistor V7 des Sperrschwingers wurde nun von seiner Dotierung her so gewählt, daß er ein negatives Steuerpotential benötigt.
  • Dieses negative Steuerpotential wird von den entsprechend gepolten Mittelp1nktsgleichrichterschaltungen V1, V2, V3, V4 und V9, V10 entsprechend erzeugt . Damit ist sichergestellt, daß bei einem Wicklungsschluß der Eingangsübertrager T1 und T2 sowie des Ausgangsübertragers T4 ein auf diese Weise an den Sperrschwinger gelangenes Steuerpotential den Sperrschwinger nicht zum Arbeiten veranlassen kann.
  • Somit kann auch kein fehlerhaftes Ausgangssignal logisch L entstehen. Die gesamte Speichereinheit geht bei Signalfehlern, Bauelementefehlern und unzulässigen Signalen an den Ein- und Ausgängen mit ihrem Ausgangssignal mit großer Sicherheit nach logisch Null.
  • Andererseits stellt die Schaltungsanordnung eine Speichereinheit dar, die durch die konjunktive Verknüpfung der Eingänge S und R durch an diesen Eingängen gleichzeLtig vorhandene wechselsp annungsförmige Signale gesetzt wird und erst durch das Abschalten des wechselspannungsförmigen Eingangssignals am Rücksetzeingang R wieder gelöscht wird.
  • Damit ergibt sich für die Speichereinheit folgende Wertetabelle: (Ato bedeutet hierbei der Speicherausgang zum betrachteten Zeitpunkt; At1 bedeutet hierbei der Speicherausgang, der sich nach der Verzögerungszeit des Speichers einstellt.)
    R S Ato Atl
    O 0 0 0
    L O 0 0
    O L O 0
    L L O L
    O O L O
    L O L L
    O L L 0
    L L L L

Claims (3)

  1. Patentansprüche= Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal dergestalt, daß die Eingangssignale getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, daß die gleichgerichteten Eingangs signale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager bilden, daß die Impulsspannung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird, nach Patentanmeldung P 19 33 713.4-31 und daß zur Realisierung einer SPEICHER-Einheit die Eingangs signale einem Setz- und einem Rücksetzeingang (5, R) zugeführt werden und das Ausgangs signal der Verstärkerstufe über einen weiteren Übertrager nach Gleichrichtung und Glättung auf den Sekundärkreis eines Eingangs rückgekoppelt wird, nach Patentanmeldung P 19 50 331.2, d a d u r c h g e k e n n z e i c h n e t , daß die im Sekundärkreis der Ein- und Ausgangsübertrager (21 T2 T4) angeordneten Gleichrichterschaltungen als Mittelpunktsschaltungen dergestalt ausgebildet sind, daß dem mit geeigneter Dotierung versehenen Sperrschwinger (V7, T3) durch zwei Sicherheitskondensatoren (C1 und C2) geglättete Steuerpotentiale zugeführt werden, die die entgegengesetzte Polarität der an den Ein- und Ausgängen der Schaltungsanordnung anliegenden Potentiale aufweist und daß alle verwendeten Übertrager (T1, 2 T3, T4) bei unzulässig hohem Stromanstieg in die Sättigung gelangen.
  2. 2. Schaltungsanordnung nach Patentanspruch 1, d a -d u r c h g e k e n n z e i c h n e t , daß im Basisspannungsteiler (R1, R3) des Sperrschwingers (V7, T3) ein Widerstand (R3) zwischen der Basis des Transistors (V7) und der an Masse angeschlossenen Rückkopplungswicklung (n3) des Sperrschwingerübertragers (r3) angeordnet ist.
  3. 3. Schaltungsanordnung nach Patentanspruch 2, d a -d u r c h g e k e n n z e i c h n e t , daß im Kollektorstromkreis des Sperrschwingers (V7, T3) ein Widerstand (R2) zur Kollektorstrombegrenzung vorgesehen ist.
DE19752544427 1975-10-02 1975-10-02 Schaltungsanordnung zur Realisierung von logischen Funktionen Expired DE2544427C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752544427 DE2544427C2 (de) 1975-10-02 1975-10-02 Schaltungsanordnung zur Realisierung von logischen Funktionen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752544427 DE2544427C2 (de) 1975-10-02 1975-10-02 Schaltungsanordnung zur Realisierung von logischen Funktionen

Publications (2)

Publication Number Publication Date
DE2544427A1 true DE2544427A1 (de) 1977-04-14
DE2544427C2 DE2544427C2 (de) 1983-01-20

Family

ID=5958278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752544427 Expired DE2544427C2 (de) 1975-10-02 1975-10-02 Schaltungsanordnung zur Realisierung von logischen Funktionen

Country Status (1)

Country Link
DE (1) DE2544427C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0049679A1 (de) * 1980-10-04 1982-04-14 Licentia Patent-Verwaltungs-GmbH Fehlersichere logische Verknüpfungsschaltung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1950331A1 (de) * 1969-06-28 1971-04-08 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1933713B2 (de) * 1969-06-28 1971-09-02 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale
DE2264016A1 (de) * 1972-12-23 1974-06-27 Licentia Gmbh Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1950331A1 (de) * 1969-06-28 1971-04-08 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1933713B2 (de) * 1969-06-28 1971-09-02 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale
DE2264016A1 (de) * 1972-12-23 1974-06-27 Licentia Gmbh Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
In Betracht gezogenes älteres Patent: DE-AS 23 59 125 *
Techn. Mitt. AEG-TELEFUNKEN 62 (1972) 4/5, S. 176-178 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0049679A1 (de) * 1980-10-04 1982-04-14 Licentia Patent-Verwaltungs-GmbH Fehlersichere logische Verknüpfungsschaltung

Also Published As

Publication number Publication date
DE2544427C2 (de) 1983-01-20

Similar Documents

Publication Publication Date Title
DE2132031C3 (de) Umformer
DE1166260B (de) Fehlergeschuetztes UND-Element
DE1933713A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2544427A1 (de) Schaltungsanordnung zur realisierung von logischen funktionen
DE1057172B (de) Schaltungsanordnung zur Sperrung eines einen Teil eines Geraetes, insbesondere der Nachrichtentechnik, bildenden Schalttransistors
DE3037905C2 (de) Fehlersichere logische Verknüpfungsschaltung
DE1950331C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014135C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2110723C3 (de) Verzögerungsglied für ein logisches Wechselspannungssystem
DE2264016C3 (de) Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied
DE2151162C2 (de) Einrichtung zur Funktionsüberwachung der Regelstränge eines analogen dreikanaligen Regelsystems
DE2545469C2 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2359125C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE1128466B (de) Eingangsschaltung zur Steuerung eines bistabilen Schaltkreises
DE2544426C2 (de) Fehlersicherer Kleinsignalverstärker
DE2910898A1 (de) Optoelektronische relaisnachbildung
DE2064809A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2017037A1 (de) Kapazitiv ansprechender Schaltkreis
DE2512451A1 (de) Informationsuebertragungsanlage
DE1413479C (de) Statischer Umformer
DE2337825C3 (de) Spannungsgesteuerter Impulsgenerator
DE2064837A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2461315A1 (de) Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale
DE1537216B2 (de) Schaltungsanordnung zur Realisierung einer fehlersicheren logischen U N D-Funktion
DE2359125B2 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H03K 19/007

AF Is addition to no.

Ref country code: DE

Ref document number: 1950331

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition