DE2545469A1 - Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale - Google Patents

Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale

Info

Publication number
DE2545469A1
DE2545469A1 DE19752545469 DE2545469A DE2545469A1 DE 2545469 A1 DE2545469 A1 DE 2545469A1 DE 19752545469 DE19752545469 DE 19752545469 DE 2545469 A DE2545469 A DE 2545469A DE 2545469 A1 DE2545469 A1 DE 2545469A1
Authority
DE
Germany
Prior art keywords
input
output
blocking oscillator
input signals
transformers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752545469
Other languages
English (en)
Other versions
DE2545469C2 (de
Inventor
Alfred Ing Grad Lotz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19752545469 priority Critical patent/DE2545469C2/de
Publication of DE2545469A1 publication Critical patent/DE2545469A1/de
Application granted granted Critical
Publication of DE2545469C2 publication Critical patent/DE2545469C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Description

  • Schaltungsanordnung zur logischen Verknüpfung wechselspannungs-
  • förmiger Eingangssignale Zusatz zu DBP 1 933 713, angemeldet: 28. 6. 1969 Die Erfindung betrifft eine Sehaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale .fflDie hohen Anforderungen an die Sicherheit von elektronischen Schaltungen, z. B. in der Bahnautomation und im Kernreaktorbau, bedingen eine ständige Weiterentwicklung in Richtung auf immer höhere Sicherheiten von elektronischen Bausteinen. Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine möglichst niemals ein fehlerhaftes, gefährliches Ausgangssignal auftreten darf. Führt etwa ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein Signal logisch Null, so darf beim Auftreten eines inneren Defektes, etwa eines Bauelementefehlers, kein logisch Signal am Ausgang auftreten. Führt dagegen der Baustein am Ausgang ein Signal logisch L nach seiner logischen Funktion und den anliegenden Eingangssignalen, muß der Ausgang beim Auftreten eines inneren Fehlers nach Signal logisch Null wechseln und in diesem Zustand verbleiben, auch wenn die Eingangssignale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlersicheren Bausteins in den Grundzustand logisch Null.
  • Für ein solches fehlersicheres logisches Gesamtsystem müssen UND-, ODER-, NICHT-Bsusteine und andere Moduln vorgesehen werden. Mit der gemäß der Hauptanmeldung P 19 33 713 angegebenen Schaltungsanordnung läßt sich ein ODER-Glied dadurch realisieren, daß die Eingangssignale getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, daß die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistorsperrschwingerschaltung mit Rückkopplungsübertrager bilden, daß die Impuls schaltung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird.
  • Bei dem auf diese Weise hergestellten ODER-Glied wurden die gleichgerichteten Eingangssignale der Sperrschwingerschaltung disjunktiv als Steuerpotential zugeführt. Die mit relativ schlechtem Wirkungsgrad arbeitende Einweggleichrichterschaltung benötigte Eingangssignale einer bestimmten Mindestgröße. Beim Unterschreiten dieser Nindestgröße wurde kein Steuerpotential mehr für den Sperrschwinger geliefert.
  • Ein unzulässig hoher Stromanstieg an den Primärwicklungen der Eingangsübertrager, sowie an den Wicklungen des Ausgangsübertragers konnte hierbei zu sekundärseitigen, unzulässig hohen Spannungen führen, die zu Zerstörungen innerhalb der Schaltung beitragen konnten.
  • Eine besondere Gefahr ergab sich für die Schaltung dadurch, daß extrem starke mechanische BerSihrungen zu unkontrollierbaren Zerstörungen innerhalb der Schaltung und damit zu unkontrollierbaren Fehlern führen konnte. Insbesondere konnten dabei Wicklungsfehler, d. h. Wicklungsschlüsse oder ähnliches auftreten, die die externen Potentiale an den Eingängen oder am Ausgang der Schaltung ohne Potentialtrennirng in das ODER-Glied einspeisen. Bei all diesen genannten Fehlermöglichkeiten ergab sich somit such die Möglichkeit eines fehlerhaften Ausgangssignals.
  • DeErfindung liegt daher die Aufgabe zugrunde, unter Vermeidung der angeführten Nachteile, eine Schaltungsanordnung zur disjunktiven Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal zu entwickeln, deren Ausgangssignal auch dann zu logisch Null wird, wenn an den Eingangsiibertragern oder am Ausgangoüber trager ein unzulässig hoher Stromanstieg vorliegt, wenn heftige mechanische Berührungen die Gefahr eines unkontrollierten Fehlers hervor#erufen konnten und wenn Wicklungsfehler an den Übertragern auftreten, und bei der die Toleranzbreite fiir die zulässige Größe der dynamischen Eingangssignale angehoben werden soll.
  • Ein besonderer Vorteil der Schaltungsanordnung besteht darin, daß sie völlig in sich abgeschlossen ist, d. h. daß ihr von außen weder eine weitere Versorgungsspannung zugeführt werden muß, noch externe Steuersignale wie etwa Taktsignale benötigt werden. Damit ist die Gefahr einer Zuführung von fehlerhaften externen Signalen auf ein Minimum reduziert. Ein Beispiel der erfindungsgemäßen Lösung wird anhand der Zeichnung erläutert.
  • Das ODER-Glied besteht aus den Eingangsübertragern T1, T2, den Gleichrichterschaltungen V1, V2 und V3, T4, dem Sperrschwinger V6, T3 und einem im Sekundärkreis des Ausgangsübertragers T3 nachgeschalteten Transistorverstärker V7.
  • Die aus den Eingangssignalen E1, E2 durch die Eingangsübertrager Ti und T2, sowie den Mittelpunkt-Gleichrichterschaltungen V1, V2 und V3, V4 erzeugten Steuerpotentiale werden disjunktiv zusammengeführt und dem als Glättungskondensator eingesetzten Sicherheitskondensator C1 zugeführt.
  • Der'Sicherheitskondensator C1 ist ein dünner Keramikkondensator, der äe Elektrode zwei Anschlüsse aufweist, die bei starker mechanischer Belastung abreißen können.
  • Jeder Abriß der Zuführungsleitung, wie auch der Bruch des Sicherheitskondensators führt zur sofortigen Unterbrechung der Stromversorgung des Sperrschwingers V6, T3. . Der Sicherheitskondensator kann leicht in Siebdrucktechnik auf einer Keramikplatte aufgebracht werden.
  • Die geglättetensdisJunktiven Steuerpotentiale werden nach Stabilisierung an der Zenerdiode V5 an den Spannungsteiler R2 R3 als Betriebsspannung des Sperrschwingers V6, T3 zur Verfügung gestellt.
  • Der Widerstand R1 dient zur zusätzlichen Kollektorstrombegrenzung des Sperrschwingers. Der zwischen Rückkopplungswicklung des Ausgangsübertragers T3 und der Basis des Transistors V6 angeordnete Widerstand R2 verhindert ein unzueiner lässig hohen Basisstromanstieg, selbst bei Zerstörung des Ausgangsübertragers 3, die zu Wicklungsschlüssen führen kante. Bei mindestens einem Eingangssignal E1 oder Bp am ODER-Glied liegt ein Steuerpotential am Basisspannungsteiler Rp und Rf, demzufolge der Transistor V6 zunächst bei einem kleinen Basisstrom durchschaltet. Damit steigt der Kollektorstrom durch die Wicklung n1 des Sperrachwingerü.bertragers T3 bis zu einem Maximum an, das im wesentlichen durch den Widerstand R1 bestimmt wird. Während des Anstiegs des Kollektorstroms wird durch die Wicklung n1 in der Wicklung n3 eine Rückkopplungsspannung induziert, die iiber den Widerstand Rp an die Basis des Transistors gelangt und den Transistor weiter aufsteuert. Nach dem Erreichen des maximalen Kollektorstroms wird keine Spannung mehr in der Rückkopplungswicklung n3 induziert mit dpm r/rgebnis, daß der Transistor V6 beginnt zu sperren. Der ddurch bedingte Abfall des Kollektorstroms in der Wicklung n1 bewirkte die Induzierung eines entgegengesetzten Spannungsimpulses in der Rückkopplungswicklung n3. Dieser Spannungsimpuls gelangt über den Widerstand R2 an die Basis des Transistors V6, wodurch der Transistor völlig gesperrt wird.
  • Anschließend wiederholt sich der eben bereits beschriebene Vorgang. Am Ausgang des Sperrschwingerübertragers T3 ergibt sich damit eine sägezahnähnliche Spannung, die von dem Transistor V7 verstärkt dem Ausgang A zugeführt wird.
  • Der Widerstand R5 im Kollektorkreis des Ausgangsverstärkers V7 dient dabei in bekannter Weise der Kollektorstrombegrenzung. Zuzüglich zu den Eingangen E1 und E2 sind an dem ODER-Modul noch disåunktive Ergänzungseingänge 3 und 4 vorgesehen.
  • Hier besteht die Möglichkeit, den Eingangsachaltungen T1, V1, V2 entsprechende Schaltungsanordnungen anzuschließen.
  • Diesen weiteren disjunktiven Eingängen wird der Massepunkt M des Ausgangs des ODER-Glieds zur Verfügung gestellt, so daß bei mechanischen Erschütterungen unzulassiger Stärke ein Bruch des Sicherheitskondensators C1 oder ein Abriß seiner Elektrodenzuführung in zweifacher Weise die Stromzuführung der Sperrschwingerschaltung V6, T3 unterbrlcht; 1. in der bereits oben beschriebenen Art und Weise und 2. dadurch, daß bereits den Eingangsachaltungen durch Abriß der Nassezuführung am Sicherheitskondensator C1 das Bezugspotential entzogen wird.
  • Die Mittelpunktsgleichrichterschaltungen V1, Vp und Vf, V4 sind so angeordnet, daß sie ein negatives Steuerpotential für die Sperrschwingerschaltung V6, T3 liefern. Dadurch kann selbst bei Wicklungsfehlern an den übeftragern T1, bei T3 bei dort anliegenden positiven Potentialen der Eingangssignale und der Ausgangssignale kein fehlerhaftes Anschwingen des Sperrschwingers V6, 23 erzeugt werden.
  • Sämtliche Übertrager T1 T2 und T3 sind so ausgelegt, daß bei unzulässig hohem Stromanstieg an ihrer Primärwicklung der jeweilige Übertrager in die Sättigung geführt wird, so daß eine Übertragung einer Wechselspannung nicht mehr möglich ist. Somit kann auch kein fehlerhaftes Ausgangssignal logisch L entstehen. Das gesamte ODER-Glied geht bei Signalfehlern, Bauelemente fehlern und unzulässigen Signalen an den Ein- und Ausgängen mit seinem Ausgangssignal A mit großer Sicherheit nach logisch Null.
  • Wie die Schaltungsanordnung des ODvR-Glieds zeigt, werden Betriebsspannungen nur am Eingang und am Ausgang benötigt.
  • Weitere, mögliche oder notwendige Steuersignale - wie etwa Taktsignale - entfallen vollstandig. Damit ist auch die Gefahr einer Zuführung von externen Fehlern in die Schaltungsanordnung auf ein Minimum reduziert.

Claims (1)

  1. Patentanspruch: Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsfnrmigen Ausgangssignal dergestalt, a) daß die Eingangssignale getrennten Eingangsübertragern zugeführt und in deren Selnindarkreiqen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, b) daß die gleichgerichteten vingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager bilden, c) daß die Impuls spannung des Sperrschwingers über eine in den Sekundarkreis des Rückkopplungsübertrsgers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird, g e k e n n z e i c h n e t d u r c h folgende Merkmalskombination: a) daß die Eingangs- und der Ausgangsübertrager (T1, T2' T3) so ausgelegt sind, daß sie bei unzulässig hohem Stromanstieg in ihren Wicklungen in die magnetische Sättigung gelangen, b) daß zur Gleichrichtung der Eingangs signale in den Sekundärkreisen der Eingangsübertrager (T1 ir2) Mittelpunktsschaltungen (V1, V2, T1 und V3, V4, T2) verwendet werden, c) daß zur Glättung der aus den Eingangssignalen (E1, E2) gewonnenen Steuerpotentiale ein Sicherheitskondensator (Ci) benutzt wird d) und daß die Dotierung des Trsnsistors (V) des Sperrschwingers (V6, T3) so gewählt wird, daß die fiir den kerrschwinger benötigten Steuerpotentiale die entgegengesetzte Polung zu den an den EingangR- und Ausgangsübertragern (Ti, T2, T3) anliegenden Potentialen aufweist.
DE19752545469 1975-10-08 1975-10-08 Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale Expired DE2545469C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752545469 DE2545469C2 (de) 1975-10-08 1975-10-08 Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752545469 DE2545469C2 (de) 1975-10-08 1975-10-08 Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale

Publications (2)

Publication Number Publication Date
DE2545469A1 true DE2545469A1 (de) 1977-04-21
DE2545469C2 DE2545469C2 (de) 1983-01-13

Family

ID=5958864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752545469 Expired DE2545469C2 (de) 1975-10-08 1975-10-08 Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale

Country Status (1)

Country Link
DE (1) DE2545469C2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933713B2 (de) * 1969-06-28 1971-09-02 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale
DE2264016A1 (de) * 1972-12-23 1974-06-27 Licentia Gmbh Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933713B2 (de) * 1969-06-28 1971-09-02 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale
DE2264016A1 (de) * 1972-12-23 1974-06-27 Licentia Gmbh Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ältere in Betracht gezogene Anmeldungen: DE-AS 23 59 125 DE-OS 25 44 427 *
Techn. Mitt. AEG-TELEFUNKEN 62 (1972) 4/5, Seiten 176 bis 178 *

Also Published As

Publication number Publication date
DE2545469C2 (de) 1983-01-13

Similar Documents

Publication Publication Date Title
EP0309892B1 (de) Schaltnetzteil
EP0241976A1 (de) Schaltungsanordnung zur Erzeugung einer Gleichspannung aus einer sinusförmigen Eingangsspannung
DE1166260B (de) Fehlergeschuetztes UND-Element
DE3112239A1 (de) "schaltungsanordnung zur symmetrieregelung eines nach dem gegentaktprinzip arbeitenden gleichstromversorgungsgeraetes"
DE2555603A1 (de) Anordnung fuer positive sicherheit
DE3223409A1 (de) Speisesystem
DE3047523A1 (de) Signal-trennstufe
DE1933713A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2545469A1 (de) Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale
EP0262739A2 (de) Getakteter Gleichspannungswandler
DE3803583A1 (de) Schaltverstaerker zur digitalen leistungsverstaerkung
EP0101853B1 (de) Einrichtung zur potentialgetrennten Signalausgabe bei einem Steuerwerk
DE112016001109B4 (de) Resonanzwandler mit einem transformator mit mittelpunktanzapfung
DE2544426C2 (de) Fehlersicherer Kleinsignalverstärker
DE2148072C3 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE2110723C3 (de) Verzögerungsglied für ein logisches Wechselspannungssystem
DE2544427C2 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2264360C3 (de) Fehlersicherer Ausgabeverstärker
EP0049679A1 (de) Fehlersichere logische Verknüpfungsschaltung
DE3942427A1 (de) Schaltungsanordnung zum aufbau unterbrechungsfreier stromversorgungseinheiten
DE2621763A1 (de) Sperrwandler-netzgeraet
DE19503375C2 (de) Ansteuerschaltung für zwei in Serie geschaltete Transistoren
DE2359125C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE3347484C2 (de)
DE2819895A1 (de) Selbstgesteuerter gegentaktwechselrichter

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
AF Is addition to no.

Ref country code: DE

Ref document number: 1933713

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition