DE2741821B1 - Pegelkonverter mit komplementaeren Feldeffekttransistoren,insbesondere CMOS-FET - Google Patents

Pegelkonverter mit komplementaeren Feldeffekttransistoren,insbesondere CMOS-FET

Info

Publication number
DE2741821B1
DE2741821B1 DE19772741821 DE2741821A DE2741821B1 DE 2741821 B1 DE2741821 B1 DE 2741821B1 DE 19772741821 DE19772741821 DE 19772741821 DE 2741821 A DE2741821 A DE 2741821A DE 2741821 B1 DE2741821 B1 DE 2741821B1
Authority
DE
Germany
Prior art keywords
operating voltage
voltage potential
output
input
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772741821
Other languages
English (en)
Other versions
DE2741821C2 (de
Inventor
Hartmut Dipl-Ing Herbst
Werner Dipl-Ing Hoehne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772741821 priority Critical patent/DE2741821C2/de
Publication of DE2741821B1 publication Critical patent/DE2741821B1/de
Application granted granted Critical
Publication of DE2741821C2 publication Critical patent/DE2741821C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Description

  • Die Erfindung geht von einem Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET, zum Umsetzen von den Binärzuständen
  • von Eingangssignalen zugeordneten Pegeln in den Binärzuständen der Ausgangssignale zugeordnete andere Pegel. wobei eine Eingangsstufe in Form einer aus zwei einander parallelgeschalteten komplementären Feldeffekttransistoren vorgesehen ist, aus.
  • Der Erfindungsgegenstand ist dadurch gekennzeichnet, daß je eine Eingangsklemme und eine Ausgangsklemme vorgesehen ist, daß die Eingangsstufe als Eingangsinverter ausgeführt ist, der eingangsseitig mit der Eingangsklemme und ausgangsseitig mit einem ersten Meßpunkt verbunden ist, daß dieser erste Meßpunkt jeweils mit der Gate-Elektrode eines ersten Eingangstransistors und eines zweiten Eingangstransistors verbunden ist. daß die Source-Elektroden eines der Transistoren des Eingangsinverters, nämlich eines ersten Eingangsinvertertransistors, und des ersten Eingangstransistors auf ein erstes Betriebsspannungspotential und die Source-Elektroden des anderen der beiden Transistoren des Eingangsinverters, nämlich eines zweiten Eingangsinvertertransistors, und des zweiten Eingangstransistors auf ein zweites Betriebsspannungspotential gelegt sind, daß der Pegelkonverter nur Gate-Potentiale für getrennt ansteuerbare Ausgangstransistoren. nämlich einen ersten Ausgangstransistor und einen zweiten Ausgangstransistor, schaltet, deren Drain-Elektroden gemeinsam mit einem zweiten Meßpunkt verbunden sind, daß mit dem an diesem zweiten Meßpunkt entstehenden Ausgangssignal ein aus einem ersten Ausgangsinvertertransistor und einem zweiten Ausgangsinvertertransistor gebildeter Ausgangsinverter ansteuerbar ist, dessen Ausgang die Ausgangsklemme bildet, daß der Ausgangsinverter rein kapazitiv anzusteuern ist und daß dem Pegelkonverter und dem Ausgangsinverter gemeinsam ein drittes Betriebsspannungspotential und ein viertes Betriebsspannungspotential zuzuführen ist.
  • Der erfindungsgemäße Pegelkonverter bietet den Vorteil, daß sowohl erdunsymmetrische als auch erdsymmetrische Pegelpaare in erdunsymmetrische oder erdsymmetrische mit gegenüber denen der Eingangssignale höheren oder niedrigeren Pegelwerten umgesetzt werden können, da eingangsseitig und ausgangsseitig je zwei unterschiedliche Betriebsspannungspotentiale verwendbar sind. Durch die rein kapazitive Ansteuerung des Ausgangsinverters wird außerdem eine vernachlässigbare kleine Ruheverlustleistung verbraucht, so daß eine kompakte Bauweise ermöglicht ist.
  • Im Folgenden wird die Erfindung anhand mehrerer, ein Ausführungsbeispiel für die Erfindung betreffender Figuren erläutert.
  • F i g. 1 zeigt die Schaltung eines Ausführungsbeispiels für den erfindungsgemäßen Pegelkonverter mit einem ersten Eingangstransistor Tl, einem zweiten Eingangstransistor T2, ersten, zweiten, dritten, vierten Steuertransistoren T3, T4, T5, T6, einem ersten Eingangsinvertertransistor T7, einem zweiten Eingangsinvertertransistor TS, einem ersten Ausgangstransistor T9, einem zweiten Ausgangstransistor T10, einem ersten Ausgangsinvertertransistor T11 und einem zweiten Ausgangsinvertertransistor T12, sowie einer Eingangsklemme 1. einer Ausgangsklemme Q, einem ersten Meßpunkt J' einem zweiten Meßpunkt Q' Anschlußpunkten für ein erstes, zweites, drittes, viertes Betriebsspannungspotential USl, US2, US3, US4,drei Widerständen R 1, R 2, R3 und einem Gate-Kondensator CQ' F i g. 2 zeigt in Form eines Diagramms die Span- nungsverläufe an der Eingangsklemme J, dem ersten Meßpunkt Jz dem zweiten Meßpunkt Q' und der Ausgangsklemme Q für einen trapezförmigen, posiviten Eingangsimpuls.
  • F i g. 3 zeigt das Hystereseverhalten des erfindungsgemäßen Pegelkonverters.
  • F i g. 4 zeigt die Abhängigkeit der Hysteresespannung von verschiedenen Betriebsspannungspotentialen.
  • F i g. 5. 6 und 7 erläuterte jeweils für je einen typischen Betriebsfall, nämlich B 1, B2, B3, das Schaltverhalten des erfindungsgemäßen Pegelkonverters.
  • F i g. 8 zeigt ein Belegungsbeispiel eines mit sechs Pegelkonvertern bestückten 16-pin-Dual-in-Line-Gehäuses.
  • Wie bereits erläutert, zeigt F i g. 1 die Schaltung eines Ausführungsbeispiels für den erfindungsgemäßen Pegelkonverter mit einem ersten Eingangstransistor Tl, einem zweiten Eingangstransistor T2, ersten, zweiten, dritten, vierten Steuertransistoren T3, T4, T5, T6, einem ersten Eingangsinvertertransistor T7, einem zweiten Eingangsinvertertransistor TS, einem ersten Ausgangstransistor T9, einem zweiten Ausgangstransistor T10, einem ersten Ausgangsinvertertransistor T11 und einem zweiten Ausgangsinvertertransistor T12, sowie einer Eingangsklemme 1 einer Ausgangsklemme Q, einem ersten Meßpunkt /: einem zweiten Meßpunkt Q! Anschlußpunkten für ein erstes, zweites, drittes, viertes Betriebsspannungspotential US1, US2, US3, US4, drei Widerständen R 1, R2, R3 und einem Gate-Kondensator CQ' Die Ausgangsklemme J ist jeweils mit der Steuergate-Elektrode des ersten Eingangsinvertertransistors T7 und des zweiten Eingangsinvertertransistors T8 verbunden. Die Drain-Elektroden dieser beiden Transistoren sind gemeinsam auf den ersten Meßpunkt /'und die Steuergate-Elektrode des ersten Eingangstransistors T1 bzw. des zweiten Eingangstransistors T2 geführt.
  • Die Source-Elektrode des ersten Eingangsinvertertransistors T7 ist auf das erste Betriebsspannungspotential US 1, die Source-Elektrode des zweiten Eingangsinvertertransistors T8 auf das zweite Betriebsspannungspotential US2 gelegt. Die Source-Elektrode des ersten Eingangstransistors T1 liegt auf dem ersten Betriebsspannungspotential US 1, die Source-Elektrode des zweiten Eingangstransistors T2 auf dem zweiten Betriebsspannungspotential US2. Die Drain-Elektrode des ersten Eingangstransistors T1 ist über einen ersten Widerstand R1 mit der Drain-Elektrode des zweiten Steuertransistors T4 und mit der Steuergate-Elektrode des vierten Steuertransistors T6 verbunden. Die Drain-Elektrode des zweiten Eingangstransistors T2 ist über einen zweiten Widerstand R 2 mit der Drain-Elektrode des ersten Steuertransistors T3 und mit der Steuergate- Elektrode des dritten Steuertransistors T5 verbunden. Die Drain-Elektroden des dritten Steuertransistors T5 bzw. des vierten Steuertransistors T6 sind über einen dritten Widerstand R 3 miteinander verbunden. An die Drain-Elektrode des dritten Steuertransistors T5 sind außerdem die jeweiligen Steuergate-.-lektroden des zweiten Steuertransistors T4 und des ersten Ausgangstransistors T9 angeschlossen. In der gleichen Art ist die Drain-Elektrode des vierten Steuertransistors T6 jeweils mit der Steuergate-Elektrode des ersten Steuertransistors T3 und des zweiten Ausgangstransistors T 10 verbunden. Die Drain-Elektroden des ersten Ausgangstransistors T9 und des zweiten Ausgangstransistors T10 sind gemeinsam mit dem zweiten Meßpunkt Q'und den Steuergate-Elektroden des ersten Ausgangsinvertertransistors T 11 und des zweiten Ausgangsinvertertransistors T12 verbunden. Die Drain-Elektrode des ersten Ausgangsinvertertransistors T11 und die des zweiten Ausgangstransistors T12 sind gemeinsam an die Ausgangsklemme Q angeschlossen. Die jeweiligen Source-Elektroden des ersten Steuertransistors T3, des dritten Steuertransistors T5, des ersten Ausgangstransistors T9 und des ersten Ausgangsinvertertransistors T 11 sind gemeinsam auf das dritte Betriebsspannungspotential US3 gelegt. Die jeweiligen Source-Elektroden des zweiten Steuertransistors T4, des vierten Steuertransistors T6, des zweiten Ausgangstransistors T10 und des zweiten Ausgangsinvertertransistors T12 sind gemeinsam auf das vierte Betriebsspannungspotential US4 gelegt.
  • Außerdem sind der zweite Meßpunkt Q' und die Steuergate-Elektroden der beiden Ausgangsinvertertransistoren T 11, T T12 über den Gate-Kondensator CQ' auf das dritte Betriebsspannungspotential US3 gelegt.
  • Die in der symmetrischen Schaltungsanordnung sich jeweils in den einzelnen Stufen entsprechenden Transistoren sind zueinander komplementär ausgebildet. So sind die Transistoren T1. T3, T5, T7, T9 und T11 n-Kanal CMOS-FET, die Transistoren T2, T4, T6, TS, TlOund T12tKanalCMOS-FET.
  • Bei der angegebenen Schaltungsanordnung handelt es sich um einen Pegelkonverter, dessen Ausgang nur Gate-Spannungen, nicht aber die eigentlichen Ausgangssignale liefert. Zunächst entsteht jeweils ein Vorabausgangssignal an dem zweiten Meßpunkt Q' Durch die getrennte Ansteuerung der beiden Ausgangstransistoren T9 und T10 wird vermieden, daß diese Transistoren gleichzeitig leiten und die Übertragungskennlinie einen Versatz erhält. Es entsteht jedoch eine Hysterese, die durch den Eingangsinverter mit den Eingangsinvertertransistoren T7 und T8 verringert wird. Dieser Effekt wird später erläutert. Der Ausgangsinverter stellt mit den beiden Ausgangsinvertertransistoren T11, T12 eine rein kapazitive Belastung des eigentlichen Pegelkonverters dar. Wenn während eines Pegelübergangs die beiden Ausgangstransistoren T9 und TlO gesperrt sind, würde eine ohmsche Belastung des zweiten Meßpunkts Q' die Übertragungskennlinie ändern und damit die Verwendbarkeit des Pegelkonverters einschränken.
  • Im folgenden wird die Wirkungsweise des Pegelkonverters an Hand der F i g. 1 und 2 im einzelnen erläutert.
  • Dabei werden Laufzeiten vernachlässigt und für die MOSFETs einheitliche Schwellenspannungen von +2 Volt angenommen. Die Versorgungsspannung kann beispielsweise 16 Volt betragen. (US 1 = US3 = O V, US2 = US4 = 16 dz Es wird ein trapezförmiger positiver Eingangsimpuls angenommen.
  • Zeitpunkt t0: Die Transistoren T8, T1 T6, T9 und T12 leiten.
  • Der Signalpegel am Ausgang befindet sich im H-Bereich.
  • Zeitpunkt t 1: Mit dem Erreichen der Schwellenspannung beginnt T7 ebenfalls zu leiten. Sein Drain-Source-Widerstand weist jedoch noch so hohe Werte auf, daß T2 keine ausreichende Gate-Spannung erhält.
  • Zeitpunkt t 2: T2 beginnt zu leiten. Er führt schließlich T5 eine positive Gate-Spannung zu. Damit sperrt zunächst T9 und der zweite Meßpunkt Q' wird vorübergehend potentialfrei.
  • Zeitpunkt t3: Nun sperrt T1. Das Steuer-Gate von T6 erhält über T4 und R 1 hohes Potential und sperrt ebenfalls. Daraufhin leitet T10, der über R3 und T5 eine hohe Gate-Spannung erhält (- 16 V). Das Ausgangssignal geht in den L-Bereich über.
  • Zeitpunkt t4: Der Ruhezustand wird erreicht. Zwischen den Anschlüssen der Versorgungsspannung liegen nur noch gesperrte Transistoren. Damit kann die auftretende Verlustleistung vernachlässigt werden.
  • Zeitpunkt t5: Die Änderung des Signalpegels an der Eingangs.
  • klemme Jhat zunächst noch keine Auswirkung.
  • Zeitpunkt t6: TS beginnt zu leiten, wodurch die Gate-Source-Spannung von T1 langsam ansteigt. Damit leitet schließlich auch T6, und T10 wird gesperrt. Nun tritt kurzzeitig wieder Potentialfreiheit an dem zweiten Meßpunkt Q' auf. T3 leitet und bewirkt, daß T5 gleichzeitig mit T2 gesperrt wird.
  • Zeitpunkt t7: T9 erhält über T6 und R3 eine hohe Gate-Spannung. Das Ausgangssignal geht vom L- zum H-Bereich über. Danach tritt der Ruhezustand wieder ein.
  • F i g. 3 zeigt, wie bereits erläutert, das Hystereseverhalten des erfindungsgemäßen Pegelkonverters. Die Übertragungskennlinie wurde für einen großen Signalhub (25 V) dargestellt, weil dabei die Hysterese besonders deutlich auftritt. Eine vorhandene Hysterese verbessert die statische Störsicherheit und beeinflußt eine Schaltung nur dann nachteilig, wenn sie zu groß wird. Sie entsteht dadurch, daß derjenige Transistor, der den neuen Signalpegel bestimmt, immer erst leidet, nachdem das Eingangssignal mehr als die Hälfte des Signalhubes durchlaufen hat. Soll ein Ausgangstransistor T9 (T10) leiten, so muß zuerst ein Eingangstransistor T2 (T1) und damit der zugehörige Steuertransistor T5 (T6) gesperrt sein. Die Schwellenspannung der Transistoren beeinflußt dem nach unmittelbar die Breite der Hysterese UH, die durch den Eingangsinverter beträchtlich verringert wird, vergl. F i g. 4, in der wie bereits erläutert, die Abhängigkeit von verschiedenen Betriebsspannungspotentialen US gezeigt ist. Die Kennlinie 1) gibt dabei das Hystereseverhalten an, das der Pegelkonverter ohne vorgeschalteten Eingangsinverter zeigt. Kennlinie 2) zeigt das Hystereseverhalten bei einem Pegelkonverter gemäß Fig. 1.
  • Zur weiteren Erläuterung der Wirkungsweise des Pegelkonverters sind, wie bereits erwähnt, mit den Fig.5, 6 und 7 drei typische Betriebsfälle dargestellt.
  • Die Betriebsfälle B 1, vergl. Fig. 5, und B2, vergl.
  • F i g. 6, behandeln jeweils eine unsymmetrische Pegelumsetzung, bei der nur ein Pegelbereich (H- oder L-Pegel) verändert wird. während im Betriebsfall B3, vergl. F i g. 7, ein Signal erzeugt wird, das bezogen auf das Erdpotential symmetrische Pegel hat. Um die Darstellung zu vereinfachen, ist das jeweilige Zeitdiagramm nur für die kritischen Betriebsfälle gezeigt, bei denen kleine Signalhübe in große umgesetzt werden sollen. Außerdem ist eines der vier Betriebsspannungssignale, nämlich US1, immer Null. Damit liegt der L-Pegel des Eingangssignals immer bei 0 Volt. Da der Signalpegel immer einem Betriebsspannungspotential entspricht, variiert der H-Pegel des Eingangssignals immer mit US 2.
  • Für die Betriebsspannungspotentiale gelten folgende Bedingungen: Ihre kleinste Differenz muß zur einwandfreien Funktion des Pegelkonverters folgende typische Werte aufweisen: US2-US1>3.5V US4- US 1 13,5 V US4-US3>3,5V US2-US3>3,5V Ihre größte Differenz darf die Durchbruchspannungen der verwendeten Transistoren nicht überschreiten.
  • Dafür gelten folgende typische Werte: US2-US1<25V US4-US1'25V US 4- US 3 I 25 V US2-US3<25V Die erste Bedingung hängt wesentlich von der Schwellenspannung der verwendeten Transistoren ab.
  • Diese Schwellenspannung unterschreitet in integrierten Schaltungen in aller Regel einen Wert von 3 Volt. Die zweite Bedingung ergibt sich aus den typischen Daten der verwendeten Transisto-en. Die zulässigen Drain-Source- und Gate-Source-Spannungen betragen für beide in dem gezeigten Ausführungsbeispiel benutzten Transistortypen 25 Volt.
  • Änderung des H-Bereichs (Betriebsfall B 1, vergl. F i g. 5): Die Betriebsspannungspotentiale US 1 und US3 werden nicht geändert. Das Zeitdiagramm zeigt die Umsetzung des H-Bereichs von 3,5 Volt auf 25 Volt.
  • Eine andere Darstellung erfolgt in der Übertragungskennlinie. Außerdem ist der Variationsbereich in Abhängigkeit von den beiden Betriebsspannungspotentialen US2, US4 gezeigt. Die eingetragenen Punkte kennzeichnen die Lage von H- und L-Pegel. Die schraffierte Fläche stellt den geometrischen Ort für alle zulässigen Arbeitspunkte dar.
  • Änderung des L-Bereichs (Betriebsfall B 2, vergl. F i g. 6): Hier werden US4 und US1 konstant gelassen. Der Ausgangs-L-Pegel wird geändert. Unter den gegebenen Bedingungen wird eine Umsetzung des L-Pegels auf - 21,5 Volt erreicht, wie sie im Zeitdiagramm und in der Übertragungskennlinie dargestellt sind. Da hier die Änderungen der Betriebsspannungspotentiale gegensinnig verlaufen, wird der (schraffierte) zulässige Arbeitsbereich zu einem Dreieck. Die eingetragenen Punkte kennzeichnen wieder das im Zeitdiagramm und in der Übertragungskennlinie dargestellte Beispiel.
  • Gleichzeitige Änderung von H- und L-Pegel (Betriebsfall B3, vergl. Fig. 7): Das Zeitdiagramm und die Übertragungskennlinie zeigen ein Beispiel für den Fall der symmetrischen Pegelumsetzung. Wenn die Betriebsspannungspotentiale US2, US3 und US4 variiert werden, ergibt sich der zulässige Arbeitsbereich des Pegelkonverters als Parallelogramm. Die obere Fläche legt den H-Pegel, die untere den L-Pegel fest. Die eingetragenen Punkte kennzeichnen das Zeitdiagramm angegebene Beispiel.
  • Andere Betriebsfälle, bei denen das erste Betriebsspannungspotential US 1 variiert wird, sind nicht gezeigt. Sie sind jedoch ebenfalls mit der erfindungsgemäßen Schaltung durchführbar. Dazu sind ebenfalls die weiter oben angegebenen Bedingungen einzuhalten.
  • Im übrigen erlaubt der erfindungsgemäße Pegelkonverter, die vier Betriebsspannungspotentiale unter Einhaltung der oben angegebenen Bedingungen so zu wählen, daß entweder das erste Betriebsspannungspotential US 1 positiv und das zweite Betriebsspannungspotential US2 negativ ist oder das erste Betriebsspannungspotential US 1 und das zweite Betriebsspannungspotential US 2 positiv sind, wobei das erste Betriebsspannungspotential US 1 höher liegt als das zweite Betriebsspannungspotential US2 oder das erste Betriebsspannungspotential US 1 und das zweite Betriebsspannungspotential US2 negativ sind, wobei das erste Betriebsspannungspotential US 1 höher liegt als das zweite Betriebsspannungspotential US 2, oder das dritte Betriebsspannungspotential US3 positiv und das vierte Betriebsspannungspotential US4 negativ ist oder das dritte Betriebsspannungspotential US3 und das vierte Betriebsspannungspotential US4 positiv sind, wobei das dritte Betriebsspannungspotential US3 höher liegt als das vierte Betriebsspannungspotential US4, oder das dritte Betriebsspannungspotential US3 und das vierte Betriebsspannungspotential UNS 4 negativ sind, wobei das dritte Betriebsspannungspotential US3 höher liegt als das vierte Betriebsspannungspotential US4, oder das erste Betriebsspannungspotential UNS 1 Null und das zweite Betriebsspannungspotential US2 negativ ist oder das zweite Betriebsspannungspotential US2 Null und das erste Betriebsspannungspotential US 1 positiv ist oder das dritte Betriebsspannungspotential US3 NUII und das vierte Betriebsspannungspotential US4 negativ ist oder das vierte Betriebsspannungspotential US4 Null und das dritte Betriebsspannungspotential US3 positiv ist oder das erste Betriebsspannungspotential US 1 und das dritte Betriebsspannungspotential US3 Null sind oder das erste Betriebsspannungspotential US 1 und das vierte BetriebsspannungspotentialUS4 Null sind oder das zweite Betriebsspannungspotential US2 und das dritte Betriebsspannungspotential US3 Null sind oder das zweite Betriebsspannungspotential US2 und das vierte Betriebsspannungspotential US4 Null sind oder das erste Betriebsspannungspotential US1 und das dritte Betriebsspannungspotential US3 gleich sind oder das erste Betriebsspannungspotential UNS 1 und das vierte Betriebsspannungspotential US4 gleich sind oder das zweite Betriebsspannungspotential US2 und das dritte Betriebsspannungspotential US3 gleich sind oder das zweite Betriebsspannungspotential US2 und das vierte Betriebsspannungspotential US 4 gleich sind.
  • F i g. 8 zeigt, wie bereits erwähnt, ein Belegungsbeispiel lür einen mehrere Pegelkonverter umfassenden Baustein. Es können sechs in integrierter Schaltkreistechnik ausgeführte Pegelkonverter in einem 16-pin-Dual-in-line-Gehäuse untergebracht werden. Die Anschlußstifte zusammengehöriger Versorgungsspannungen liegen nebeneinander, weil dadurch die Auslösung von gedruckten Schaltungen vereinfacht wird.
  • Ein anderes Ausführungsbeispiel für den erfindungsgemäßen Pegelkonverter ist mit diskreten CMOS-FET und weiteren diskreten Schaltungselementen realisiert.

Claims (21)

  1. Patentansprüche: 1. Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS- FET, zum Umsetzen von den Binärzeichen von Eingangssignalen zugeordneten Pegeln in den Binärzuständen der Ausgangssignale zugeordnete andere Pegel, wobei eine Eingangsstufe in Form von aus zwei einander parallelgeschalteten komplementren Feldeffekttransistoren vorgesehen ist. d a d u r c h g e k e n n -z e i c h n e t, daß je eine Eingangsklemme (j) und eine Ausgangsklemme (Q) vorgesehen ist, daß die Eingangsstufe als Eingangsinverter ausgeführt ist, der eingangsseitig mit der Eingangsklemme (J) und ausgangsseitig mit einem ersten Meßpunkt (I') verbunden ist, daß dieser erste Meßpunkt jeweils mit der Gate-Elektrode eines ersten Eingangstransistors (T1) und eines zweiten Eingangstransistors (T2) verbunden ist, daß die Source-Elektroden eines der Transistoren des Eingangsinverters, nämlich eines ersten Eingangsinvertertransistors (T7), und des ersten Eingangstransistors (T1) auf ein erstes Betriebsspannungspotential (US1) und die Source-Elektroden des anderen der beiden Transistoren des Eingangsinverters, nämlich eines zweiten Eingangsinvertertransistors (TIS), und des zweiten Eingangstransistors (T2) auf ein zweites Betriebsspannungspotential (US 2) gelegt sind, daß der Pegelkonverter nur (Gate-Potentiale für getrennt ansteuerbare Ausgangstransistoren, nämlich einen ersten Ausgangstransistor (T9) und einen zweiten Ausgangstransistor (T10), schaltet, deren Drain-Elektroden gemeinsam mit einem zweiten Meßpunkt (Q') verbunden sind, daß mit dem an diesem zweiten Meßpunkt (Q')entstehenden Ausgangssignal ein aus einem ersten Ausgangsinvertertransistor (T11) und einem zweiten Ausgangsinvertertransistor (T12) gebildeter Ausgangsinverter ansteuerbar ist, dessen Ausgang die Ausgangsklemme (Q) bildet, daß der Ausgangsinverter rein kapazitiv anzusteuern ist und daß dem Pegelkonverter und dem Ausgangsinverter gemeinsam ein drittes Betriebsspannungspotential (US3) und ein viertes Betriebsspannungspotential (US 4) zuzuführen ist.
  2. 2. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das erste Betriebsspannungspotential (US 1) positiv und das zweite Betriebsspannungspotential (US 2) negativ ist.
  3. 3. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das erste Betriebsspannungspotential (US 1) und das zweite Betriebsspannungspotential (US 2) positiv sind. wobei das erste Betriebsspannungspotential (US 1) höher liegt als das zweite Betriebsspannungspotential (US 2).
  4. 4. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das erste Betriebsspannungspotential (US 1) und das zweite Betriebsspannungspotential (US2) negativ sind, wobei das erste Betriebsspannungspotential (US 1) höher liegt als das zweite Betriebsspannungspotential (US 2).
  5. 5. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das dritte Betriebsspannungspotential (US 3) positiv und das vierte Betriebsspannungspotential (US 4) negativ ist.
  6. 6. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das dritte Betriebsspannungspotential (US3) und das vierte Betriebsspannungs- potential (US4) positiv sind, wobei das dritte Betriebsspannungspotential (US3) höher liegt als das vierte Betriebsspannungspotential (US4).
  7. 7. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet. daß das dritte Betriebsspannungspotential (US3) und das vierte Betriebsspannungspotential (US4) negativ sind, wobei das dritte Betriebsspannungspotential (US3) höher liegt als das vierte Betriebsspannungspotential (US 4).
  8. 8. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das erste Betriebsspannungspotential (US1) Null und das zweite Betriebsspannungspotential (US 2) negativ ist.
  9. 9. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Betriebsspannungspotential (US2) Null und das erste Betriebsspannungspotential (US 1) positiv ist.
  10. 10. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das dritte Betriebsspannungspotential (US3) Null und das vierte Betriebsspannungspotential (US 4) negativ ist.
  11. 11. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das vierte Betriebsspannungspotential (US4) Null und das dritte Betriebsspannungspotential (US 3) positiv ist.
  12. 12. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das erste Betriebsspannungspotential (US1) und das dritte Betriebsspannungspotential (US 3) Null sind.
  13. 13. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das erste Betriebsspannungspotential (US 1) und das vierte Betriebsspannungspotential (US 4) Null sind.
  14. 14. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Betriebsspannungspotential (US2) und das dritte Betriebsspannungspotential (US 3) Null sind.
  15. 15. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Betriebsspannungspotential (US2) und das vierte Betriebsspannungspotential (US 4) Null sind.
  16. 16. Pegelkonverter nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß das erste Betriebsspannungspotential (US 1) und das dritte Betriebsspannungspotential (US 3) gleich sind.
  17. 17. Pegelkonverter nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß das erste Betriebsspannungspotential (US 1) und das vierte Betriebsspannungspotential (US 4) gleich sind.
  18. 18. Pegelkonverter nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß das zweite Betriebsspannungspotential (US2) und das dritte Betriebsspannungspotential (US 3) gleich sind.
  19. 19. Pegelkor."erter nach einem der Ansprüche 2 bis 11. dadurch gekennzeichnet, daß das zweite Betriebsspannungspotential (US2) und das vierte Betriebsspannungspotential (US 4) gleich sind.
  20. 20. Pegelkonverter nach Anspruch 1. dadurch gekennzeichnet, daß der zweite Meßpunkt (Q') und die Steuergate-Elektroden des ersten Ausgangsinvertertransistors (Tl 1) und des zweiten Ausgangsinvertertransistors (T12) über einen Gate-Kondensator (CQ) auf das dritte Betriebsspannungspotential (US 3) gelegt sind.
  21. 21. Pegelkonverter nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Meßpunkt (Q) und die Steuergate-Elektroden des ersten Ausgangsinvertertransistors (T 11 ) und des zweiten Ausgangsinvertertransistors (T 12) über einen Gate-Kondensator (CQ) auf das vierte Betriebsspannungspotential (US4)gelegt sind.
    Die Erfindung betrifft einen Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET, zum Umsetzen von den Binärzuständen von Eingangssignalen zugeordneten Pegeln in den Binärzuständen der Ausgangssignale zugeordnete andere Pegel.
    Solche Pegelkonverter werden u. a. in elektronischen Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen. benötigt, bei denen in verschiedenen Fupktionsbereichen Schaltkreise verschiedener Technologien verwendet werden.
    Für das Anpassen solcher Schaltkreise aneinander sind Anpassungsstufen bzw. Pegelkonverter sowohl in diskreter als auch in integriPrter Schaltkreistechnik bekannt. So ist z. B. in dem Firmendruck »Siemens Integrierte Halbleiterschaltungen Datenbuch 1971 der Siemens Aktiengesellschaft, Bestell-Nr. B 12/1087 auf Seite 223 das Prinzipschaltbild einer Anpassungsstufe fürTTL(zum Anpassen eines TTL-Ausgangs an einen MOS-Eingang und zum Anpassen eines MOS-Ausgangs an einen TTL-Eingang) angegeben. Mit Hilfe dieser Anpassungsstufe werden positive Informationen verarbeitet und wieder ausgegeben. Bei Anliegen einer positiven Information am Eingang wird der nachgeordnete Transistor in seinen leitenden Zustand gesteuert.
    wodurch die positive Information über einen ersten Widerstand, der mit einem zweiten Widerstand einen Spannungsteiler bildet. an den Eingang eines MOS-Schaltkreises geliefert wird. Eine negative Information kommt für den MOS-Schaltkreis dadurch zustande, daß der dem Eingang der Anpassungsstufe nachgeordnete Transistor durch eine entsprechende Information am Ausgang des TTL-Schaltkreises gesperrt wird, wodurch der Eingang des MOS-Schaltkreises über den zweiten Widerstand auf das fest an der Anpassungsstufe liegende negative Potential gelegt wird.
    In »bauteile report« der Siemens Aktiengesellschaft, 11. Iahrgang. Heft 4, Oktober 1973, Seite 96. ist in Bild 9 eine Schaltungsanordnung zur Pegelwandlung angegebein. der ebenfalls das Prinzip zugrunde liegt, nach dem das einer bestimmten Information entsprechende Potential einem Spannungsteiler, der aus einem ersten und einem zweiten Widerstand gebildet ist, entnommen wird. Dazu wird der erste Widerstand über einen von einem Ausgang eines LSL<TTL)-Schaltkreises steuerbaren Transistor an ein positives Potential gelegt. Im nichtleitenden Zustand dieses Transistors wird der Eingang des anzupassenden MOS-Schaltkreises über den zweiten Widerstand auf das fest an diesem Widerstand liegende negative Potential gelegt.
    Aus der deutschen Offenlegungsschrift 2534 181 ist eine Schaltungsanordnung zur Anpassung von Spannungspegeln mit Komplementär-Feldeffekttransistoren.
    insbesondere zur Umsetzung von Binärzuständen zugeordneten Pegelpaaren an den Nahtstellen von logischen Verknüpfungsschaltkreisen mit voneinander verschiedenen Schaltpegelverhältnissen bekannt. Diese bekannte Schaltungsanordnung ist gekennzeichnet durch eine Eingangsstufe in Form einer aus zwei parallel zueinander geschalteten Komplementär-Feldeffekttransistoren aufgebauten Torschaltung, für deren Steuerung eine Rückkopplungsverbindung vom Schaltungsausgang vorgesehen ist, eine an die steuerbare Torschaltung anschließende, hinsichtlich der eingangsseitigen Spannungsübergänge verstärkend wirkende Verriegelungsschaltung, vorzugsweise in Form einer bistabilen Kippschaltung vom Flip-Flop-Typ. sowie eine mit der Verriegelungsschaltung verbundene, an sich bekannte Ausgangsstufe aus zwei hinsichtlich ihrer Steueranschlüsse parallel zueinander und hinsichtlich ihrer Schaltstrecken in Reihe zwischen die die Ausgangspegel bestimmenden Spannungsquellen geschalteten Komplementär-Feldeffekttransistoren, wobei der Verbindungspunkt der beiden Schaltstrecken den Schaltausgang darstellt.
    Eine andere, aus der deutschen Auslegeschrift 25 42 398 bekannte Schaltungsanordnung zum Umsetzen von Pegeln digitaler Zeichen, insbesondere zum Anpassen von Ausgängen einer Schaltkreisfamilie an Eingänge einer anderen Schaltkreisfamilie, ist dadurch gekennzeichnet, daß sowohl ein erstes Potential mittels eines ersten Ausgangs-Transistors als auch ein zweites Potential mittels eines zweiten Ausgangs-Transistors an den Ausgang schaltbar ist. daß der leitende Zustand des ersten Ausgangs-Transistors den nichtleitenden Zustand des zweiten Ausgangs-Transistors bedingt. daß der leitende Zustand des zweiten Ausgangs-Transistors den nichtleitenden Zustand des ersten Ausgangs-Transistors bedingt, daß das Anschalten des ersten Potentiales und des zweiten Potentials an den Ausgang über niederohmige Widerstände erfolgt und daß am Eingang ein dem ersten Potential oder dem zweiten Potential ungleiches Potential zugeführt wird.
    Diese bekannten Schaltungsanordnungen haben entweder den Nachteil, daß sie die den Informationen entsprechenden Potentiale nur relativ hochohmig an die Eingänge anzupassender Schaltkreise legen können oder daß sie nicht universell als Anpassungsglieder zwischen Einrichtungen aus unterschiedlichen Schaltkreisfamilien einsetzbar sind. Solchen bekannten Schaltungsanordnungen, die ihre Ausgangssignale relativ hochohmig abgeben, haftet insbesondere der Nachteil an. daß sich im Zusammenhang mit technologisch bedingten Eingangskapazitäten von nachgeordneten digitalen Schaltungen in vielen Fällen unerwünschte, teilweise die Funktion einer Schaltungsanordnung gefährdende Verminderungen der Flankensteilheit ergeben. Verschiedenen anderen bekannten Schaltungsanordnungen haftet der Nachteil an, daß ihre Übertragungskennlinie einen diskontinuierlichen Verlauf hat bzw. daß Eingangssignale mit relativ flachen Impulsflanken nicht korrekt umgesetzt werden.
    Der vorliegenden Erfindung liegt die Aufgabe zugrunde. einen Pegelkonverter zu schaffen, der die verschiedenen Nachteile bekannter Schaltungsanordnungen vermeidet und universell verwendbar ist.
    Es sollen sowohl erdunsymmetrische als auch erdsymmetr.sche Eingangssignale in erdunsymmetrische oder erdsymmetrische Ausgangssignale und/oder hohe Eingangssignalpegel in niedrige Ausgangssignalpegel oder niedrige Eingangssignalpegel in hohe Ausgangssignalpegel umgesetzt werden können. Die Ruheverlustleistung des zu schaffenden Pegelkonverters soll vernachlässigbar klein sein. womit eine große Packungsdichte für hybride Schaltungen bzw. eine Integrierbarkeit gegeben ist.
DE19772741821 1977-09-16 1977-09-16 Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET Expired DE2741821C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772741821 DE2741821C2 (de) 1977-09-16 1977-09-16 Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772741821 DE2741821C2 (de) 1977-09-16 1977-09-16 Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET

Publications (2)

Publication Number Publication Date
DE2741821B1 true DE2741821B1 (de) 1979-03-22
DE2741821C2 DE2741821C2 (de) 1979-11-29

Family

ID=6019157

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772741821 Expired DE2741821C2 (de) 1977-09-16 1977-09-16 Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET

Country Status (1)

Country Link
DE (1) DE2741821C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082208A1 (de) * 1981-12-17 1983-06-29 Deutsche ITT Industries GmbH Integrierter CMOS-Schaltkreis
EP0817385A1 (de) * 1994-03-30 1998-01-07 Matsushita Electric Industrial Co., Ltd. Spannungspegelverschieber

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082208A1 (de) * 1981-12-17 1983-06-29 Deutsche ITT Industries GmbH Integrierter CMOS-Schaltkreis
EP0817385A1 (de) * 1994-03-30 1998-01-07 Matsushita Electric Industrial Co., Ltd. Spannungspegelverschieber

Also Published As

Publication number Publication date
DE2741821C2 (de) 1979-11-29

Similar Documents

Publication Publication Date Title
DE4108709B4 (de) Empfangskomparator
DE2625007B2 (de) Adressenpufferschaltung für Halbleiterspeicher
EP0275941A2 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE1283891B (de) Elektronische Schaltungsanordnung zum Ein- und Ausschalten einer Nutzsignal-UEbertragung
DE1512403A1 (de) Speicherschaltung
DE2643020A1 (de) Schmitt-trigger
EP0405407A2 (de) Schaltungsanordnung zum Ansteuern eines MOSFET mit sourceseitiger Last
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2741821C2 (de) Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET
EP0205158A1 (de) Elektronischer Schalter
EP2110950A1 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
DE69630018T2 (de) Logische schaltung für niedrige spannungen
EP0369055A1 (de) Schaltungsanordnung zur Kompensation von Rauschsignalen
DE3718001C2 (de)
DE19515417C2 (de) Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET
EP0093899B1 (de) Anordnung zur Anpassung einer Prüfeinrichtung an einen Prüfling
DE10297301T5 (de) Leistungssteuerschaltung mit aktiver Impedanz zur Verhinderung einer Messung von Störinformation
EP0899880B1 (de) Pegelwandler
DE2741821B2 (de)
DE1299684B (de) Anordnung zur stoerungsunempfindlichen UEbertragung von binaeren Signalen
EP0025104B1 (de) Schaltungsanordnung zur Ableitung eines Normiersignals bei Einschalten einer konstanten Betriebsspannung und zweier Taktspannungen
DE4103813A1 (de) Verfahren und vorrichtung zur zeit/spannungs-wandlung
WO2003005572A1 (de) Verfahren und vorrichtung zur einschaltstrombegrenzung in gegentaktverstärkerendstufen
DE19753294C1 (de) Treiberschaltung für einen Leistungs-Schalttransistor
EP0464239B1 (de) Querstromfreie C-MOS-Verstärkerschaltung

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee