DE3126747A1 - "sichere zeitbaugruppe" - Google Patents

"sichere zeitbaugruppe"

Info

Publication number
DE3126747A1
DE3126747A1 DE19813126747 DE3126747A DE3126747A1 DE 3126747 A1 DE3126747 A1 DE 3126747A1 DE 19813126747 DE19813126747 DE 19813126747 DE 3126747 A DE3126747 A DE 3126747A DE 3126747 A1 DE3126747 A1 DE 3126747A1
Authority
DE
Germany
Prior art keywords
module
input
safe
protected
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813126747
Other languages
English (en)
Other versions
DE3126747C2 (de
Inventor
Philmour Byfield
L.-Werner Dipl.-Ing. Schiwek
Reinhold Dipl.-Ing. 1000 Berlin Thoet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19813126747 priority Critical patent/DE3126747C2/de
Publication of DE3126747A1 publication Critical patent/DE3126747A1/de
Application granted granted Critical
Publication of DE3126747C2 publication Critical patent/DE3126747C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits
    • H03K19/0075Fail-safe circuits by using two redundant chains
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Safety Devices In Control Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Sichere Zeitbaugruppe
  • Die Erfindung betrifft eine sichere Zeitbaugruppe nach dem Oberbegriff des Patentanspruches 1.
  • Bei der Verarbeitung von binären Signalen ergibt sich auch manual die Notwendigkeit, entweder Signale über die systemspezifische Signallänge hinaus zu verlängern, z.B. um sicher zu stellen, daß angeschlossene Datenverarbeitungsanlagen genügend Zeit zur Abfrage des Slgnals erhalten oder so kurze Signale auf die systemspezifische Signallänge zur Gewahrleistung einer einwandfreien Verarbeitung zu bringen. Dabei kann es sich sowohl um Einschalt- als auch Ausschaltverzögerungen wandeln. Bei manchen Anwendungen z.B. in der Eisenbahnsignaltechnik oder der Kernreaktortechnik muß sichergestellt sein, daß beim Auftreten z.B. eines Bauelementefehlers kein falsches Signal abgegeben werden kann. In diesen Fällen könnte auch eine Überschreitung bzw. Unterschreitung der eingestellten Zeit gefährliche Auswirkungen haben und muß daher vermieden werden.
  • Es ist schon eine Schaltungsanordnung bekannt, bei der ein an einem Eingang durch einen Taktgenerator modifiziertes fail-Safe UND-Glied und ein failsafe UND-Glied mit einem negierten Eingang derart miteinander verbunden sind, daß der Eingang des UND-Gliedes auf den des Eingangssignals gegeben wird mit einem Eingang des UND-Gliedes mit einem negierten Eingang verbunden ist, wobei der Ausa- a dieses UiJD-Gliedes allf den mit dem Generator belegten Eingang des UND-Gliedes rückgeführt ist, wobei der Ausgang des UND-Gliedes über eine ODER-Erweiterungsschaltung auf einen Erweiterung 5 eingang des UND-Gliedes mit einem negierten Eingang geführt ist und wobei beide UND-Glieder mit je einem Kondensator zur Aufrechterhaltung eines zeitlich begrenzten Steuerpotentials versehen sind ( P 2818627). Dieses Zeitglied ist jedoch relativ ungenau und der einzustellende Zeitbereich ist auf max. 30 Se]c.
  • bis 1 Min. beschränkt.
  • Die Aufgabe besteht daher darin, eine sichere Zeitbaugruppe für mehrere Betriebsarten mit einer zweikanaligen nicht sicheren Antivalenzzeitschaltung und einem einkanaligen sicheren Überwachungs und Ausgabeteil zu schaffen die zeitprogrammierbar ist, lange Verzögerungszeiten aufweist , eine hohe Genauigkeit besitzt, mehrere Betriebsarten gestattet und sicher ist. Die Aufgabe wird nach der Erfindung durch die in den Patentansprüchen angegebenen Maßnahmen gelöst.
  • Die Erfindung wird im folgenden anhand von Zeichnungen näher erläutert.
  • Figur la zeigt das Strukturdiagramm der sicheren Zeitbaugruppe in der Betriebsart Monoflop bei Auslösung des Ausgangssignals durch die steigende Flanke. Figur lb zeigt das Diagramm der Funktion des Monoflop. Figur ic die Nachtriggerung des Monoflops. Figur 2a zeigt das Strukturdiagramm des Monoflops bei dem das Ausgangssignal durch die fallende Flanke ausgelöst wird.
  • Figur 2b zeigt das Diagramm der Funktion des Monoflops.
  • Figur 2c zeigt die Funktion des Monoflops bei Nachtriggerung.
  • Figur 3a zeigt das Strukturdiagramm der sicheren Zeitbaugruppe bei BetriebsartAusChaltverzögerung. Figur 3b zeigt die Funktion der Ausschalt erzögerung. Figur 3c zeigt die Nachtriggerung der husschaltverzögerung. Figur 4a zeigt das Strukturdiagramm der sicheren Zeitbaugruppe bei Betriebsart Monoflop ohne Nachtrlggerung, Figur 4b zeigt das Diagramm der Funktion des Monoflops. Figur 5a zeigt das Strukfurdiagramm der sicheren Zeitbaugruppe bei BetriebsartEinschaltverzögerung, Figur 5b das Diagramm der Funktion der Einschaltverzögerung.
  • Die sichere Zeitbaugruppe ist aus einer zweikanaligen nicht sicheren Antivalenzzeitschaltung und einem einkanaligen sicheren Überwachungs- und Ausgabeteil aufgebaut, wie Figur 1 a zeigt. Die Antivalenzzeitschaltuno besteht aus zwei Kanlen.
  • In jedem Kanal ist ein Einga-bezandler 1, 2 mit einem gemeinsamen Eingang e verbunden. Auf die Eingabewandler folgt eine Startimpulserzeugung 3, 4 . Daran schließen sich voreinstellbare Zähler 5 , 6 mit Codierschaltern 7, 8 an. Die Bauelemente 1 bis 8 sind nicht sicher. Der Überwachungs- und Ausgabeteil besteht dagegen aus fehlersicheren Bauelementen, die durch eine schwarze Markierung gekennzeichnet sind. Das Signal aus den antivalenten Kanälen wird auf ein Antivalenzmodul 9 geführt, von dort gelangt es über einen Sp.eicher 10 an dem eine Setzimpulserzeugung 11 angeschlossen ist an ein UND-Modul 12.An einen anderen Eingang des UND-Moduls 12 wird das Signal des einen KanaSs Sas über einen Pegelwandler 13 geleitet wird. Am Ausgang a erscheint jedoch nur dann ein .
  • Signal, wenn die Zeitbaugruppe fehlerlos arbeitet.
  • Zunächst wird die Funktion der Schaltung allgemein beschrieben. Im Ruhezustand liegt kein Eingangssignal vor. Die beiden Abwärtszähler 5,6 sind in Ruhestellung. Die Zählstatussignale beider Kanäle sind antivalent zu-ei.nander, wobei der loqische Wert des Status des Kanals der mit dem UND-Modul 12 über den Pegelwandler 13 verbunder ist "O" ist. Der Antiv-lenz-Modul 9 liefert an seinem Ausgang "ltZ Signal, was den R-Eingang des Speichers 10 versorgt. Der Speicher 10 wird auch als OK-Speicher bezeichnet weil er m ordnungsgemäßen Zustand des Überwachungsteiles gewährle-stet.Beim einschalten der Versorgungsspannung wird der Eingang des Speichers 10 mit einem Setzsignal versorgt, so daß der Ausgang Q des Speichers 10 bereits im Ruhezustand ""-Signal abgibt. Der Signalweg an den Ausgang a der Schaltung ist jedoch noch gesperrt, da der Pegelwandler "O"-Signal an das UND-Modul 12 ausaibt.
  • Verläßt eines der Status signale der Zähl r fehlerhaft seinen Wert, so wird die Antivalenz verletzt und der OK-Speicher 10 fällt ab. Eine Signal ausgabe kann dann in keinem Fall erfolgen.
  • Das Neusetzen des Speichers 10 ist erst nach Reparatur der fehlerhaften Baugruppe möglich. Auch wenn einer der Kanäle fehlerhaft arbeitet wird die Antivalenz verletzt, damit kann kein Ausgangssianal abgegeben werden Bei der Beitriebsart Monoflop nach Figur la soll aus der ansteigenden Flanke eines Eingangssignals ein Ausgangssignal vorgegebener Zeit Tv erzeugt werden. Die Zeit Tv ist über die Codierschalt 7,8 einstellbar. Im Fehlerfall darf das Ausgangssignal Tv nur kürzewerden undU3m Extremfall verschwinden, so daß nur noch "O"-Signal am Ausgang liegt. Mit der ansteigenden Flanke des Eingangssignals z.Zt. to werden die beiden Zähler 5,6 in Betrieb gesetzt. Das Tählstatussignal des einen Kanals dient als Auscangssignal,so lange das Zählstatussignal des anderen Kanals aazu antivalent ist. Zur Zeit t2 sind beide Zähler wieder in Ruhe und das Ausgangssignal wird "O". Bei Verletzung der Antivalenz zwischen beiden Kanälen verschwindet das Ausgangssignal sofort. Vom Eingangssignal wird nur die ansteigende Flanke ausgewertet. Die Dauer des Eingangssignals hat keinen Einfluß auf das Ausgangssignal. Daher kann das Eingangssignal länger als das Ausgangssignal sein, wie aus Figur lb zu ersehen ist. Erscheint während der Dauer des Ausgangssignals eine weitere ansteigende Eingangssignalflanke, wie z.B. bei t3 im Diagramm der Figur lc, so werden die Zähler erneut geladen und die eingestellte Zeit Tv des Ausgangssignals beginnt bei t,. Das Strukturdiagramm der Figur 2a unterscheidet sich von dem der Figur la lediglich dadurch, daß das Ausgangssignal durch die fallende Flanke des Eingangssignales ausgelöst wird. Die Betriebsart ist die eines Monoflops, des bei fallender Flanke eingetriggert wird. Die Nachtriggerung des Monoflops wird ebenfalls durch die fallende Flanke eines Eingangssignals ausgelöst. Die Funktion ist aus den Figuren 2b und 2c zu ersehen.
  • Die BetriebsartAusschaltverzögerung ist aus Figur 3a zu entnehmen. Aus Figur 3a ist das Strukturdiagramm dieser sicheren Zeitbaugruppe zu ersehen, die sich von der vorher beschriebenen Schaltung dadurch unterscheidet, daß vor dem Ausgang zwischen dem UND-Moe ll 12 noch ein ODER-M'odul 14 eingefügt ist vom auf dessen Eingang das Ausgangssignal UND-Modul 12 geführt ist und an dessen 2.Eingang direkt das Eingangssignal liegt.
  • Bei dieser Betriebsart soll der Abfall eines Eingangssignals zeitlich um eine vorgegebene Zeit T verzögert werden. Eres scheint am Eingang e ein Eingangssignal, so ist uber das ODER-modul 14 an den Ausgang a geführt, die Zählerschaltung arbeitet nicht. Das Ausgangssignal kann dann fehlerhaft 0 werden, wenn das ODER-Modul 14 defekt ist. Dies ist jedoch nach der Sicherheitskonvention ein sicherer und damit zulässiger Fehl zustand.
  • Mit der fallenden Flanke des Eingangssignals z.Zt. t1 werden die beiden Zähler 5,6 über die Startimpulserzeugung 3,4 in Betrieb gesetzt. Die Zähler 5,6 lesen zunächst die an beiden Kanälen gleiche Codierschalterzahl ein und zählen von dieser Zahl ausgehend im Taktrhythmus abwärts bis auf 0. Während dieser Zählzeit sind die beiden Zählsta-tussignale antivalent zueinander, jedoch ist das Statussignal des Kanals der über den Pegelwandler 13 mit dem Ausgang a verbunden ist,log. "1'?. Am ODER-Modul 14 wird zur Zeit t1 das vom Eingang e herrührende Signal durch das Signal aus der Zählschaltung ersetzt. Nach Beendigung des Zählvorgangs bleiben beide Zähler auf "O" stehen.
  • Folgt im Zeitintervall tl bis t2 ein erneutes Eingangssignal, so werden während des ablaufenden Zählvorganges mit der fallenden Flanke des Eingangssignals die Zähler 5,'i mit der Codierschalterzalll erneut geladen, wie aus Figur 3c zu erkennen ist. Die Schaltung ist somit nachtriggerbar.
  • Zahlen die beiden Zähler 5,6 verschiedene Zeiten, so wird nur die kürzere Zeittan der Ausgang a abgegeben. Anschließend ist die Antivalenz verletzt, der OK-Speicher 10 fällt ab und sperrt das UND-Modul 12, so daß am Ausgang "O" Signal erscheint. Auch dies ist ein zulässiger Fehlzustand. Eine erneute Signal ausgabe aus der Zählschaltung ist nicht mehr möglich, bevor nicht die Schaltung repariert und den OK-Speicher 10 neu gesetzt worden ist.
  • In Figur 4a ist das Strukturdiagramm für die sichere Zeitbaugruppe mit der Betriebsart Monoflop ohne Nachtriggerung dargestellt. Dabei sind der Schaltung nach Figur la weitere Eingabewandler 15,16 hinzugefügt. Erscheint während der. Dauer des Ausgangssignals eine weitere ansteigende Signalflanke am Eingang e z.B. bei t3 wie aus Figur 4b zu ersehen ist, so werden die Zähler 5,6 nicht erneut geladen, da dies für die Dauer des Ausgangssignals Tv unterbunden ist. Das Ausgangssignal ve- chwindet nach Ablauf der eingestellten Zeit Tv auf jeden Fall. -Ein erneutes "1" Ausgangssignal kann nur dann durch Anlegen eines Sprunges am Eingang e erzeugt werden, wenn der Ausgang a logisch "O" war. Dies wird durch die wired NOR-Schaltuno der Eingabewandler am am Einaang der Startimpulserzeugung 3,4 erreicht, sowie und In Figur 5a ist das Strukturdiagramm der sicheren eitbaugruppe bei BetriebsarVEinschaltverzögerung dargestellt. Daei besteht die Aufgabe darin, den Anstieg eines Eingangssignals zeitlich um eine vorgegebene Zeit Tv zu verzögern.
  • Um dies zu erreichen, wird der Schaltung nach Figur 1a zwlschen dem Und-Modul 12 und dem Ausgang ein weiteres Und-Moz dul 17 sowie zwischen Antivalenmodul 9 und Ok-Speicher 10 ein Und-Modul 18 geschaltet. Auf den zweiten Eingang der Und-Moduln 17 und 18 wird das Eingangs sIgnal geführt.
  • Das invertierte Zählstatusslgnal des Kanals, der über den Pegelwandler 13 direkt mit dem Und-odul 12 verbunden ist, liefert in Ruhestellung der Zähler ""-Signal. Der zweite Eingang des Und-Moduls 12 erhält "O"-Signal, da der Ok-Speicher 10 durch das Und-Modul 18 abgefallen ist, denn das an einem Eingang dieses Moduls 18 liegende Eingangssignal ist logisch "O", obwohl das den anderen Eingang versorgende Antivalenzausgangssignal vom Modul 9 logisch "1" ist. Beide Eingänge von Und-Modul 17 sind somit auf logisch "O", wie auch sein Ausgang.
  • Die Schaltung ist damit in Ruhestellung. Ein Fehler in einem der sicheren Moduln führt ebenso wie ein Fehler in einem der beiden Kanäle nur zur Beibehaltung des Ausgangs "O"-Zustandes.
  • Diese wird durch die Codierschaltung 7,8 eingestellt. Dabei darf im Fehlerfalle die Verzögerungszeit T nur länger werv den, so daß im Extremfall nur noch "O"-Signal ausgegeben wird.
  • Erscheint ein Eingangs signal am Eingang e, so werden mit der Steigenden Flanke des Eingangssignals die beiden Zähler 5,6 in Betrieb gesetzt. Nunmehr sind die Zählstatussignale der beiden Kanäle umgekehrt. Aus der fallenden Flanke des Ausgangssignals von Zähler 5 wird über die Setzimpulsschaltung 11 dem S-Eingang des Ok-Speichers 10 ein Setzimpuls zugeführt, der diesen nur setzen kann, wenn das Antivalenzmodul 9 logisch "1" liefert und ein Eingangssignal am zweiten Eingang des Und-Moduls 18 anliegt. Dieses Ok-Speicherausgangssignal liegt an einem Eingang des Und-Moduls 12. Das "O"-Signal des Zählers 5 gelangt über den Pegelwandler 13 und das Und-Modul 12 auf den Eingang des Und-1oduls 17 und erzwingt somit "O"-Signal am Ausgang a. Im Bereich der eingestellten Einschaltverzögerungszeit Tv bleibt das Ausgang v signal also weiterhin "0". Ein Fehler in einem der sicheren moduln oder in eine; der Kanäle einschließlicn Beuienungsfehlern führen nicht zur "1"-Signalausgabe vor Ablauf der eingestellten Zeit T seit Anlegen des Eingang v signals. Im Falle der Fehlbedienung z.B. bei a.weichenden Codierschalterstellungen wird der Ausgang durch gestörte Antivalenz der Kanäle und den abfallenden Ck-Speicher 10 auf "0" verriegelt. Der Speicher 10 kann bei gestörtem Antivalenzsignal nicht gesetzt werden.
  • Durch die Verwendung des Und-Moduls 18 ist der Ok-Speicher 10 vor jedem Start der E nschaltverzögerung gelöscht. Ein Setzen ist nur möglich, wenn beide Zählerkanäle 5 und 6 gleichzeitig vom Ruhezustand in den Zählbetrieb wechseln und ein Eingangssignal anliegt.
  • Nach Ablauf der eingestellten Verzögerungszeit T kehren die v beiden Zähler 5,6 wieder in ihren Ruhezustand zurück. Dadurch wird am Eingang des Und-Moduls 17 "1"-Signal anstehen. Da der-zweite Eingang des Und-Moduls 17 vom Eingang e her ebenfalls "1"-Signal erhält, liefert der Ausgang a nun auch ein Signal.
  • Auftretende Fehler in diesem Zeitraum, die die Antivalenz stören, führen ebenso wie Fehler in den sicheren Moduln zum definitionsgemäß sicheren "O"-Zustand des Ausgangs.

Claims (4)

  1. Sichere Zeitbaugruppe Patentansprüche le Sichere Zeitbaugruppe für mehrere Betriebsarten mit einer 2 kanaligen nicht sicheren Antivalenzzeitschaltung und einem 1-kanaligen sicheren Überwachungs- und Ausgabeteil, dadurch gekennzeichnet, daß jeder Kanal der Antivalenzschaltung aus je einem Eingabewandler, einer Startimpulserzeugungsschaltung sowie einem voreinstellbaren Zähler mit Zeitbasis besteht und daß der sichere Überwachungs und Ausgabeteil aus einem sicheren Antivalenzmodul, einem sicheren Speicher mit einer Setzimpulsschaltung sowie einem sicheren Und-Modul besteht, an dessen zweiten Eingang ein sicherer Pegelwandler geschaltet ist.
  2. 2 > Zeitbaugruppe nach Anspruch a, dadurch gekennzeichnet, daß bei Betriebsart Ausschaltverzögerung an das sichere Und-Modul ein sicheres Oder-Modul geschaltet ist, an dessen zweiten Eingang das Eingangssignal geführt ist.
  3. 3. Sichere Zeitbaugruppe nach Anspruch 1, dadurch qekennzeichnet, daß bei Betriebsart Einschaltverzögerung an das sichere Und-Modul ein weiteres sicheres Und-Modul geschaltet ist, an dessen zweiten Eingang das Eingangssignal geführt ist.
  4. 4. Sichere Zeitbaugruppe nach Anspruch 1, dadurch qekennzeichnet, daß bei Betriebsart Monoflop in jedem Kanal je ein weiterer Eingabewandler geschaltet ist, dessen Eingang mit dem Ausgang der sicheren Zeitbaugruppe verbunden ist.
DE19813126747 1981-07-01 1981-07-01 Schaltungsanordnung zur Anpassung der Länge eintreffender Impulse Expired DE3126747C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813126747 DE3126747C2 (de) 1981-07-01 1981-07-01 Schaltungsanordnung zur Anpassung der Länge eintreffender Impulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813126747 DE3126747C2 (de) 1981-07-01 1981-07-01 Schaltungsanordnung zur Anpassung der Länge eintreffender Impulse

Publications (2)

Publication Number Publication Date
DE3126747A1 true DE3126747A1 (de) 1983-01-20
DE3126747C2 DE3126747C2 (de) 1983-06-01

Family

ID=6136298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813126747 Expired DE3126747C2 (de) 1981-07-01 1981-07-01 Schaltungsanordnung zur Anpassung der Länge eintreffender Impulse

Country Status (1)

Country Link
DE (1) DE3126747C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3325362A1 (de) * 1982-07-27 1984-02-23 General Electric Co., Schenectady, N.Y. Selbsttestende anordnung zum erzeugen von zeitverzoegerungen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3432957C1 (de) * 1984-09-06 1986-01-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Umschaltbarer Mehrfunktionszeitgeber in signaltechnisch sicherer Gleichstrom-Technik

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2135683B1 (de) * 1971-07-16 1973-01-04 Siemens Ag, 1000 Berlin U. 8000 Muenchen Taktstromversorgung für ein zweikanaliges Schaltkreissystem
DE2544423A1 (de) * 1971-09-22 1977-04-14 Licentia Gmbh Schaltungsanordnung zur ueberwachung von binaeren signalen auf antivalenz
DE2608265B1 (de) * 1976-02-28 1977-09-08 Itt Ind Gmbh Deutsche Mehrphasen-mos-schaltung zur impulsdaueraenderung
DE2818627A1 (de) * 1978-04-25 1979-10-31 Licentia Gmbh Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2135683B1 (de) * 1971-07-16 1973-01-04 Siemens Ag, 1000 Berlin U. 8000 Muenchen Taktstromversorgung für ein zweikanaliges Schaltkreissystem
DE2544423A1 (de) * 1971-09-22 1977-04-14 Licentia Gmbh Schaltungsanordnung zur ueberwachung von binaeren signalen auf antivalenz
DE2608265B1 (de) * 1976-02-28 1977-09-08 Itt Ind Gmbh Deutsche Mehrphasen-mos-schaltung zur impulsdaueraenderung
DE2818627A1 (de) * 1978-04-25 1979-10-31 Licentia Gmbh Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3325362A1 (de) * 1982-07-27 1984-02-23 General Electric Co., Schenectady, N.Y. Selbsttestende anordnung zum erzeugen von zeitverzoegerungen
US4519090A (en) * 1982-07-27 1985-05-21 General Electric Company Testable time delay

Also Published As

Publication number Publication date
DE3126747C2 (de) 1983-06-01

Similar Documents

Publication Publication Date Title
EP0185667B1 (de) Rücksetzschaltung für mikroprozessoren
DE3643384C2 (de) Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors
DE2731336A1 (de) Taktsystem
DE2457553A1 (de) Asynchroner taktgeber
DE4039355A1 (de) Vorrichtung zur pruefung einer watchdog-schaltung
EP0050301A1 (de) Treiberschaltung für ein bistabiles Relais
CH634672A5 (de) Digitale datenverarbeitungsanordnung, insbesondere fuer die eisenbahnsicherungstechnik.
DE3840493C1 (de)
DE2651314B1 (de) Sicherheits-Ausgabeschaltung fuer eine Binaersignale abgebende Datenverarbeitungsanlage
DE3325362A1 (de) Selbsttestende anordnung zum erzeugen von zeitverzoegerungen
DE3819706A1 (de) Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge
DE3126747A1 (de) "sichere zeitbaugruppe"
EP0033125A1 (de) Schaltkreis für ein D-Flip-Flop
DE2926857A1 (de) Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung
DE3125724A1 (de) "uebertragungssteuerschaltung fuer eine endstelle eines pcm-systems"
EP0241777B1 (de) Demultiplexstufe eines Digitalsignal-Übertragungsgerätes
EP0246556B1 (de) Schaltungsanordnung zum Überwachen einer Steuereinheit
EP0108284B1 (de) Taktstromversorgung für ein Multimikrocomputersystem in Eisenbahnsicherungsanlagen
DE2602169C2 (de) Schaltungsanordnung zum zyklischen Erzeugen einer signaltechnisch sicheren Folge von Steuerimpulsen
DE3739227C2 (de)
DE2737133C2 (de) Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage
EP0193943A1 (de) Schaltungsanordnung zur Störbefreiung von Binären Datensignalen in einem digitalen Übertragungssystem
DE3239434C1 (de) Einrichtung zum Überwachen der Funktionsfähigkeit eines Mehr-Rechnersystems
DE2125380C2 (de) Datencodierer für die Codierung von Nachrichten und Datendecodierer zum Decodieren der Nachrichten
EP0062768B1 (de) Schaltungsanordnung zur Überwachung von Schaltwerken

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee