-
Schaltungsanordnung zur logischen Verknüpfung wechselspan-
-
nungsförmiger Eingangs signale Zusatz zu DBF 1 933 713, angemeldet:
28. 6. 1969 Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dein Oberbegriff
des Patentanspruchs.
-
Bei den bekannten Schaltungsanordnungen, z. B. UND-Glieder, ODER-Glieder
usw., können am Ausgang bei Vorliegen einer Störung, z. B. durch defekte Bauelemente,
Leitungsunterbrechungen usw., unabhängig vom anliegenden Eingangssignal entweder
dem Binärwert "O" (keine Spannung) oder dem Binärwert "litt (Spannung) entsprechende
Signale auftreten. Hierdurch können falsche Signale weitergeleitet werden, was bei
Steuerschaltungen mit hohen Anforderungen an die Sicherheit, z. B. im Eisenbahnsignalwesen
oder Kernreaktorbau, unzulässig ist.
-
Die bekannten Logikschaltungen weisen den Nachteil auf, daß im Störungsfall
das Ausgangssignal unabhängig vom Eingangssignal-nicht definiert ist.
-
Daher wurde im Hauptpatent 1 933 713 eine Schaltungsanordnung beschrieben,
die im Fehlerfall jeweils zur sicheren Seite hin (keine Spannung am Ausgang) ausfällt.
-
Diese Schaltungsanordnung sieht die Kombination folgender Merkmale
vor: a) daß die Eingangssignale getrennten Eingangsübertragern zugeführt und in
deren Sekundär~ kreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet
werden, b) daß die gleichgerichteten Eingangs signale die einzelnen Steuerpotentiale
für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager
bilden, c) daß die Impuls spannung des Sperrschwingers über eine in den Sekundärkreis
des Rückkopplungsübertragers eingeschaltete Verstärserstufe dem Ausgang (A) zugeführt
wird.
-
Bei der Zusammenstellung von kompletten Systemen aus den verschiedenen
Schaltungsanordnungen ergibt sich häufig die Notwendigkeit, entweder Signale über
die systemspezlfische Signallänge hinaus zu verlängern, z. B. um sicher zu stellen1
daß angeschlossene Datenverarbeitungsanlagen genügend Zeit zur Abfrage des Signals
erhalten, oder sehr kurze Signale auf die systemspezifische Signallänge zur Gewährleistung
einer einwandfreien Verarbeitung zu bringen.
-
Es ist bereits eine Schaltungsanordnung vorgeschlagen worden, bei
der die Eingangssignale gleichzeitig mit einer zweiten Schaltungsanordnung mit einem
als Zeitglied modifizierten Sperrschwinger dergestalt zugeführt werden, daß nach
dem Abschalten der Eingangssignale während der Entladung eines vorher durch das
jeweilige Eingangssignal aufgeladenen Kondensators
am modifizierten
Sperrschwinger eine gedämpfte Schxingung infolge des durch den Kondensator erzeugten
Steuerpo-.
-
tentials aufrecht erhalten und nach Verstärkung, Übertragung und Gleichrichtung
der ersten Schaltungsanordnung als weiteres Steuerpotential diejunktiv zugeführt
wird (DT-OS 25 48 977).
-
Die Aufgabe besteht daher darin, eine fail-safe Schaltungsanordnung
anzugeben, bei der ein programmiertes, abfallverzögertes Signal erzeugt wird. Dle
Schaltung ist so auszulegen, daß sich im Falle von Bauteilefehlern die programmierbare
Abfallverzögerungszeit nur verkürzt bzw. verschwindet. Die Aufgabe wird nach der
Erfindung durch die im Patentanspruch angegebenen Maßnahmen gelöst.
-
Die Erfindung wird im folgenden anhand von Zeichnungen näher erläutert.
-
In Fig. 1 ist ein Blockschaltbild der Schaltungsanordnung nach der
Erfindung dargestellt. Sie besteht aus einem failsafe UND-Glied mit Eingangsübertragern
T1 und 2 und Erweiterungseingängen ER. Zwischen einem statischen Erweiterungseingang
ER und einem Masseerweiterungseingang MER liegt ein Kondensator CT1, außerdem ist
in der Schaltungsanordnung ein fail-safe UND-Glied mit einem negierten Eingang enthalten
mit Eingangsübertragern T4 und T5. Zwischen einem statischen Erweiterungseingang
ER und einem Masseerweiterungseingang NER liegt hier ebenfalls ein Kondensator CT2
Das fail-safe UND-Glied ist an einem seiner Eingänge modifiziert durch Einfügung
eines Taktgenerators G. Sein Ausgang A1 ist über eine ODER-Erweiterungsschaltung
1 mit dem Eingangsübertrager T6 mit einem Eingang des fail-safe UND-Gliedes mit
einem negierten Eingang verbunden. Auf den ersten Eingang und auf einen weiteren
dieses UND-Gliedes wird die Betriebsspannung UB gegeben. Der Ausgang dieses fail-safe
UND-Gliedes mit einem negierten Eingang ist rückgeführt auf den Eingang des
fail-safe
WiD-Gliedes, der durch den Taktgenerator G modifiziert ist. Ein weiterer Eingang
T5 des UND-Gliedes mit einem negierten Eingang wird als Enable-Eingang verwendet.
-
Das fail-safe UND-Glied, das durch den Taktgenerator modifiziert ist,
wird in Fig. 2 genauer dargestellt. Dem bekannten fail-safe UND-Glied mit den Eingangsübertragern
und den Ausgangsübertragern und der Sperrschwingerschaltung ist ein Taktgenerator
mit dem Netzwerk um den Unijunktlontransistor hinzugefügt.
-
Der Kollektoreingang des fail-safe UND-Gliedes und ein Eingang des
fail-safe Ui-GIiedes mit einem negierten Eingang werden von einem gemeinsamen Eingangsimpuls
Te gesteuert.
-
Dabei wird über Gleichrichterschaltungen ein Kondensator C und ein
Kondensator CT2 aufgeladen. Die Energie des Sonden sators CT2 setzt nun den Oszillator
des fail-safe UND-Gliedes mit einem negierten Eingang in Funktion, dessen Ausgang
mit nachfolgender Gleichrichtung den Basisteil des failsafe UND-Gliedes mit Energie
versorgt. Diese dient zur versorgung des Taktgenerators G, der aus dem Unijunktiontransistor
mit nachfolgender Verstärkerstufe gebiidet wird. Der Taktgenerator hat die Aufgabe,
impulsweise die Schwingbedingung für den internen Oszillator des fail-safe UND-Gliedes
herzustellen. Diese Schwingung wird in einer Transistorstufe verstärkt und dem Erweiterungsanschluß
des nicht-invertierenden Eingangs des UND-Gliedes über eine ODER-Erweiterungsschaltung
1, bestehend aus einem Übertrager T6 und einer Gleichrichterschaltung, zugeführt,
an dem auch der Kondensator CT2 angeschlossen ist.
-
Die Wirkungsweise der Kondensatoren CT1 und CT2 ist folgende: Die
Ladung von CT2 führt zuerst zu einer Abfallverzögerung des Signals des Ausgangs
A des UIiD-Gliedes mit negiertem Eingang. Die Aufgabe ist, diese Abfallverzögerung
zu verlängern.
-
Dies geschieht durch impulsweises Nachladen von CT Die Energie dazu
wird dem Kondensator CT1 entnommen, der durch Te aufgeladen wurde, indem der Taktgeber
im Basiskreis des UND-Gliedes periodisch die Schwingbedingung für den internen Oszillator
erzeugt. Die Nachladeperiode ist dann abgeschlossen, wenn die Spannung des Kondensators
CT1 unter einen Stellwert entladen ist. Der Rückkopplungsweg zur Versorgung des
Basiskreises des fail-safe UND-Gliedes bricht nach Entladung des Kondensators CT2
schlagartig zusammen. Der Vorgang kann nur durch einen neuen -Eingangsimpuls Te
gestartet werden.
-
Für den Funktionsablauf "Verzögerung" ergeben sich zwei Anwendungsfälle:
1. Der Enable-Eingang liegt auf Nullsignal.
-
Dabei erscheint das Ausgangssignal an A bzw. AT nahezu zeitgleich
mit dem Eingangsimpuls Det danach läuSt die programmierte Verzögerungszeit durch
GT1 ab.
-
2. Der Enable-Eingang wird ebenfalls mit dem Eingangsimpuls Te beaufschlagt.
Hierbei erscheint das Ausgangssignal erst nach Beendigung von Te danach läuft die
programmierte Verzögerung durch CTl ab.
-
In beiden Fällen kann an dem Ausgang A ein zu A invertiertes Ausgangssignal
abgenommen werden.
-
Der Vorteil der Schaltungsanordnung nach der Erfindung besteht darin,
daß die Verzögerungseigenschaften von Verknüpfungsgliedern des Systems LOGISAFE
ausgenutzt werden.
-
Der Aufbau i3t niederohmig und die Wiederholgenauigkeit lot größer
als bei den bekannten Schaltungen. Die Temperaturstabiiität ist groß und es sind
mit kleineren Kondensatoren längere Verzögerungszeiten zu erreichen. Der Sicherheitsnachweis
läßt sich leichter durchführen, da auf bekannts fail-safe-Schaltkreise zurückgegriffen
werden Kann.
-
Leerseite