DE2140054A1 - Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung - Google Patents

Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung

Info

Publication number
DE2140054A1
DE2140054A1 DE19712140054 DE2140054A DE2140054A1 DE 2140054 A1 DE2140054 A1 DE 2140054A1 DE 19712140054 DE19712140054 DE 19712140054 DE 2140054 A DE2140054 A DE 2140054A DE 2140054 A1 DE2140054 A1 DE 2140054A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
polycrystalline
dielectric
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712140054
Other languages
German (de)
English (en)
Inventor
John Albert Mesa Ariz. Schoeff (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2140054A1 publication Critical patent/DE2140054A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W10/041—
    • H10W10/40—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/98—Utilizing process equivalents or options

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
DE19712140054 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung Pending DE2140054A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6243770A 1970-08-10 1970-08-10

Publications (1)

Publication Number Publication Date
DE2140054A1 true DE2140054A1 (de) 1972-02-17

Family

ID=22042478

Family Applications (6)

Application Number Title Priority Date Filing Date
DE19712140054 Pending DE2140054A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130660U Expired DE7130660U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140023 Pending DE2140023A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130637U Expired DE7130637U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140012 Pending DE2140012A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140043 Pending DE2140043A1 (de) 1970-08-10 1971-08-10 Verfahren zur Herstellung von Halbleiteranordnungen

Family Applications After (5)

Application Number Title Priority Date Filing Date
DE19717130660U Expired DE7130660U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140023 Pending DE2140023A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130637U Expired DE7130637U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140012 Pending DE2140012A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140043 Pending DE2140043A1 (de) 1970-08-10 1971-08-10 Verfahren zur Herstellung von Halbleiteranordnungen

Country Status (8)

Country Link
US (2) US3825451A (enExample)
JP (1) JPS5024231B1 (enExample)
BE (1) BE771137A (enExample)
CA (1) CA931665A (enExample)
DE (6) DE2140054A1 (enExample)
FR (1) FR2102152A1 (enExample)
GB (1) GB1365159A (enExample)
NL (1) NL7111014A (enExample)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0188291A3 (en) * 1985-01-17 1987-10-28 Kabushiki Kaisha Toshiba Bipolar semiconductor device and method of manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911559A (en) * 1973-12-10 1975-10-14 Texas Instruments Inc Method of dielectric isolation to provide backside collector contact and scribing yield
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0188291A3 (en) * 1985-01-17 1987-10-28 Kabushiki Kaisha Toshiba Bipolar semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
FR2102152A1 (enExample) 1972-04-07
DE2140023A1 (de) 1972-02-17
DE7130637U (de) 1971-12-02
US3825451A (en) 1974-07-23
DE7130660U (de) 1971-12-02
JPS5024231B1 (enExample) 1975-08-14
NL7111014A (enExample) 1972-02-14
GB1365159A (en) 1974-08-29
DE2140043A1 (de) 1972-02-17
DE2140012A1 (de) 1972-02-17
BE771137A (fr) 1972-02-10
CA931665A (en) 1973-08-07
US3825450A (en) 1974-07-23

Similar Documents

Publication Publication Date Title
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE3225398A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3628488A1 (de) Isolationsstruktur in mos-bauelementen und verfahren zu ihrer herstellung
DE4235534A1 (de) Verfahren zum isolieren von fets
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE3940674C2 (enExample)
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE102016108949A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE19502392A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3642234C2 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE2140054A1 (de) Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE19549155C2 (de) Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat
DE19854911A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben