DE2021081A1 - Einrichtung zum Synchronisieren von paritaetscodierten Zeichenfolgen - Google Patents

Einrichtung zum Synchronisieren von paritaetscodierten Zeichenfolgen

Info

Publication number
DE2021081A1
DE2021081A1 DE19702021081 DE2021081A DE2021081A1 DE 2021081 A1 DE2021081 A1 DE 2021081A1 DE 19702021081 DE19702021081 DE 19702021081 DE 2021081 A DE2021081 A DE 2021081A DE 2021081 A1 DE2021081 A1 DE 2021081A1
Authority
DE
Germany
Prior art keywords
bit
parity
bits
arrangement
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702021081
Other languages
German (de)
English (en)
Inventor
Mengani Carl Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2021081A1 publication Critical patent/DE2021081A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
DE19702021081 1969-04-29 1970-04-29 Einrichtung zum Synchronisieren von paritaetscodierten Zeichenfolgen Pending DE2021081A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82021169A 1969-04-29 1969-04-29

Publications (1)

Publication Number Publication Date
DE2021081A1 true DE2021081A1 (de) 1970-11-12

Family

ID=25230196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702021081 Pending DE2021081A1 (de) 1969-04-29 1970-04-29 Einrichtung zum Synchronisieren von paritaetscodierten Zeichenfolgen

Country Status (5)

Country Link
US (1) US3587043A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
JP (1) JPS4932604B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE (1) DE2021081A1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
FR (1) FR2041217B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
GB (1) GB1300165A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0100818A1 (de) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Verfahren zur Synchronübertragung von seriellen, wortweisen geordneten digitalen Daten
EP0293728A3 (de) * 1987-06-03 1989-12-06 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zur Dekodierung von Daten

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761891A (en) * 1971-03-18 1973-09-25 Siemens Ag Circuit arrangement for synchronizing transmitters and receivers in data transmission systems
US3733585A (en) * 1971-06-07 1973-05-15 Post Office Systems for detecting errors in a digital transmission channel
DE2339007C2 (de) * 1972-08-04 1985-09-05 Datatape Inc., Pasadena, Calif. Verfahren und Schaltungsanordnung zum Einfügen von Synchronisiersignalen
DE2339026C2 (de) * 1972-08-04 1983-10-27 Bell & Howell Co., 60645 Chicago, Ill. Verfahren und Schaltungsanordnung zum Entfernen von Paritätsbits aus Binärwörtern
US3804982A (en) * 1972-08-10 1974-04-16 Texas Instruments Inc Data communication system for serially transferring data between a first and a second location
GB1395856A (en) * 1972-12-04 1975-05-29 Siemens Ag Teleprinter systems
JPS5151912A (ja) * 1974-11-01 1976-05-07 Teac Corp Teepurekooda
US3963869A (en) * 1974-12-02 1976-06-15 Bell Telephone Laboratories, Incorporated Parity framing of pulse systems
JPS5335502U (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) * 1976-09-01 1978-03-29
US4425645A (en) 1981-10-15 1984-01-10 Sri International Digital data transmission with parity bit word lock-on
US4412329A (en) * 1981-10-15 1983-10-25 Sri International Parity bit lock-on method and apparatus
JPS5864844A (ja) * 1981-10-15 1983-04-18 Victor Co Of Japan Ltd 同期検出方式
DE3229696A1 (de) * 1982-08-10 1984-02-16 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren zur synchronuebertragung rahmenstrukturierter daten
US4680765A (en) * 1985-07-26 1987-07-14 Doland George D Autosync circuit for error correcting block decoders
US5228041A (en) * 1987-06-12 1993-07-13 Matsushita Electric Industrial Co., Ltd. Sync signal detection system in a memory system for recording and reproducing block unit data
FR2658015B1 (fr) * 1990-02-06 1994-07-29 Bull Sa Circuit verrouille en phase et multiplieur de frequence en resultant.
US6150855A (en) * 1990-02-06 2000-11-21 Bull, S.A. Phase-locked loop and resulting frequency multiplier
FR2664769A1 (fr) * 1990-07-11 1992-01-17 Bull Sa Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant.
FR2664770A1 (fr) * 1990-07-11 1992-01-17 Bull Sa Procede et systeme de transmission numerique de donnees en serie.
FR2664765B1 (fr) * 1990-07-11 2003-05-16 Bull Sa Dispositif de serialisation et de deserialisation de donnees et systeme de transmission numerique de donnees en serie en resultant.
US5485476A (en) * 1993-06-14 1996-01-16 International Business Machines Corporation Method and system for error tolerant synchronization character detection in a data storage system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3159811A (en) * 1961-06-29 1964-12-01 Bell Telephone Labor Inc Parity synchronization of pulse code systems
US3188569A (en) * 1962-12-14 1965-06-08 Bell Telephone Labor Inc Receiver input unit-synchronizing circuit
BE656364A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) * 1963-11-29

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0100818A1 (de) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Verfahren zur Synchronübertragung von seriellen, wortweisen geordneten digitalen Daten
EP0293728A3 (de) * 1987-06-03 1989-12-06 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zur Dekodierung von Daten

Also Published As

Publication number Publication date
FR2041217A1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1971-01-29
JPS4932604B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1974-08-31
US3587043A (en) 1971-06-22
GB1300165A (en) 1972-12-20
FR2041217B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1975-07-04

Similar Documents

Publication Publication Date Title
DE2021081A1 (de) Einrichtung zum Synchronisieren von paritaetscodierten Zeichenfolgen
DE1954420B2 (de) Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens
DE2602807C2 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE2534141A1 (de) Computer-schnittstellensystem
CH656760A5 (de) Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers.
DE2154018A1 (de) Anordnung und Verfahren zur Daten verschlüsselung
DE1960491A1 (de) Rahmensynchronisierverfahren
DE3780406T2 (de) Verfahren und anordnung zur kodierung und dekodierung binaerer information.
EP0021290B1 (de) Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen
DE3027579A1 (de) Verfahren zum detektieren eines digitalen kodewortes und kodedetektor zum durchfuehren des verfahrens
DE2461091C3 (de) Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen
DE2219016C3 (de) Verfahren zur empfangsseitigen Phasensynchronisation auf die Phasenlage des Bittaktes eines empfangenen Datenblocks
DE69221451T2 (de) Scrambler, Descrambler und Synchronisierer für ein Datenübertragungssystem
DE69121876T2 (de) Videokodierer und -dekodierer mit Verschiebungsverhinderung für korrekt dekodierte Signalblöcke
DE2719224A1 (de) Verfahren und schaltungsanordnung zur erzielung einer rahmensynchronisierung in einer pcm-empfangseinrichtung eines pcm-zeitmultiplex-fernmeldenetzes
DE1948533B2 (de) Einrichtung zur uebertragung einer synchronen, binaeren impulsfolge
DE2838228A1 (de) Verfahren und anordnung zur synchronisation von datenbitfolgen
DE2133002A1 (de) Rahmensynchronisiersystem
DE1287190B (de) Verfahren zur Sicherung von Codetelegrammen gegen Startschrittverfaelschungen in Fernwirksystemen
DE1591070C3 (de) Verfahren und Vorrichtungen zum Überprüfen des Erkennens des Kennwortes bei einem im Zeitmultiplex-Verfahren mit Vielfachzugang arbeitenden Satellitennachrichtensystem
DE2334528A1 (de) Vorrichtung zur synchronisation eines empfaengers von numerischen informationen
DE2049947C3 (de) Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen Bitfolge
DE1945288A1 (de) Zeitmultiplexsystem
DE2902540C2 (de) Schaltungsanordnung zum seriellen Übertragen von digitalen Signalblöcken
DE1964009A1 (de) Anordnung zur UEbertragung von Daten