DE19937232A1 - Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen - Google Patents
Entwicklungs- und Bewertungssystem für integrierte HalbleiterschaltungenInfo
- Publication number
- DE19937232A1 DE19937232A1 DE19937232A DE19937232A DE19937232A1 DE 19937232 A1 DE19937232 A1 DE 19937232A1 DE 19937232 A DE19937232 A DE 19937232A DE 19937232 A DE19937232 A DE 19937232A DE 19937232 A1 DE19937232 A1 DE 19937232A1
- Authority
- DE
- Germany
- Prior art keywords
- lsi
- data
- component
- development
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/318357—Simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Entwicklungs- und Bewertungssystem zur Entwicklung eines LSI-Bauteils in einer Umgebung zur elektronischen Entwicklungsautomatisierung (EDA) und zur Bewertung eines Prüfmusters, das auf der Grundlage von während der Entwicklung des LSI-Bauteils gewonnenen CAD-Daten erstellt wurde. Das System enthält eine EDA-Umgebung zur Entwicklung eines LSI-Bauteils und zur Bewertung von Funktionen des entwickelten LSI-Bauteils durch einen Bauteil-Logiksimulator; eine Speicherauszugsdatei zum Speichern von ereignisbezogenen Daten, die Veränderungen von Eingangs-/Ausgangssignalen und Takten des entwickelten LSI-Bauteils entsprechen und bei der Durchführung der Bauteil-Logiksimulation gewonnen wurden; Mittel zum Abrufen von zyklusbezogenen Takt- und Musterdaten aus den Daten der Speicherauszugsdatei; einen LSI-Prüfgerät-Simulator zur Erzeugung eines Prüfmusters zum Prüfen des LSI-Bauteils auf Grundlage der Takt- und der Musterdaten sowie eines SOLL-Wert-Musters zum Vergleich mit den durch das Prüfmuster ausgelösten Ausgangssignalen vom LSI-Bauteil, wobei das Prüfmuster und das SOLL-Wert-Muster aus zyklusbezogenen Daten bestehen; einen Zyklus-Ereignis-Konverter zum Umwandeln des vom LSI-Prüfgerät-Simulator gelieferten Prüfmusters in ein Prüfmuster mit ereignisbezogener Form; einen ersten Speicher zum Speichern des vom Zyklus-Ereignis-Konverter kommenden ereignisbezogenen Prüfmusters; einen zweiten Speicher zum Speichern der aus der ...
Description
Die vorliegende Erfindung betrifft ein Entwicklungs- und
Bewertungssystem für integrierte Halbleiterschal
tungen, beispielsweise Großschaltkreise (LSIs) und
insbesondere ein Entwicklungs- und Bewertungssystem für
integrierte Halbleiterschaltungen, das zur Hochge
schwindigkeitsbewertung von Prüfmustern dient, welche
für ein Halbleiter-Prüfsystem bzw. zur Durchführung ei
nes Fehlertests am Entwurf einer integrierten Halblei
terschaltung erzeugt wurden und auf in einer
Entwicklungsphase der integrierten Halbleiterschaltung
mit Hilfe eines CAD-Programms gewonnenen logischen Si
mulationsdaten basieren, wobei kein eigentliches Halb
leiterprüfsystem bzw. keine eigentliche integrierte
Halbleiterschaltung als Prüfling verwendet wird.
Bei der Entwicklung von integrierten Halbleiterschal
tungen, beispielsweise von Großschaltkreisen (LSIs),
wird beinahe immer ein Entwicklungsverfahren unter Ver
wendung eines CAD-Programms eingesetzt. Eine derartige
Entwicklungsumgebung unter Einsatz eines CAD-Programms
wird auch als Umgebung zur elektronischen Entwicklungs
automatisierung (EDA) bezeichnet. Bei einem solchen
Halbleiter-Entwicklungsverfahren unter Verwendung eines
CAD-Programms werden die gewünschten Halb
leiterschaltungen in einem LSI mit Hilfe einer Hard
ware-Spezifikationssprache, wie etwa VHDL bzw. Verilog,
erzeugt. Außerdem werden bei diesem Verfahren Funktio
nen der so entworfenen Halbleiterschaltungen mittels
einer Simulationssoftware, eines sogenannten Bauteillo
giksimulators, bewertet.
Ein Bauteillogiksimulator umfaßt eine Schnittstelle,
die üblicherweise als Testbench bezeichnet wird und
durch die den Bauteildaten, welche die gewünschten
Halbleiterschaltungen repräsentieren, Prüfdaten
(Vektoren) zugeführt und die resultierenden Antwortsi
gnale der geplanten Halbleiterschaltungen bewertet
werden.
Nach Beendigung der Entwurfsphase der LSI-Schaltung
werden die eigentlichen LSI-Bauteile hergestellt und
mit Hilfe eines Halbleiterprüfsystems, beispielsweise
eines LSI-Prüfgeräts, geprüft, um festzustellen, ob die
LSI-Bauteile die gewünschten Funktionen fehlerfrei aus
führen. Ein LSI-Prüfgerät leitet dabei ein Prüfmuster
(Prüfvektor) an einen LSI-Prüfling und vergleicht die
sich ergebenden Ausgangssignale vom LSI-Bauteil mit
SOLL-Wert-Daten, um zu bestimmen, ob das LSI-Bauteil
fehlerfrei oder fehlerhaft arbeitet. Zur Prüfung eines
LSI-Bauteils hoher Funktionalität und Dichte muß dem
LSI-Bauteil ein entsprechend komplexes und umfangrei
ches Prüfmuster zugeführt werden, was die Herstellung
des Prüfmusters entsprechend arbeitsintensiv und zeit
aufwendig macht. Es empfiehlt sich daher nicht, ein
Prüfmuster für tatsächlich vorhandene LSI-Prüflinge
herzustellen, und dies insbesondere dann, wenn es sich
dabei um LSI-Bauteile mit vergleichsweise kurzer Le
bensdauer handelt, da sich hierdurch die Vermarktung
dieser LSI-Bauteile verzögert.
Um somit die Gesamtprüfleistung und die Produktivität
bei integrierten Halbleiterschaltungen zu erhöhen, wer
den häufig die während des Betriebs des
Bauteillogiksimulators erzeugten Daten bei einer Prü
fung der tatsächlichen vorhandenen integrierten Halb
leiterschaltungen eingesetzt. Dies ist darauf zurückzu
führen, daß das vom LSI-Prüfgerät beim Prüfen existie
render integrierter Halbleiterschaltungen verwendete
Prüfverfahren eine erhebliche Ähnlichkeit mit einem vom
Bauteillogiksimulator beim Prüfen der Entwicklungsdaten
der Halbleiterschaltung im oben erwähnten CAD-Verfahren
eingesetzten Prüfverfahren aufweist.
So werden beispielsweise Prüfmuster und SOLL-Wert-Mu
ster für ein LSI-Prüfgerät zum Prüfen der geplanten in
tegrierten Halbleiterschaltungen unter Verwendung der
bei der Durchführung der Bauteillogiksimulation gewon
nenen Ausgangsdaten (Speicherauszugsdatei) erzeugt. Al
lerdings gibt es derzeit kein System, das in der Lage
wäre, mit hoher Geschwindigkeit und bei niedrigen Ko
sten auf der Grundlage der während der Entwicklungs
phase der LSI-Bauteile gewonnenen Speicherauszugsdatei
Prüfmuster und SOLL-Wertmuster zur Verwendung in einem
LSI-Prüfgerät zu erzeugen und diese zu bewerten.
Bei derartigen Logiksimulationsdaten liegen die an ein
Bauteilmodell anzulegende Prüfmuster ebenso wie die re
sultierenden Ausgangssignale (SOLL-Wert-Muster) des
Bauteilmodells in einem ereignisbezogenen Format vor.
Dabei entsprechen die ereignisbezogenen Daten den Stel
len eines Wechsels im Prüfmuster vom Binär "1" zum Bi
när "0" oder umgekehrt (Ereignissen) in bezug zur
verstrichenen Zeit. Üblicherweise wird die verstrichene
Zeit als Zeitspanne ab einem bestimmten Bezugspunkt
oder ab dem vorhergegangenen Ereignis angegeben. Bei
einem eigentlichen LSI-Prüfgerät ist das Prüfmuster
hingegen zyklusbezogen. Bei zyklusbezogenen Daten wer
den Prüfmuster in bezug zu vorbestimmten Prüfzyklen
(Prüfgeschwindigkeit) des Prüfgeräts definiert.
Wie bereits erwähnt, geht man davon aus, daß in der
Entwicklungsphase der LSI-Bauteile gewonnene CAD-Daten
bei der Erzeugung von Prüfmustern zum Prüfen von
tatsächlich hergestellten LSI-Bauteilen wirkungsvoll
eingesetzt werden können. Aus verschiedenen Gründen
sind jedoch auf diese Weise erzeugte Prüfmuster für
LSI-Prüfgeräte nicht immer in der Lage, ein Versagen
der LSI-Prüflinge sicher festzustellen. Es ist daher
notwendig, eine Bewertung der in der genannten Weise
erzeugten Prüfmuster durchzuführen.
Gemäß dem Stand der Technik gibt es grundsätzlich zwei
Verfahren zur Bewertung von in LSI-Prüfgeräten einzu
setzenden und unter Verwendung von Logiksimulationsda
ten erzeugten Prüfmustern, wobei man bei dem einen Ver
fahren tatsächlich ein LSI-Prüfgerät verwendet, während
bei dem anderen kein LSI-Prüfgerät eingesetzt wird. Bei
dem Verfahren unter Verwendung eines LSI-Prüfgeräts ist
es notwendig, zu den Logiksimulationsdaten gehörende
ereignisbezogene Prüfmuster abzurufen und diese ereig
nisbezogenen Prüfmuster in zyklusbezogene Prüfmuster
umzuwandeln. Derartige zyklusbezogene Prüfmuster werden
zur Bewertung der Fehlerlosigkeit der Prüfmuster beim
tatsächlich vorhandenen LSI-Prüfgerät eingesetzt. Die
ses Verfahren hat den Nachteil, daß ein teueres
LSI-Prüfgerät allein zur Bewertung der Fehlerlosigkeit der
Prüfmuster dient.
Bei dem Verfahren, bei dem kein LSI-Prüfgerät zum Ein
satz kommt, wird zur Bewertung der Prüfmuster ein
LSI-Prüfgerätsimulator verwendet. Auch bei diesem Verfahren
spürt der LSI-Prüfgerätsimulator Fehler in den in eine
zyklusbezogene Form umgewandelten Prüfmustern auf. Zur
Simulation der Funktionen des LSI-Prüflings, welcher
das Prüfmuster vom LSI-Prüfgerätsimulator empfängt,
wird ein während der Entwicklungsphase unter Verwendung
des CAD-Programms erzeugter Logiksimulator eingesetzt.
Da der gesamte Bewertungsvorgang in Form von Software-
Arbeitschritten abläuft, weist dieses Verfahren den
Nachteil auf, daß die vollständige Durchführung der Be
wertung sehr lange Zeit in Anspruch nimmt.
Ein Beispiel für den Stand der Technik, bei dem nicht,
wie oben beschrieben, ein tatsächlich vorhandenes
LSI-Prüfgerät verwendet wird, wird im folgenden näher er
läutert. Fig. 1 zeigt ein Beispiel für den Stand der
Technik zur Bewertung von Prüfmustern unter Verwendung
eines Prüfgerätsimulators und eines Logiksimulators,
d. h. ein Beispiel, bei dem alle Arbeitsschritte unter
Einsatz von Software durchgeführt werden.
Gemäß Fig. 1 werden einem durch Software gebildeten
LSI-Simulator 11 Musterdaten und Taktdaten zugeführt, die
von einer Musterdatei 10 1 bzw. einer Taktdatei 10 2 für
ein LSI-Prüfgerät erzeugt wurden. Die Musterdaten und
die Taktdaten erhält man beispielsweise, indem man Mu
sterdaten und Taktdaten aus einer bei der Durchführung
einer logischen Simulation während der Entwicklungs
phase des LSI-Bauteils gewonnenen Speicherauszugsdatei
abruft. Als Logiksimulator-Speicherauszugsdatei
dient beispielsweise die VCD (Wertänderungs-Speicher
auszugsdatei) von Verilog. Die Daten in der Speicher
auszugsdatei 15 werden mittels einer Umwandlungssoft
ware 17 in zyklusbezogene Daten umgewandelt, wodurch
die in der Musterdatei 10 1 bzw. der Taktdatei 10 2 ge
speicherten bereits erwähnten Muster- und Taktdaten
entstehen.
Der LSI-Prüfgerätsimulator 11 dient zum Aufspüren von
Fehlern im zum Prüfen des geplanten LSI-Bauteils bzw.
zum Prüfen der Funktionen des LSI-Bauteils dienenden
Prüfmuster, ohne daß dabei ein LSI-Prüfgerät in Form
von Hardware vorhanden ist. Der LSI-Prüfgerätsimulator
11 erzeugt ein Prüfmuster mit Musterinformationen und
Taktinformationen und führt das Prüfmuster dem
LSI-Prüfling-Logiksimulator zu. Der LSI-Prüfgerätsimulator
11 vergleicht sodann die resultierenden Ausgangssignale
vom Logiksimulator mit den SOLL-Werten, um zu bestim
men, ob das Prüfmuster bzw. die Leistung des LSI-Bau
teils fehlerfrei ist.
Der LSI-Prüfgerätsimulator 11 sendet das Prüfmuster als
Eingangsdaten an einen Formatkonverter 12. Der Format
konverter 12 wandelt die Eingangsdaten vom LSI-Prüfge
rätsimulator 11 in ein Format um, das von einem Bau
teillogiksimulator 13 akzeptiert wird. Üblicherweise
enthält der Bauteillogiksimulator 13 eine Schnitt
stelle, die als PLI (Programmsprachen-Schnittstelle)
bezeichnet wird. In diesem Fall wandelt also der For
matkonverter 12 das Prüfmuster in das PLI-Format um.
Beim Bauteillogiksimulator 13 handelt es sich um den
selben Simulator, der bereits während der Entwicklung
des LSI-Bauteils zum Einsatz kam. Er besteht aus einem
Logiksimulator 13 1 und einem Bauteilmodell 13 2, welches
in einer für die Kommunikation mit dem Simulator 13 1
geeigneten Sprache spezifiziert ist. Das Bauteilmodell
13 2 simuliert die Arbeitsweise des LSI-Prüflings. Der
Bauteillogiksimulator 13 sendet das über die
PLI-Schnittstelle empfangene Prüfmuster zum Bauteilmodell
13 2 und leitet das resultierende Antwortsignal vom Bau
teilmodell 13 2 durch die PLI-Schnittstelle zu einem
Formatkonverter 14. Der Formatkonverter 14 wandelt die
Ausgangssignale vom Bauteilmodell 13 2 in ein Format um,
das vom LSI-Prüfgerätsimulator empfangen werden kann.
Der LSI-Prüfgerätsimulator 11 vergleicht die vom For
matkonverter 14 kommenden Bauteilausgangsdaten mit den
SOLL-Wert-Daten. Stimmen beide überein, so wird das
Prüfmuster für korrekt befunden.
Das beschriebene Bewerten von Prüfmustern allein mit
Hilfe eines Softwareverfahrens unter Verwendung des
Bauteillogiksimulators erfordert einen hohen Arbeits
aufwand und eine sehr lange Verarbeitungszeit, wobei
die Verarbeitungszeit beim Einsatz des Bauteillogiksi
mulators den größten Teil der Gesamtverarbeitungszeit
bildet. Außerdem ist die Kapazität der PLI-Schnitt
stelle begrenzt, was zur Ineffizienz der Bewertung bei
trägt.
Es ist daher eine Aufgabe der vorliegenden Erfindung,
ein Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen zu beschreiben, das zur Entwick
lung eines gewünschten LSI-Bauteils mit Hilfe einer Um
gebung zur elektronischen Entwicklungsautomatisierung
(EDA) und zur Hochgeschwindigkeitsbewertung von zum
Prüfen der LSI-Bauteile verwendeten Prüfmustern dient,
welche auf während der Entwicklungsphase des LSI-Bau
teils gewonnenen CAD-Daten basieren.
Eine weitere Aufgabe der vorliegenden Erfindung besteht
darin, ein Entwicklungs- und Bewertungssystem für inte
grierte Halbleiterschaltungen zu beschreiben, das zur
Entwicklung eines gewünschten LSI-Bauteils mit Hilfe
eines elektronischen Entwicklungs-Automatisierungsver
fahrens und zur Hochgeschwindigkeitsbewertung von zum
Prüfen von LSI-Bauteilen verwendeten und auf während
der Entwicklungsphase der LSI-Bauteile gewonnenen
CAD-Daten basierenden Prüfmustern dient und bei dem kein
eigentliches LSI-Prüfgerät zum Einsatz kommt.
Darüber hinaus ist es eine Aufgabe der vorliegenden Er
findung, ein Entwicklungs- und Bewertungssystem für in
tegrierte Halbleiterschaltungen zu beschreiben, das zur
Hochgeschwindigkeitsbewertung von zum Prüfen von
LSI-Bauteilen verwendeten und auf während der Entwicklungs
phase der LSI-Bauteile gewonnenen CAD-Daten basierenden
Prüfmustern dient und bei dem kleine, spezialisierte
Hardwareeinheiten verwendet werden.
Weiterhin ist es Aufgabe der vorliegenden Erfindung,
ein Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen zu beschreiben, das zur
Hochgeschwindigkeitsbewertung von zum Prüfen von
LSI-Bauteilen verwendeten und auf während der Entwicklungs
phase der LSI-Bauteile gewonnenen CAD-Daten basierenden
Prüfmustern dient und bei dem kein Bauteillogiksimula
tor verwendet wird.
Eine weitere Aufgabe der vorliegenden Erfindung besteht
darin, ein Entwicklungs- und Bewertungssystem für inte
grierte Halbleiterschaltungen zu beschreiben, das in
der Lage ist, eine Bauteilfehlersimulation unter Ein
satz einer Hochgeschwindigkeitsvorrichtung zur Prüfmu
sterbewertung durchzuführen, die zur Bewertung von
Prüfmustern dient, welche zum Prüfen von LSI-Bauteilen
verwendet werden und auf während der Entwicklungsphase
der LSI-Bauteile gewonnenen CAD-Daten basieren, und
eine Bauteilfunktions-Addierschaltung enthält, die ein
Verhältnis zwischen Eingangs- und Ausgangssignalen be
stimmt.
Schließlich besteht eine Aufgabe der vorliegenden Er
findung auch darin, ein Entwicklungs- und Bewertungssy
stem für integrierte Halbleiterschaltungen zu beschrei
ben, das in der Lage ist, mit Hilfe einer Hochgeschwin
digkeitsvorrichtung zur Prüfmusterbewertung, welche zur
Bewertung von Prüfmustern dient, die zum Prüfen von
LSI-Bauteilen verwendet werden und auf während der Ent
wicklungsphase der LSI-Bauteile gewonnenen CAD-Daten
basieren, und die eine Bauteilfunktions-Addierschaltung
enthält, welche ein Verhältnis zwischen Eingangs- und
Ausgangssignalen bestimmt, Bauteil-Fehlersimulationen
für ein LSI-Bauteil durchzuführen, das eine analoge
Funktionen aufweisende Logikschaltung enthält.
Beim erfindungsgemäßen Entwicklungs- und Bewertungssy
stem für integrierte Halbleiterschaltungen wird ein ge
wünschtes LSI-Bauteil mit Hilfe eines elektronischen
Entwicklungsautomatisierungsverfahrens (EDA-Verfahren)
entwickelt und das so entwickelte LSI-Bauteil an einem
Computer mit Hilfe eines Bauteil-Logiksimulators ge
prüft. Ereignisbezogene Daten, die bei der Durchführung
der Bauteil-Logiksimulation gewonnen werden, werden als
Speicherauszugsdatei gespeichert. Mit Hilfe von aus den
Daten der Speicherauszugsdatei stammenden, umgewandel
ten Muster- und Taktdaten wird dann ein in einem
LSI-Prüfgerät einzusetzendes zyklusbezogenes Prüfmuster er
zeugt.
Das Prüfmuster wird mit einer aus der Speicherauszugs
datei stammenden Eingangssignalwellenform des LSI-Bau
teils synchronisiert. Befinden sich beide im synchronen
Zustand, so werden die aus der Speicherauszugsdatei
stammenden-Ausgangswellenformen des LSI-Bauteils mit
den Daten (SOLL-Werten) in einem durch die Takt- und
Musterdaten festgelegten Vergleichstakt verglichen.
Stimmen die beiden Daten überein, so wird das Prüfmu
ster für geeignet befunden. Gibt es Abweichungen, so
lassen sich durch Bestimmung der Ausgangssignale des
Bauteils bzw. des Verhältnisses zwischen den Eingangs
daten und den Ausgangsdaten des LSI-Bauteils Fehlersi
mulationen des LSI-Bauteils durchführen.
Bei dem erfindungsgemäßen Entwicklungs- und Bewertungs
system für integrierte Halbleiterschaltungen wird mit
Hilfe der während der Entwicklung des LSI-Bauteils ge
wonnenen Speicherauszugsdatei mit hoher Geschwindigkeit
und bei niedrigen Kosten ein gewünschtes LSI-Bauteil
mit Hilfe einer elektronischen Umgebung zur Entwick
lungs-Automatisierung (EDA) entwickelt und ein Prüfmu
ster sowie ein SOLL-Wert-Muster erzeugt.
Bei der Prüfmusterbewertung mit dem erfindungsgemäßen
System wird kein durch Software gebildeter Bauteillo
giksimulator benötigt. Da das Prüfmuster außerdem unter
Verwendung kleiner, dem System zugeordneter Hardware
einheiten bewertet wird, erfolgt die Prüfmusterbewer
tung mit hoher Geschwindigkeit bei niedrigen Kosten.
Im folgenden wird die Erfindung unter Bezugnahme auf
die beigefügte Zeichnung näher erläutert. In der Zeich
nung zeigen
Fig. 1 ein Blockschaltbild zur Darstellung eines
Prüfmusterbewertungsverfahrens gemäß dem
Stand der Technik, wobei ein durch Software
gebildeter Bauelementlogiksimulator zum Ein
satz kommt,
Fig. 2 ein Blockschaltbild zur Darstellung eines
grundlegenden Aufbaus des Entwicklungs- und
Bewertungssystems für integrierte Halbleiter
schaltungen gemäß der vorliegenden Erfindung,
Fig. 3 schematische Wellenformen zur Darstellung der
Datenumwandlung durch den zum erfindungsgemäßen
Entwicklungs- und Bewertungssystem für
integrierte Halbleiterschaltungen gehörenden
Zyklus-Ereignis-Konverter; und
Fig. 4 ein Blockschaltbild eines modifizierten Auf
baus der Bewertungseinheit des Entwicklungs- und
Bewertungssystems für integrierte Halb
leiterschaltungen gemäß der vorliegenden Er
findung.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel
der vorliegenden Erfindung unter Bezugnahme auf die
Zeichnung näher erläutert. Fig. 2 zeigt ein Blockschalt
bild des erfindungsgemäßen Entwicklungs- und Bewer
tungssystems für integrierte Halbleiterschaltungen. Bei
den wesentlichen, in Fig. 2 dargestellten Blöcken han
delt es sich um einen EDA-Block 41, der eine Umgebung
zur elektronischen Entwicklungs-Automatisierung (EDA)
repräsentiert, eine Hochgeschwindigkeitsvorrichtung zur
Prüfmusterbewertung 20 sowie einen LSI-Simulator 11.
Im EDA-Block 41 werden ein gewünschtes LSI-Bauteil ent
wickelt und seine Funktionen mit Hilfe eines Bauteil-
Logiksimulators bewertet. In diesem EDA-Block 41 ist
nur ein Bereich dargestellt, der zur Prüfung des
LSI-Bauteils dient. Der Bauteillogiksimulator umfaßt einen
Logiksimulator 43 und ein Bauteilmodell 45, das in der
Sprache spezifiziert ist, die vom Logiksimulator inter
pretiert werden kann. Das Bauteilmodell 45 simuliert
die Arbeit des LSI-Prüflings. Bei der Durchführung der
Prüfung mit Hilfe des Bauteillogiksimulators werden Da
ten, die das Verhältnis zwischen Logikeingangs- und Lo
gikausgangssignalen und den Takten darstellen, als
Speicherauszugsdatei erzeugt. Ein Beispiel für eine
solche Speicherauszugsdatei ist VCD (Wertänderungs-
Speicherauszugsdatei) von Verilog.
Der durch Software gebildete LSI-Simulator 11 empfängt
Muster- und Taktdaten, die zum Prüfen des LSI-Bauteils
durch ein LSI-Prüfgerät von einer Musterdatei 10 1 bzw.
einer Taktdatei 10 2 gebildet wurden. Die Musterdaten
und die Taktdaten werden beispielsweise mittels einer
Umwandlungssoftware 17 durch Abrufen von Muster- und
Taktdaten aus der Speicherauszugsdatei 15 erstellt,
welche bei der Durchführung einer Logiksimulation wäh
rend der Entwicklung des LSI-Bauelements im EDA-Block
41 erzeugt wurden. Wie bereits erwähnt, wird ein Prüf
muster zur Verwendung in einem LSI-Prüfgerät üblicher
weise so gestaltet, daß es in bezug auf eine Prüfgerät
geschwindigkeit, d. h. zyklusbezogen, arbeitet. Die von
der Speicherauszugsdatei 15 kommenden Muster- und Takt
daten liegen somit in zyklusbezogener Form vor.
Ähnlich dem in Fig. 1 dargestellten Beispiel dient au
ßerdem auch hier ein LSI-Prüfgerätsimulator 11 zum Auf
spüren von Fehlern in Prüfmustern, die zum Prüfen ge
planter LSI-Bauteile oder der Funktionen der geplanten
LSI-Bauteile verwendet werden, ohne daß hierbei LSI-
Prüfgeräte in Form von Hardware zum Einsatz kommen. Auf
der Grundlage der Muster- und Taktdaten erzeugt der
LSI-Prüfgerätsimulator 11 ein Prüfmuster, welches dem
Prüfling zugeführt wird, sowie ein SOLL-Wert-Muster,
das zum Vergleich mit den Ausgangssignalen des Prüf
lings dient. Der LSI-Prüfgerätsimulator 11 liefert das
Prüfmuster, welches Musterinformationen und Taktinfor
mationen enthält, an die Hochgeschwindigkeitsvorrich
tung zur Prüfmusterbewertung und vergleicht die resul
tierenden Ausgangsdaten von der
Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung
mit dem SOLL-Wert-Muster, um zu ermitteln, ob das Prüf
muster fehlerhaft ist.
Die Hochgeschwindigkeitsvorrichtung 20 zur Prüfmuster
bewertung umfaßt einen Zyklus-Ereignis-Konverter 22 zur
Umwandlung des zyklusbezogenen Prüfmusters in ein er
eignisbezogenes Prüfmuster sowie eine Bewertungseinheit
24 zur Synchronisierung und zum Vergleich zweier Ereig
nis-Eingangsdaten. Das vom LSI-Prüfgerätsimulator 11
kommende Prüfmuster wird dem Zyklus-Ereignis-Konverter
22 zugeführt. Der Zyklus-Ereignis-Konverter 22 kann
entweder durch Software oder durch Hardware gebildet
werden; zur Erzielung eines Hochgeschwindigkeitsbe
triebs ist jedoch eine Hardware-Ausführung vorzuziehen.
Fig. 3 zeigt eine Schemadarstellung der Umwandlungsfunk
tion des Zyklus-Ereignis-Konverters 22. In Fig. 3A sind
Wellenformen der zyklusbezogenen Musterdaten (in der
Zeichnung oben) und der zyklusbezogenen Taktdaten (in
der Zeichnung unten) dargestellt. Der LSI-Prüfgerätsi
mulator erhält die den Wellenformen gemäß Fig. 3A
entsprechenden Daten von der Musterdatei 10 1 bzw. der
Taktdatei 10 2. Der LSI-Prüfgerätsimulator 11 erzeugt
Prüfmusterdaten mit einem Wellenformbild gemäß Fig. 3B
und führt diese dem Zyklus-Ereignis-Konverter 22 zu.
Der Zyklus-Ereignis-Konverter 22 wandelt die Prüfmu
sterdaten in Ereignisdaten mit dem Wellenformbild gemäß
Fig. 3C um.
Die Bewertungseinheit 24 enthält einen Speicher 25 zum
Speichern der vom Zyklus-Ereignis-Konverter 22 kommen
den Prüfmusterdaten, einen Speicher 26 zum Speichern
der von der Speicherauszugsdatei 15 kommenden Ereig
nisdaten und einen Komparator 27 zum Synchronisieren
der im Speicher 25 gespeicherten Daten mit den im Spei
cher 26 gespeicherten Daten und zum Abrufen der im
Speicher 26 gespeicherten Daten, die den Ausgangssigna
len des Prüflings entsprechen. Bei dieser Anordnung
wird das ereignisbezogene Prüfmuster im Speicher 25 ab
gelegt, während die ereignisbezogenen Bauteil-Ausgangs
daten im Speicher 26 abgelegt werden. Durch die
Synchronisierung des Prüfmusterereignisses und des
Ausgangsdatenereignisses ist es möglich, ein Verhältnis
zwischen dem Ausgangssignal des Prüflings und dem vor
gegebenen Eingangssignal zu bestimmen. Zu diesem Zweck
untersucht der Komparator 27 das Taktverhältnis zwi
schen den Daten vom Speicher 25 und denjenigen vom
Speicher 26, ermittelt die zu den Prüfmusterdaten im
Speicher 25 synchronen Ausgangsdaten vom Speicher 26
und liefert diese als Bauteilausgangssignal.
Die vom Komparator 27 kommenden Daten werden dem
LSI-Prüfgerätsimulator 11 als resultierendes Ausgangssignal
des Prüflings zugeführt. Der LSI-Prüfgerätsimulator 11
vergleicht die Ausgangssignale vom Komparator 27 mit
den SOLL-Wert-Daten in einem Auswertimpulstakt, um
festzustellen, ob die beiden Daten übereinstimmen. Ist
dies der Fall, so wird das Prüfmuster für korrekt be
funden.
Die Bewertungseinheit 24 gemäß Fig. 2 kann auch eine
Bauteilfunktions-Addierschaltung 28 umfassen, die in
der Lage ist, das Verhältnis zwischen Eingangs- und
Ausgangssignalen zu bestimmen, um so ein Versagen des
Prüflings zu ermitteln. Die Schaltung 28 und das Ver
hältnis zwischen den Eingangs- und Ausgangssignalen
können je nach Art der Fehlersuche programmiert bzw.
eingestellt werden. So werden beispielsweise bei einer
Fehleranalyse einer eine analoge Funktion aufweisenden
Logikschaltung die Arbeitsschritte einer solchen Logik
schaltung durch Hinzuaddieren der Analogfunktion mit
tels der Bauteilfunktions-Addierschaltung 28 bewertet.
Fig. 4 zeigt ein Blockschaltbild eines weiteren Bei
spiels einer Bewertungseinheit einer Hochge
schwindigkeitsvorrichtung zur Prüfmusterbewertung. Bei
diesem Beispiel umfaßt eine Bewertungseinheit 34 eine
Vielzahl von Prüfmusterspeichern 35 1 und 35 2, eine
Vielzahl von VCD-Datenspeichern 36 1 und 36 2, ein Paar
von Komparatoren 37 1 und 37 2 sowie eine Bauteilfunkti
ons-Addierschaltung 38. Die vielen Prüfmusterspeicher
35 1 und 35 2 empfangen das Prüfmuster vom Zyklus-Ereig
nis-Konverter 22 gemäß Fig. 2 und speichern es. Jeder
Speicher 35 1 und 35 2 besteht aus zwei Speichern gerin
ger Kapazität. Vorzugsweise führen die Speicher 35 eine
Antwortüberlappungsfunktion durch, wobei ein Speicher
dem Komparator 37 Daten liefert, während der andere
Speicher einen bestimmten Teil des nächsten Prüfmusters
empfängt. In ähnlicher Weise bestehen die vielen VCD-Daten
speicher 36 1 und 36 2 aus zwei Speichern geringer
Kapazität, die ebenfalls mit Antwortüberlappung arbei
ten. Durch diese Antwortüberlappung wird unter Verwen
dung von kostengünstigen Speichern geringer Kapazität
ein Hochgeschwindigkeits-Speicherbetrieb erzielt.
Ähnlich dem Komparator 27 gemäß Fig. 2 vergleicht auch
der Komparator 37 1 das Taktverhältnis zwischen den
Prüfmusterdaten vom Speicher 35 und den Ausgangsdaten
des Prüflings vom Speicher 36 und synchronisiert beide
Daten. Der Komparator 37 1 sendet die mit den Prüfmu
sterdaten synchronisierten Ausgangsdaten vom Speicher
36 als Bauteilausgangsdaten zum LSI-Prüfgerätsimulator
11. Der LSI-Prüfgerätsimulator 11 vergleicht die
Bauteilausgangsdaten mit den SOLL-Wert-Daten, um zu be
stimmen, ob das Prüfmuster geeignet ist. In ähnlicher
Weise vergleicht der Komparator 37 2 das Taktverhältnis
zwischen den Prüfmusterdaten vom Speicher 35 und den
Eingangsdaten des Prüflings vom Speicher 36 und syn
chronisiert beide Daten. Der Komparator 37 2 sendet die
mit den Prüfmusterdaten synchronisierten Eingangsdaten
vom Speicher 36 als Bauteileingangsdaten zum LSI-Prüf
gerätsimulator 11. Der LSI-Prüfgerätsimulator 11 ver
gleicht die Bauteileingangsdaten mit dem Prüfmuster, um
zu bestimmen, ob das Prüfmuster fehlerfrei ist.
Die zwischen dem Komparator 37 1 und dem Komparator 37 2
angeordnete Bauteilfunktions-Addierschaltung 38 dient
in programmierbarer Weise zur Bestimmung von Verhält
nissen zwischen Eingangssignalen und Ausgangssignalen,
um Fehler im Bauteil aufzuspüren. Durch die Schaltung
38 ist es möglich, bestimmte Arten von Fehlern im LSI-
Bauteil zu simulieren. Außerdem können durch die Be
stimmung des Verhältnisses zwischen dem aus der Spei
cherauszugsdatei stammenden Prüfmuster und dem vom
Prüfgerätsimulator stammenden Prüfmuster die Bauteil
prüfergebnisse in Abhängigkeit vom Unterschied zwischen
den Prüfmustern simuliert werden. Darüber hinaus kann
ein Logikbauteil mit analoger Funktion durch Addieren
derartiger Funktionen mittels einer Bauteilfunktions-
Addierschaltung 38 bewertet werden, obwohl ein Logiksi
mulator normalerweise nicht in der Lage ist, analoge
Funktionen zu simulieren.
Wie sich der obigen Beschreibung entnehmen läßt, wird
bei dem erfindungsgemäßen Entwicklungs- und Bewertungs
system für integrierte Halbleiterschaltungen ein LSI-
Bauteil in einer Umgebung zur elektronischen Entwick
lungsautomatisierung (EDA) entwickelt und das Prüfmu
ster zum Prüfen des erzeugten LSI-Bauteils auf der
Grundlage von in der Entwicklungsphase gewonnenen CAD-
Daten mit hoher Geschwindigkeit bewertet. Durch den
Einsatz des erfindungsgemäßen Entwicklungs- und Bewer
tungssystems für integrierte Halbleiterschaltungen ist
das Prüfmuster einsatzbereit, wenn die LSI-Bauteile in
Produktion gehen. Es ist somit möglich, LSI-Bauteile
schnell auf den Markt zu bringen. Außerdem ermöglicht
das erfindungsgemäße Entwicklungs- und Bewertungssy
stems für integrierte Halbleiterschaltungen die Über
prüfung von Prüfmustern mit kleinen, spezifizierten
Hardwareelementen bei hoher Geschwindigkeit, ohne daß
dabei ein Prüfgerät tatsächlich vorhanden ist.
Claims (10)
1. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen, enthaltend
- - eine Umgebung zur elektronischen Entwicklungsau tomatisierung (EDA) für die Entwicklung eines LSI-Bauteils mit Hilfe eines Computer-Entwick lungsprogramms und zur Bewertung von Funktionen des entwickelten LSI-Bauteils mit Hilfe eines Bauteil-Logiksimulators;
- - eine Speicherauszugsdatei zum Speichern von er eignisbezogenen Daten, die Veränderungen von Eingangs-/Ausgangssignalen und Takten des ent wickelten LSI-Bauteils entsprechen und bei der Durchführung der Bauteil-Logiksimulation gewon nen wurden;
- - Mittel zum Abrufen von zyklusbezogenen Takt- und Musterdaten aus den Daten der Speicherauszugsda tei;
- - einen LSI-Prüfgerät-Simulator zur Erzeugung ei nes Prüfmusters zum Prüfen des LSI-Bauteils auf Grundlage der Takt- und der Musterdaten sowie eines SOLL-Wert-Musters zum Vergleich mit den durch das Prüfmuster ausgelösten Ausgangssigna len vom LSI-Bauteil, wobei das Prüfmuster und das SOLL-Wert-Muster aus zyklusbezogenen Daten bestehen;
- - einen Zyklus-Ereignis-Konverter zum Umwandeln des vom LSI-Prüfgerät-Simulator gelieferten Prüfmusters in ein Prüfmuster mit ereig nisbezogener Form;
- - einen ersten Speicher zum Speichern des vom Zy klus-Ereignis-Konverter kommenden ereignisbezo genen Prüfmusters;
- - einen zweiten Speicher zum Speichern der aus der Speicherauszugsdatei stammenden Eingangs-/Aus gangsdaten des LSI-Bauteils; und
- - einen Komparator zum Synchronisieren der im er sten und zweiten Speicher gespeicherten Daten durch Vergleich des Taktverhältnisses zwischen den beiden Daten und durch Abrufen von Ausgangs daten des LSI-Bauteils von der Speicherauszugs datei entsprechend dem vom LSI-Prüfgerät-Simula tor gelieferten Prüfmuster.
2. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen nach Anspruch 1, wobei der
Bauteil-Logiksimulator der Umgebung zur elektroni
schen Entwicklungs-Automatisierung (EDA) einen Lo
giksimulator und ein Bauteilmodell enthält, welches
in einer Sprache spezifiziert ist, die vom Logiksi
mulator interpretiert werden kann, wobei das Bau
teilmodell Arbeitsschritte des LSI-Prüflings simu
liert.
3. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen nach Anspruch 1, wobei der Zy
klus-Ereignis-Konverter und der Komparator durch
Hardware gebildet werden.
4. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen nach Anspruch 1, wobei der Zy
klus-Ereignis-Konverter durch Software und der Kom
parator durch Hardware gebildet wird.
5. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen nach Anspruch 1, weiterhin
enthaltend eine Bauteilfunktions-Addierschaltung zur
Bereitstellung von Daten, welche Funktionen des
Prüflings addiert oder modifiziert.
6. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen, enthaltend
- - eine Umgebung zur elektronischen Entwicklungsau tomatisierung (EDA) für die Entwicklung eines LSI-Bauteils mit Hilfe eines Computer-Entwick lungsprogramms und zur Bewertung von Funktionen des entwickelten LSI-Bauteils mit Hilfe eines Bauteil-Logiksimulators;
- - eine Speicherauszugsdatei zum Speichern von er eignisbezogenen Daten, die Veränderungen von Eingangs-/Ausgangssignalen und Takten des ent wickelten LSI-Bauteils entsprechen und bei der Durchführung der Bauteil-Logiksimulation gewon nen wurden;
- - Mittel zum Abrufen von zyklusbezogenen Takt- und Musterdaten aus den Daten der Speicherauszugsda tei;
- - einen LSI-Prüfgerät-Simulator zur Erzeugung ei nes Prüfmusters zum Prüfen des LSI-Bauteils auf Grundlage der Takt- und der Musterdaten sowie eines SOLL-Wert-Musters zum Vergleich mit den durch das Prüfmuster ausgelösten Ausgangssigna len vom LSI-Bauteil, wobei das Prüfmuster und das SOLL-Wert-Muster aus zyklusbezogenen Daten bestehen;
- - einen Zyklus-Ereignis-Konverter zum Umwandeln des vom LSI-Prüfgerät-Simulator gelieferten Prüfmusters in ein Prüfmuster mit ereig nisbezogener Form;
- - einen ersten Speicher zum Speichern des vom Zy klus-Ereignis-Konverter kommenden ereignisbezo genen Prüfmusters;
- - einen zweiten Speicher zum Speichern der aus der Speicherauszugsdatei stammenden Eingangs-/Aus gangsdaten des LSI-Bauteils;
- - einen ersten Komparator zum Synchronisieren der im ersten und zweiten Speicher gespeicherten Da ten durch Vergleich des Taktverhältnisses zwi schen den beiden Daten und durch Abrufen von Ausgangsdaten des LSI-Bauteils von der Speicher auszugsdatei entsprechend dem vom LSI-Prüfgerät- Simulator gelieferten Prüfmuster;
- - einen zweiten Komparator zum Synchronisieren der im ersten und zweiten Speicher gespeicherten Da ten durch Vergleich des Taktverhältnisses zwi schen den beiden Daten und durch Abrufen von Eingangsdaten des LSI-Bauteils von der Speicher auszugsdatei entsprechend dem vom LSI-Prüfgerät- Simulator gelieferten Prüfmuster; sowie
- - eine zwischen dem ersten und den zweiten Spei cher angeordnete Bauteilfunktions-Addierschal tung zur Bereitstellung von Daten, welche hypo thetische Funktionen des LSI-Prüflings addiert.
7. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen nach Anspruch 6, wobei sowohl
der erste als auch der zweite Speicher jeweils aus
einer Vielzahl von kleinen Speichern besteht, die
eine Überlappungsfunktion durchführen.
8. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen nach Anspruch 6, wobei der Zy
klus-Ereignis-Konverter und der Komparator durch
Hardware gebildet werden.
9. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen nach Anspruch 6, wobei der Zy
klus-Ereignis-Konverter durch Software und der Kom
parator durch Hardware gebildet wird.
10. Entwicklungs- und Bewertungssystem für integrierte
Halbleiterschaltungen nach Anspruch 6, wobei der
Bauteil-Logiksimulator der Umgebung zur elektroni
schen Entwicklungsautomatisierung (EDA) einen Logik
simulator und ein Bauteilmodell enthält, das in ei
ner Sprache spezifiziert ist, welche vom Logiksimu
lator interpretiert werden kann, wobei das Bau
teilmodell Arbeitsschritte des LSI-Prüflings simu
liert.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/135,892 US6370675B1 (en) | 1998-08-18 | 1998-08-18 | Semiconductor integrated circuit design and evaluation system using cycle base timing |
US09/135,892 | 1998-08-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19937232A1 true DE19937232A1 (de) | 2000-02-24 |
DE19937232B4 DE19937232B4 (de) | 2007-08-23 |
Family
ID=22470235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19937232A Expired - Fee Related DE19937232B4 (de) | 1998-08-18 | 1999-08-06 | Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US6370675B1 (de) |
JP (1) | JP2000082094A (de) |
KR (1) | KR100483876B1 (de) |
DE (1) | DE19937232B4 (de) |
TW (1) | TW419770B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10018206A1 (de) * | 2000-04-12 | 2001-10-25 | Daimler Chrysler Ag | Verfahren zur Fehlersimulation in einer elektrischen Baugruppe |
DE10155131A1 (de) * | 2001-11-12 | 2003-05-28 | Ifm Electronic Gmbh | Elektronisches Gerät bzw. Füllstandssensor sowie Schutzgehäuse für ein elektronisches Gerät bzw. einen Füllstandssensor |
DE10196310B4 (de) * | 2000-06-03 | 2009-07-09 | Park, Hyun-Ju | Vorrichtung und Verfahren zum Verifizieren eines Chip-Designs und zum Testen eines Chips |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7468060B2 (en) * | 1998-02-19 | 2008-12-23 | Respiratory Diagnostic, Inc. | Systems and methods for treating obesity and other gastrointestinal conditions |
US20060117274A1 (en) * | 1998-08-31 | 2006-06-01 | Tseng Ping-Sheng | Behavior processor system and method |
US7480606B2 (en) * | 1998-08-31 | 2009-01-20 | Versity Design, Inc. | VCD-on-demand system and method |
US6678643B1 (en) * | 1999-06-28 | 2004-01-13 | Advantest Corp. | Event based semiconductor test system |
JP2001349928A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
US7089517B2 (en) * | 2000-09-29 | 2006-08-08 | Advantest Corp. | Method for design validation of complex IC |
WO2002033597A1 (fr) * | 2000-10-18 | 2002-04-25 | Advantest Corporation | Appareil et procede de support de conception d'un dispositif electronique, procede de fabrication d'un tel dispositif, et programme correspondant |
US6934670B2 (en) * | 2001-03-30 | 2005-08-23 | Intel Corporation | Virtual test environment |
US7047174B2 (en) * | 2001-05-02 | 2006-05-16 | Freescale Semiconductor, Inc. | Method for producing test patterns for testing an integrated circuit |
JP4574894B2 (ja) * | 2001-05-10 | 2010-11-04 | 株式会社アドバンテスト | 半導体試験用プログラムデバッグ装置 |
US6678875B2 (en) | 2002-01-25 | 2004-01-13 | Logicvision, Inc. | Self-contained embedded test design environment and environment setup utility |
US6944837B2 (en) * | 2002-12-20 | 2005-09-13 | Agilent Technologies, Inc. | System and method for evaluating an integrated circuit design |
US20050050503A1 (en) * | 2003-08-25 | 2005-03-03 | Keller S. Brandon | Systems and methods for establishing data model consistency of computer aided design tools |
EP1555675B1 (de) * | 2004-01-15 | 2007-07-04 | Infineon Technologies AG | Vorrichtung zur Bestimmung der Zugriffszeit und/oder der minimalen Zykluszeit eines Speichers |
JP4558405B2 (ja) | 2004-08-17 | 2010-10-06 | 株式会社アドバンテスト | 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 |
US7673292B2 (en) * | 2005-01-11 | 2010-03-02 | International Business Machines Corporation | Auto conversion of tests between different functional testing tools |
US7408336B2 (en) * | 2005-10-26 | 2008-08-05 | International Business Machines Corporation | Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component |
JP2008118297A (ja) * | 2006-11-01 | 2008-05-22 | Matsushita Electric Ind Co Ltd | デジタルビデオデータ検査システム及び半導体装置 |
US8090999B2 (en) * | 2008-06-10 | 2012-01-03 | Micron Technology, Inc. | Memory media characterization for development of signal processors |
JP2009031297A (ja) * | 2008-08-22 | 2009-02-12 | Advantest Corp | 半導体試験システム |
JP2009063567A (ja) * | 2008-08-22 | 2009-03-26 | Advantest Corp | 半導体試験システム |
US8620638B1 (en) * | 2008-12-15 | 2013-12-31 | Xilinx, Inc. | Method of performing a simulation of a design under test and a circuit for enabling testing of a circuit design |
US9430596B2 (en) * | 2011-06-14 | 2016-08-30 | Montana Systems Inc. | System, method and apparatus for a scalable parallel processor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3723868A (en) * | 1972-01-21 | 1973-03-27 | Gen Dynamics Corp | System for testing electronic apparatus |
US3916306A (en) * | 1973-09-06 | 1975-10-28 | Ibm | Method and apparatus for testing high circuit density devices |
US4293950A (en) * | 1978-04-03 | 1981-10-06 | Nippon Telegraph And Telephone Public Corporation | Test pattern generating apparatus |
US4204633A (en) * | 1978-11-20 | 1980-05-27 | International Business Machines Corporation | Logic chip test system with path oriented decision making test pattern generator |
JP2579327B2 (ja) * | 1987-12-04 | 1997-02-05 | 富士通株式会社 | 半導体集積回路 |
US5535223A (en) * | 1993-05-28 | 1996-07-09 | Sun Microsystems, Inc. | Method and apparatus for the verification and testing of electrical circuits |
JP3001351B2 (ja) * | 1993-06-24 | 2000-01-24 | 日本電気株式会社 | シミュレーション方法 |
US5619512A (en) * | 1993-11-08 | 1997-04-08 | Nippondenso Co., Ltd. | Integrated circuit having self-testing function |
JPH07263564A (ja) * | 1994-03-24 | 1995-10-13 | Hitachi Ltd | 大規模集積回路の設計方法 |
US5745501A (en) * | 1995-10-20 | 1998-04-28 | Motorola, Inc. | Apparatus and method for generating integrated circuit test patterns |
JP2904129B2 (ja) * | 1996-07-03 | 1999-06-14 | 日本電気株式会社 | Cmos集積回路の故障診断装置及び故障診断方法 |
KR100212608B1 (ko) * | 1996-01-12 | 1999-08-02 | 가네꼬 히사시 | Cmos 집적 회로 고장 진단 장치 및 진단 방법 |
JP3938220B2 (ja) * | 1996-11-29 | 2007-06-27 | 富士通株式会社 | 大規模集積回路装置の製造方法及び大規模集積回路装置 |
-
1998
- 1998-08-18 US US09/135,892 patent/US6370675B1/en not_active Expired - Fee Related
-
1999
- 1999-08-06 DE DE19937232A patent/DE19937232B4/de not_active Expired - Fee Related
- 1999-08-07 TW TW088113538A patent/TW419770B/zh not_active IP Right Cessation
- 1999-08-17 JP JP11230549A patent/JP2000082094A/ja not_active Ceased
- 1999-08-17 KR KR10-1999-0033773A patent/KR100483876B1/ko not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10018206A1 (de) * | 2000-04-12 | 2001-10-25 | Daimler Chrysler Ag | Verfahren zur Fehlersimulation in einer elektrischen Baugruppe |
DE10018206B4 (de) * | 2000-04-12 | 2006-04-13 | Conti Temic Microelectronic Gmbh | Verfahren und seine Verwendung zur Fehlersimulation in einer elektrischen Baugruppe |
DE10196310B4 (de) * | 2000-06-03 | 2009-07-09 | Park, Hyun-Ju | Vorrichtung und Verfahren zum Verifizieren eines Chip-Designs und zum Testen eines Chips |
DE10196310B8 (de) * | 2000-06-03 | 2009-10-15 | Park, Hyun-Ju | Vorrichtung und Verfahren zum Verifizieren eines Chip-Designs und zum Testen eines Chips |
DE10155131A1 (de) * | 2001-11-12 | 2003-05-28 | Ifm Electronic Gmbh | Elektronisches Gerät bzw. Füllstandssensor sowie Schutzgehäuse für ein elektronisches Gerät bzw. einen Füllstandssensor |
DE10155131B4 (de) * | 2001-11-12 | 2006-01-26 | Ifm Electronic Gmbh | Sensor bzw. Füllstandsmeßgerät sowie Schutzgehäuse für ein elektronisches Gerät bzw. einen Füllstandssensor |
Also Published As
Publication number | Publication date |
---|---|
US6370675B1 (en) | 2002-04-09 |
TW419770B (en) | 2001-01-21 |
DE19937232B4 (de) | 2007-08-23 |
KR20000017333A (ko) | 2000-03-25 |
JP2000082094A (ja) | 2000-03-21 |
KR100483876B1 (ko) | 2005-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19937232A1 (de) | Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen | |
DE19950821A1 (de) | Bewertungssystem für integrierte Halbleiterschaltungen | |
DE10045568B4 (de) | Ereignisgestütztes Halbleiterprüfsystem | |
DE3787431T2 (de) | Verfahren zur Generierung einer Kandidatenliste von fehlerhaften Schaltungselementen und Verfahren zur Isolierung von Fehlern in einer logischen Schaltung unter Verwendung dieser Kandidatenliste. | |
DE10031536A1 (de) | Ereignisgestütztes Halbleiterprüfsystem | |
DE10116380B4 (de) | Halbleiterprüfsystem | |
DE19855488A1 (de) | Testmustergenerator mit verbesserter Testsequenzverdichtung | |
DE19700513C2 (de) | Mit CAD-Daten verknüpftes Halbleiterprüfsystem | |
DE10392497T5 (de) | Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung | |
DE69225527T2 (de) | Verfahren und System zur automatischen Bestimmung der logischen Funktion einer Schaltung | |
DE10055456A1 (de) | Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen | |
DE2515297A1 (de) | Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator | |
DE10223749A1 (de) | Verfahren und Vorrichtung zum Testen digitaler Objekte und Verwendung von Übergangszeitstempeln | |
DE3702408C2 (de) | ||
DE69017169T2 (de) | Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen. | |
DE10296464T5 (de) | Verfahren und Gerät zur Validierung des Entwurfes einer komplexen integrierten Schaltungen | |
DE60012735T2 (de) | Verfahren zur unterscheidung von verschiedenen typen von abtastfehlern, rechnerbasierte schaltungsemulation und fehlerdetektionssystem | |
DE19930273A1 (de) | Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung | |
WO1992018944A1 (de) | Verfahren zur verifikation datenverarbeitender systeme | |
DE19952262A1 (de) | Schaltungssystem und Verfahren zum Prüfen von Mikroprozessoren | |
DE3587620T2 (de) | Logikanalysator. | |
DE69215090T2 (de) | Verfahren und System zum Testen eines integrierten Schaltkreises mit Abfragedesign | |
DE112004000601T5 (de) | Ereignisbasiertes Prüfverfahren zur Beseitigung taktbezogener Fehler in integrierten Schaltkreisen | |
DE2615787A1 (de) | Schaltungsanordnung zur pruefung der wechselstromeigenschaften von monolithisch integrierten halbleiterschaltungen | |
DE112021003677T5 (de) | Automatisierte unterstützte schaltkreisvalidierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |