JP2009063567A - 半導体試験システム - Google Patents

Abstract

【課題】半導体デバイスの入出力波形やフェイル情報の収集に要する手間を低減することができる半導体試験システムを提供すること。
【解決手段】半導体試験システムは、半導体デバイス１１ａに対して所定の試験を行う半導体試験装置１と、試験条件を設定するとともにこの試験の実行を半導体試験装置１に対して指示する制御装置２とを有する。制御装置２は、試験条件を設定する試験条件設定手段と試験の実行指示を行う実行指示手段と試験によって得られた第１のデータを収集する試験データ収集手段としてのキャプチャ部２０と、収集された第１のデータを冗長度が少ない第２のデータに変換する変換手段としてのコンバータ部２１とを備える。
【選択図】図１

Description

本発明は、半導体デバイスの動作を試験するために用いられる半導体試験システムに関する。

デジタルＬＳＩ等の半導体デバイスの設計では、机上での論理的な設計の良否を確認するために、半導体デバイスのモデルの動作がシミュレーションされる。さらに、実際の半導体デバイスがモデルと同様に動作するか否かを確認するために、モデルに基づいて作成されたプロトタイプの半導体デバイスが試験される。

半導体デバイスのモデルは、顧客等から与えられる仕様を満足させるように、回路記述用言語（ＨＤＬ：Hardware Description Language）を用いて、例えば、Verilog ＨＤＬやＶＨＤＬ等を用いて記述される。このモデルの動作は、シミュレータによってシミュレーションされる。シミュレータは、半導体デバイスのモデルを記述した回路記述用言語の内容、および要求される仕様によって規定される入力データを用いて、出力データを生成する。出力データが要求される仕様を満たしていないときには、デバッグが行われる。半導体デバイスのモデルは、このようにして、論理的な欠陥や信号の入出力タイミングの不良が修正される。

半導体デバイスのモデルから欠陥や不良が取り除かれると、修正後の半導体デバイスのモデルに従ってプロトタイプの半導体デバイスが製造される。プロトタイプの半導体デバイスは、半導体デバイスのモデルと同様に、動作が検証される。具体的には、プロトタイプの半導体デバイスに対して、仕様で定められた入力データが半導体試験装置上で実際に入力され、その入力データに応じて出力する出力データが仕様を満たすか否かが検証される。

従来はこのような検証作業は、入出力波形を所定の波形観測ツールを用いて画面上に表示させて、要求される仕様を満たしているか否かを調べたり、半導体デバイスの各サイクル毎のパス／フェイルを示すログ情報を出力してその内容を確認したりすることによって行っていた。

具体的には、波形観測ツールを用いることにより、入力データと出力データの時間的な変化の状態が入出力波形として表示される。例えば、横軸が時間を表し、縦軸がハイ／ローのレベルを表すようなグラフの形式で入出力波形の表示が行われる。半導体デバイスの動作全体について入出力波形を表示しようとすると、多量のデータおよびそれらのデータを用いた多大な演算を行う必要があるため、大規模な処理や多大な処理時間を要することになる。そこで、従来の波形観測ツールでは、小規模な処理でかつ迅速に入出力波形を表示するために、入出力データのうち操作者が所望する特定部分のみについて波形を表示することができる。したがって、操作者の指示に従って、入出力データのうち、異常が発生した箇所が含まれる一定の範囲内の波形を表示することができる。

また、例えば、上述したログ情報には、出力データＯＵＴ２６が試験サイクルｔｃ５のときに異常であることを示す「ＯＵＴ２６のｔ５：ＦＡＩＬ」等の詳細情報が含まれている。
特開平８−１１０３６９号公報 特開昭６３−７０１７１号公報 特開平７−２７４４１０号公報 特開２０００−０８２０９４号公報

ところで、上述した従来の半導体試験システムでは、以下に示す問題があった。

第１に、上述した波形観測ツールのサンプリング・レートの制限により、任意の高い精度でサンプリングすることができないことから、何らかの原因で発生する微小の波形、即ちグリッチを検出することが困難である。例えば、従来の波形観測ツールは、各試験サイクル毎に固定のサンプリングポイント数（例えば３２ポイント）が設定されているため、このサンプリングポイント数によって決まるサンプリング間隔よりも狭い時間間隔のグリッチが発生した場合には、偶然にこのグリッジの発生タイミングとサンプリングのタイミングが一致しない限り、このグリッチを検出することができない。

第２に、上述した波形観測ツールは、表示対象となる所定数の試験サイクルに対応した入出力波形の表示を行うため、全試験サイクルに対応した入出力波形を観察しようとすると、操作者が何度も表示内容を更新する指示を与える必要があり、手間がかかるとともに自動運転を行うことができない。例えば、波形観測ツールを用いることにより、一度に６４サイクル分の入出力波形が表示されるものとすると、操作者によって１回目の実行指示が行われ、半導体デバイスに対する１回目の試験が実行されると、第１〜第６４サイクル分の入出力波形が観測され、表示される。同様に、操作者によって２回目の実行指示が行われ、２回目の試験が実行されると、第６５〜第１２８サイクル分の入出力波形が観測され、表示される。このように、波形観測ツールを用いた場合には、１回に表示可能なサイクル数分の入出力波形を表示した後、一旦操作者からの指示待ちの状態になるため、全試験サイクル分の入出力波形を観測しようとすると、操作者による操作の手間が膨大なものになる。しかも、表示内容を更新する都度、操作者が指示を行う必要があるため、終夜運転等によって自動的に入出力波形を収集するといった、いわゆる自動運転を行うことができなかった。

第３は、上述したフェイル情報（ログ情報）を収集する際に、半導体試験装置に備わったフェイルメモリの容量に制限があるため、一度に収集可能なフェイル情報の試験サイクル数が決まっており、全試験サイクルあるいはフェイルメモリの容量を超えるような試験サイクル数についてのフェイル情報を収集しようとすると、手間と時間がかかることになる。例えば、フェイルメモリに２５６サイクル分のフェイル情報しか格納できない場合には、このサイクル数を超えるサイクル数のフェイル情報を得ようとすると、何度か試験を繰り返し、フェイル情報の収集対象となる試験サイクルの位置を変更する必要がある。このため、操作者によって何度も試験の実行を指示する必要がある。また、どの試験サイクル位置についてフェイル情報を収集するかについては、フェイル情報を収集する装置であらかじめ指定する必要がある。

本発明は、このような点に鑑みて創作されたものであり、その目的は、半導体デバイスの入出力波形やフェイル情報の収集に要する手間を低減することができる半導体試験システムを提供することにある。

上述した課題を解決するために、本発明の半導体試験システムは、半導体デバイスに対して所定の試験を行う試験装置と、試験装置によって行われる試験条件を設定するとともにこの試験の実行を試験装置に対して指示する制御装置とを有している。また、この制御装置は、試験条件を設定する試験条件設定手段と、試験の実行指示を行う実行指示手段と、試験によって得られた第１のデータを収集する試験データ収集手段と、試験データ収集手段によって収集された前記第１のデータを、冗長度が少ない第２のデータに変換する変換手段とを備えている。制御装置から試験装置に対して試験の実行を指示し、この指示に応じて実施された結果得られたデータを制御装置によって収集しているため、操作者自身が試験の実行を指示してデータの収集を行う場合に比べてデータの収集に要する手間を低減することができる。しかも、収集されたデータを冗長度の少ないデータに変換することにより、試験サイクル数が多い場合であってもデータの収集が可能になる。

特に、上述した冗長度の少ないデータは、試験装置によって半導体デバイスに入出力されるデータの値が変化する時刻および変化する状況を含んでいることが望ましい。これらの情報に基づいて、半導体デバイスに対する入出力波形を確実に特定することができる。また、このデータは、ＶＣＤフォーマットを有することが望ましい。ＶＣＤ（Value Change Dump ）フォーマットは、汎用性が高く、しかも冗長度が少ないため、変換後のデータの記憶に適しており、また、他の各種装置で表示や解析等に使用することが容易となる。

本発明の実施の形態の半導体試験システムについて説明する。図１は、実施の形態の半導体試験システムの構成を示す図である。図１に示す半導体試験システムは、半導体デバイス１１ａに対して所定の試験を行い、その結果得られたデータを所定のフォーマットに変換し、この変換処理により得られたデータを記憶するために、半導体試験装置１、制御装置２、記憶装置３を備える。また、この半導体試験システムには、記憶装置３に記憶されたデータを表示するために、表示装置４が接続されている。

半導体試験装置１は、半導体デバイス１１ａに対して、仕様に定められた基準クロックによって決まるサイクル単位で、即ちサイクル・ベースで所定の試験を実施し、かつ、サイクル・ベースでその動作の良否を検査する。そのために、半導体試験装置１は、記憶部１０、固定部１１、入出力部１２、ハンドラ部１３、制御部１４、入力部１５、フェイルメモリ１６を有する。

記憶部１０は、入力データを生成するために用いるテスト・プログラムや、フェイル・データを作成するために用いる期待値データを記憶するものであり、例えば、ＲＯＭやＲＡＭによって構成される。テスト・プログラムは、入力データの種類、データの組合せのパターン、立上り／立下りのエッジのタイミング等を規定する。期待値データは、仕様の内容、あるいは試験対象となる半導体デバイスに対応したモデルのシミュレーションの結果に基づいて予め準備されている。

固定部１１は、半導体デバイス１１ａを半導体試験装置１に載置するために用いられる。例えば、多ピン・ソケットや着脱用レバー等から構成される。入出力部１２は、半導体デバイス１１ａに入力データを入力するために、また、半導体デバイス１１ａから出力される出力データを受け取るために用いられる。例えば、信号入出力用ピンやプローブから構成される。

ハンドラ部１３は、未試験の半導体デバイス１１ａが収容されている未試験トレー（図示せず）から、試験対象となる半導体デバイス１１ａを取り出して固定部１１に載置する。また、ハンドラ部１３は、試験を完了した半導体デバイス１１ａを固定部１１から取り外し、試験済みの半導体デバイス１１ａを入れるための試験済トレー（図示せず）に収容する。

制御部１４は、記憶部１０に記憶されたテスト・プログラムを実行することにより、半導体デバイス１１ａに対する所定の試験（機能試験やＤＣ試験等）を実施する。具体的には、制御部１４は、半導体デバイス１１ａの入力データを生成する。この入力データは、入出力部１２を介して、固定部１１に載置された半導体デバイス１１ａに供給される。また、制御部１４は、半導体デバイス１１ａの出力データを入出力部１２を介して受け取る。さらに、制御部１４は、得られた出力データと、記憶部１０に記憶された期待値データとをサイクル単位で比較することにより、フェイル・データを作成する。このフェイル・データは、出力データが期待値データと一致するか否かをサイクル単位で示すものであり、フェイルメモリ１６に格納される。フェイルメモリ１６は、所定サイクル数分のフェイル・データを格納する。例えば、２５６サイクル分のフェイル・データが格納される。

図２は、半導体試験装置１から制御装置２に受け渡されるデータを示す図である。同図に示すように、半導体試験装置１から制御装置２へは、少なくとも入力データ、出力データ、フェイル・データのいずれか一つが受け渡される。その他に、必要に応じて、試験の条件に関する情報、例えば、半導体試験装置１、半導体デバイス１１ａ、テスト・プログラム、期待値データに関する情報が受け渡される。

制御装置２は、半導体試験装置１に対して一部の試験条件を設定するとともに半導体試験装置１から受け取ったデータをＶＣＤ（Value Change Dump ）フォーマットに変換するために、キャプチャ部２０、コンバータ部２１、入力部２２を含んで構成される。ＶＣＤフォーマットとは、ケーデンス（Cadence ）社によって提案されたデータ・フォーマットである。回路記述用言語ＨＤＬ（Hardware Description Language ）の１つであるベリログ（Verilog ）言語を用いて記述されたモデルをシミュレーションするシミュレータによって生成されるデータのフォーマットであり、信号の値の変化に関する情報を取り扱うために用いられる。この情報は、信号の値が変化する時点および変化の状況を含む。ＶＣＤフォーマットのデータ（ＶＣＤデータ）を用いることにより、ＶＣＤフォーマットに変換される前のデータ（元のデータ）を容易に再現することができるとともに、データ量を少なくすることができる。言い換えれば、ＶＣＤデータは、元のデータのうち不可欠な部分を有しつつ、冗長な部分を削除または低減することによりデータ量が低減された冗長の程度が少ないデータであるといえる。

キャプチャ部２０は、試験条件の設定機能（機能１）、半導体試験装置１に対する試験の実行指示機能（機能２）、試験によってデータの収集を行う機能（機能３）を有する。入力部２２は、操作者が制御データの入力や編集を行うものであり、このようにして入力され必要に応じて編集された制御データがキャプチャ部２０に送られる。この制御データは、半導体試験装置１によって実行される試験の内容に関する部分（サイクル数やサンプリングポイント数等）と、制御装置２を制御するために用いられる部分とを含んでいる。

図３は、制御データの内容を示す図である。図３に示すように、制御データには、
・キャプチャ・データのファイル名の指定、
・テストプログラムの指定、
・テストプログラム上のテスト番号（どのテストに関するキャプチャを行うかを示す番号）の指定、
・ピンの指定（どのピンに関するキャプチャを行うかを示す番号）、
・トリガの指定（どのサイクルから何サイクルまでキャプチャを行うかを示す情報）、
・キャプチャ・データの内容の指定（（１）ＶＣＤ変換用情報、（２）フェイルレポート変換用情報、（３）ＶＣＤ変換用情報とフェイルレポート変換用情報の両方、の中から一つが選択される）、
・サイクル毎のサンプリングポイント数の指定、
が含まれている。

上述したキャプチャ・データの内容の指定において、「（１）ＶＣＤ変換用情報」には、ピン情報、波形情報、パターン期待値情報およびサンプリング情報が含まれる。また、「（２）フェイルレポート変換用情報」には、ピン情報、波形情報、パターン期待値情報およびフェイル情報が含まれる。「（３）ＶＣＤ変換用情報とフェイルレポート変換用情報の両方」には、ピン情報、波形情報、パターン期待値情報、サンプリング情報およびフェイル情報が含まれる。

サンプリングポイント数は、サイクル毎に操作者が自由な値を設定することができる。例えば、従来から用いられている波形観測ツールと同等の精度で入出力波形を観測したい場合には、例えば「３２」や「６４」に設定すればよい。また、グリッチを検出したい場合には、できるだけ多く、例えば「１２８」や「２５６」に設定すればよい。

キャプチャ部２０は、制御データのファイル名を指定した所定のコマンド（ｄａｔａ＿ｃａｐｔｕｒｅコマンド）を実行することにより、制御データで指定したファイル名を有するキャプチャ・データのファイルを出力する。以後、このｄａｔａ＿ｃａｐｔｕｒｅコマンドを「キャプチャコマンド」と称するものとする。キャプチャコマンドのフォーマットは、
ｄａｔａ＿ｃａｐｔｕｒｅ −ｕ Ｆ１
となる。ここで、Ｆ１は、制御データのファイル名を示す。

図４は、キャプチャ・データの内容を示す図である。図４に示すように、キャプチャ・データは、ピン情報、波形情報、パターン期待値情報、サンプリング情報、フェイル情報等を含んでいる。波形情報とは、入力データ、出力データのそれぞれについてのエッジやタイミングに関する情報である。パターン期待値情報とは、テスト・データの入力パターンと出力データの期待値パターンに関する情報である。サンプリング情報とは、エッジ変化をもつピン番号やサンプリングエッジの種類に関する情報である。フェイル情報とは、フェイルが発生したピン番号やフェイルの種類に関する情報である。

コンバータ部２１は、キャプチャ・データを基に、ＶＣＤフォーマットを有するＶＣＤデータを作成する。コンバータ部２１は、所定のコマンド（ｖｃｄ＿ｃｏｎｖｅｒｔｏｒコマンド）を実行することにより、キャプチャ・データのファイルからＶＣＤデータのファイルおよびフェイルレポートのファイルを作成する。具体的には、コンバータ部２１は、キャプチャ・データ中の入力データに関する波形情報を用いて、シミュレーションにより入力データの波形を示すＶＣＤデータを生成する。また、コンバータ部２１は、キャプチャ・データ中の出力データのサンプリング情報を基に、出力データの波形を示すＶＣＤデータを生成する。さらに、コンバータ部２１は、キャプチャ・データ中のフェイル情報を基に、フェイルが発生した箇所を示すフェイル情報（ログ情報）をフェイルレポートとして作成する。以後、このｖｃｄ＿ｃｏｎｖｅｒｔｏｒコマンドを「コンバータコマンド」と称するものとする。コンバータコマンドのフォーマットは、
ｖｃｄ＿ｃｏｎｖｅｒｔｏｒ −ｄ Ｆ２ −ｖ Ｆ３ −ｒ Ｆ４
となる。ここで、Ｆ２はキャプチャ・データのファイル名を、Ｆ３はＶＣＤデータのファイル名を、Ｆ４はフェイルレポートのファイル名をそれぞれ示している。なお、コンバータコマンド中の「−ｖ Ｆ３」と「−ｒ Ｆ４」の部分は必要に応じて両方あるいはいずれか一方が含まれる。「−ｖ Ｆ３」の部分のみが含まれる場合にはＶＣＤデータのファイルが作成され、「−ｒ Ｆ４」の部分のみが含まれる場合にはフェイルレポートのファイルが作成される。また、「−ｖ Ｆ３」と「−ｒ Ｆ４」の両方が含まれる場合にはＶＣＤデータのファイルとフェイルレポートのファイルの両方が作成される。作成されたこれらのファイルは、記憶装置３に格納される。

図５は、ＶＣＤデータの内容を示す図である。同図に示すように、ＶＣＤデータは、ヘッダ情報、データの名称、値の変化等を含む。例えば、ピンのＯＵＴ５が５０ｎｓｅｃでロウからハイに変化したときには、コンバータ部２１は、「データの名称」としてＯＵＴ５を任意の文字で定義し（ここでは、“！”のキャラクタを定義するものとする）、「値の変化」として＃５０を出力し、その直下に１！を出力する。

記憶装置３は、制御装置２によって生成されたＶＣＤデータのファイルあるいはフェイルレポートのファイルを記憶する。例えば、記憶装置３は、磁気ディスク、磁気テープ、光ディスク等から構成されている。

半導体試験システムに接続された表示装置４は、記憶装置３に記憶されたＶＣＤデータを表示するために、入力部４０、制御部４１、表示部４２を有する。入力部４０は、ＶＣＤデータの名称、画面の表示に関するパラメータ等を入力するために用いられ、例えば、キーボード、マウス、選択ボタン、切換スイッチ等から構成される。制御部４１は、入力部４０を用いて入力される指示に従って、記憶装置３からＶＣＤデータを読み出し、そのＶＣＤデータを基に、入力データ、出力データのそれぞれの波形を再現する。表示部４２は、制御部４１によって再現された波形を表示し、そのために、ＣＲＴ（陰極線管）やＬＣＤ（液晶表示装置）を用いて構成される。なお、実際には、これらの波形は、ＣＲＴやＬＣＤ等を用いて表示される前に、表示装置４のユーザインタフェース部分に表示される。

上述した半導体試験装置１が試験装置に、キャプチャ部２０および入力部２２が試験条件設定手段に、キャプチャ部２０が実行指示手段、試験データ収集手段に、コンバータ部２１が変換手段にそれぞれ対応する。

次に、半導体試験システムを自動運転する場合の動作について説明する。

図６は、半導体試験システムを自動運転する場合の動作手順を示す流れ図である。なお、制御装置２によって、スクリプトファイルに記述された複数のキャプチャコマンドおよびコンバータコマンドを順番に実行することにより、半導体試験装置１を用いた所定の試験を実行し、対応するキャプチャ・データの収集、ＶＣＤデータやフェイルレポートへの変換を自動で行うものとする。スクリプトファイルの内容の一例を以下に示す。

ｄａｔａ＿ｃａｐｔｕｒｅ −ｕ Ｆ１Ａ
ｄａｔａ＿ｃａｐｔｕｒｅ −ｕ Ｆ１Ｂ
ｄａｔａ＿ｃａｐｔｕｒｅ −ｕ Ｆ１Ｃ
ｖｃｄ＿ｃｏｎｖｅｒｔｏｒ −ｄ Ｆ２Ａ −ｖ Ｆ３Ａ
ｖｃｄ＿ｃｏｎｖｅｒｔｏｒ −ｄ Ｆ２Ｂ −ｒ Ｆ４Ｂ
ｖｃｄ＿ｃｏｎｖｅｒｔｏｒ −ｄ Ｆ２Ｃ −ｖ Ｆ３Ｃ
ここで、制御データのファイル「Ｆ１Ａ」内において、収集したキャプチャ・データのファイル名「Ｆ２Ａ」が設定されており、このファイル名で特定されるキャプチャ・データが１番目のコンバータコマンドで使用され、ＶＣＤデータのファイル「Ｆ３Ａ」が作成される。また、制御データのファイル「Ｆ１Ｂ」内において、収集したキャプチャ・データのファイル名「Ｆ２Ｂ」が設定されており、このファイル名で特定されるキャプチャ・データが２番目のコンバータコマンドで使用され、フェイルレポートのファイル「Ｆ４Ｂ」が作成される。制御データのファイル「Ｆ１Ｃ」内において、収集したキャプチャ・データのファイル名「Ｆ２Ｃ」が設定されており、このファイル名で特定されるキャプチャ・データが３番目のコンバータコマンドで使用され、ＶＣＤデータのファイル「Ｆ３Ｃ」が作成される。

また、半導体試験装置１内のフェイルメモリ１６には、２５６サイクル（２５６ワード）分のフェイル・データが格納可能であり、全試験サイクル（１０２４サイクル）分を一度に格納することはできないため、フェイルメモリ１６に対して４回のオーバーライト動作を行うことにより、試験におけるフェイル・データの書き込み動作と読み出し動作が４回繰り返されるものとする。さらに、キャプチャ部２０に入力される制御データに含まれるサンプリングポイント数は、グリッチを検出するために、少なくとも１サイクル目と１０２４サイクル目についてはできるだけ大きな値（例えば１２８）が設定され、それ以外のサイクルについては小さな値（例えば８）が設定されるものとする。

ステップＳ１００：操作者は、半導体デバイス１１ａを試験するためのテスト・プログラムおよび期待値データを半導体試験装置１内の記憶部１０に格納する。また、操作者は、試験対象となる半導体デバイス１１ａに適するように、固定部１１や入出力部１２を選択したり調整したりする。

ステップＳ１１０：操作者は、制御装置２の入力部２２を用いて、自動運転に使用される３種類の制御データを入力し、それぞれに「Ｆ１Ａ」、「Ｆ１Ｂ」、「Ｆ１Ｃ」のファイル名を付与する。また、操作者は、入力部２２を用いて、自動運転の手順を示すスクリプトファイルを入力する。このスクリプトファイルには、３つのキャプチャコマンドと３つのコンバータコマンドが含まれている。

キャプチャ部２０は、制御データに含まれるサンプリングポイント数に応じて、各サイクルにおける実際のサンプリングポイント数を設定する必要がある。本実施形態における具体例を示すと以下のようになる。

フェイルメモリ１６は、２５６サイクル分のフェイル・データを格納することができるため、全試験サイクルを４回に分けて、２５６サイクルずつ試験が行われる。１サイクル目から２５６サイクル目までの１回目の試験に対応する各サイクルのサンプリングポイント数は、１サイクル目で１２８回のサンプリングを行う必要があることを考慮して、１２８に設定される。２５７サイクル目から５１２サイクル目までの２回目の試験に対応するサンプリングポイント数と、５１３サイクル目から７６８サイクル目までの３回目の試験に対応する各サイクルのサンプリングポイント数は、それぞれ８に設定される。７６９サイクル目から１０２４サイクル目までの４回目の試験に対応する各サイクルのサンプリングポイント数は、１０２４サイクル目で１２８回のサンプリングを行う必要があることを考慮して、１２８に設定される。このようにして、制御装置２の初期設定が行われる。

ステップＳ１２０：ハンドラ部１３は、未試験トレーから半導体デバイスを取り出し、固定部１１に載置する。以後、ハンドラ部１３は、半導体デバイス１１ａの試験が完了する毎に、その半導体デバイス１１ａを試験済トレーに移すとともに、次の半導体デバイス１１ａを未試験トレーから固定部１１へ移す。

ステップＳ１３０：次に、キャプチャ部２０は、最初のキャプチャコマンドを実行する。これにより、最初のキャプチャコマンドで指定されたファイル名「Ｆ１Ａ」の制御データに基づいて、半導体デバイス１１ａに対する試験が開始される。

ステップＳ１４０：半導体試験装置１内の制御部１４は、キャプチャ部２０によって指定されたサンプリングポイント数等を考慮して、記憶部１０に格納されたテスト・プログラムを実行し、試験に用いられる入力データを作成する。この入力データは、入出力部１２を介して半導体デバイス１１ａに供給される。また、制御部１４は、入力データに応答して半導体デバイス１１ａが出力する出力データを受け取る。さらに、制御部１４は、半導体デバイス１１ａから出力された出力データと、記憶部１０に記憶された期待値データとを比較することにより、フェイル・データを生成して、フェイルメモリ１６に格納する。フェイル・データを生成した後、制御部１４は、入力データおよび出力データを制御装置２へ出力する。

ステップＳ１５０：制御装置２のキャプチャ部２０は、制御データによって指定されたサンプリングポイント数できまるタイミングでサンプリングすることにより試験結果データの収集を行い、それらの波形情報を含むキャプチャ・データを生成する。このキャプチャ・データは記憶装置３に格納される。

ステップＳ１６０：半導体試験装置１内の制御部１４は、以上のテスト・プログラムの実行（ステップＳ１４０）からキャプチャ・データの生成、格納（ステップＳ１５０）までの動作がフェイルメモリ１６の容量分、すなわち２５６サイクル分行われると、全ての試験サイクル（１０２４サイクル）についてこれらの一連の動作が終了したか否かを判定する。終了していない場合には、テスト・プログラムを実行して試験を行うステップＳ１４０に戻り、残りの試験サイクル数分の試験が続行される。なお、フェイルメモリ１６は、一旦容量分のフェイル・データが格納されると、次のフェイル・データからはオーバーライトされる。

ステップＳ１７０：一つのキャプチャコマンドに対応する一連の試験動作が全ての試験サイクルについて終了すると、次にキャプチャ部２０は、他に実行対象となっているキャプチャコマンドがあるか否かを判定する。未実行のキャプチャコマンドが存在する場合には、ステップＳ１３０に戻って次のキャプチャコマンドが実行され、対応する一連の試験および対応するキャプチャ・データの収集が行われる。

ステップＳ１８０：全てのキャプチャコマンドの実行が終了すると、次にコンバータ部２１は、それぞれのキャプチャコマンドに対応する各コンバータコマンドを順番に実行し、それまでに収集したキャプチャ・データを基に、ＶＣＤファイルやフェイルレポートを作成して、記憶装置３に格納する。

ステップＳ１９０：操作者は、ＶＣＤファイルを用いて波形を表示したり、フェイルレポートの内容を表示するために、入力部４０を用いて表示装置４に、所定の表示指示を行う。制御部４１は、入力部４０からの指示に従って、記憶装置３からＶＣＤファイルを読み出して対応する波形を表示部４２に表示する。

このように、本実施形態の半導体試験システムでは、キャプチャ部２０に入力される制御データに含まれるサンプリングポイント数をサイクル毎に任意の値に設定することができるため、試験サイクルのごく短い時間間隔で出現するグリッチを検出することが容易となる。

また、各試験サイクルに対応して取得した半導体デバイス１１ａの入力データおよび出力データの波形情報やフェイル情報を記憶装置３に格納しながら全試験サイクルについての試験が行われるため、操作者は、一連の試験が終了するまで、試験を継続させるために特別な操作指示を行う必要がなく夜間等における自動運転が可能になり、操作の手間を大幅に削減することができる。また、試験の途中で指示待ちの状態にならないため、試験が中断される無駄な時間がなく、試験時間の短縮が可能になる。

また、キャプチャ部２０から半導体試験装置１内の制御部１４に対して、試験対象となるサイクル数やサンプリングポイント数を任意に設定して試験を実施することができるため、一部の試験サイクルについてサンプリングポイント数を増やしたい場合には、それ以外の試験サイクルについて少ないサンプリングポイント数を設定することが可能になり、試験に要する時間を短縮することができる。また、キャプチャ部２０によってどのサイクルから何サイクルまでキャプチャを行うかを指定して、自動でフェイル情報等の収集を行うことができるため、操作者自身がこれらの指定を手動で行う場合に比べて、操作者の手間を大幅に軽減することができる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、汎用性のあるデータフォーマットとしてＶＣＤフォーマットを用いたが、ＷＧＬ、ＳＴＩＬ（Standard Test Interface Language）等の他の汎用性のあるフォーマットを用いるようにしてもよい。

一実施形態の半導体試験システムの構成を示す図である。 半導体試験装置から制御装置に受け渡されるデータを示す図である。 制御データの内容を示す図である。 キャプチャ・データの内容を示す図である。 ＶＣＤデータの内容を示す図である。 半導体試験システムを自動運転する場合の動作手順を示す流れ図である。

符号の説明

１ 半導体試験装置
２ 制御装置
３ 記憶装置
４ 表示装置
１０ 記憶部
１１ 固定部
１２ 入出力部
１３ ハンドラ部
１４ 制御部
１５ 入力部
２０ キャプチャ部
２１ コンバータ部
２２、４０ 入力部
４１ 制御部
４２ 表示部

Claims (3)

1. 半導体デバイスに対して所定の試験を行う試験装置と、前記試験装置によって行われる試験条件を設定するとともにこの試験の実行を前記試験装置に対して指示する制御装置とを有する半導体試験システムにおいて、
   前記制御装置は、
   前記試験条件を設定する試験条件設定手段と、
   前記試験の実行指示を行う実行指示手段と、
   前記試験によって得られた第１のデータを収集する試験データ収集手段と、
   前記試験データ収集手段によって収集された前記第１のデータを、冗長度が少ない第２のデータに変換する変換手段と、
   を備えることを特徴とする半導体試験システム。
2. 請求項１において、
   前記第２のデータは、前記試験装置によって前記半導体デバイスに入出力されるデータの値が変化する時刻および変化する状況を含んでいることを特徴とする半導体試験システム。
3. 請求項１または２において、
   前記第２のデータは、ＶＣＤフォーマットを有することを特徴とする半導体試験システム。

Images