JPH08110369A - Ｉｃのテストパターン生成装置およびその生成方法 - Google Patents

Abstract

(57)【要約】 【目的】ＩＣの動作サイクルのタイミングが変更された
場合に、変更内容に対応したテストパターンの再生成が
容易なＩＣのテストパターン生成装置およびその生成方
法を提供する。 【構成】サイクル識別処理部１０６は、複数のイベント
の各々について、シミュレーション結果１０９と、サイ
クル定義１１０により定義された複数種類のサイクルの
各々とを照合し、各サイクルと、サイクルの発生順序と
を識別し、識別されたシミュレーション結果のサイクル
中から確定したデータを抽出する。サイクルの種類とサ
イクルの種類の発生順序と確定したデータとをマクロパ
ターン列１１２とし、これを利用してＩＣについての複
数の入出力信号の各々のテストパターンを生成する。動
作タイミングが変更されたときには、マクロパターン列
は変更されないのでシミュレーションを再度やりなおす
ことなくテストパターンを生成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＣのテストパターン
を生成するためのテストパターン生成方法およびテスト
パターン生成装置に関する。

【０００２】

【従来の技術】ＩＣの試験工程では、テストコスト削減
のため、ＩＣのテスト設計工数短縮に関連する多くの発
明がなされている。これに関連するものとして、特開平
２−３０６１８０号公報に記載されている技術が挙げら
れる。この従来技術では、テスタを用いてＩＣ等の論理
回路に複数種類のテストパターンを入力したときのそれ
ぞれの出力信号を判定することによりＩＣの良否を判定
しており、その際に、テストパターンを入力したときの
出力信号のサンプリング位置の決定方法について述べら
れている。

【０００３】また、他の従来技術としては、特開平５−
１５０００９号公報に記載されている技術が挙げられ
る。この発明は、ＩＣのテスト設計支援に関する発明で
あり、ＩＣ設計時に設計検証の目的で行われる論理シミ
ュレーション結果を利用し、テスタにおけるテスタリソ
ースに対応させて、テスト設計する方法について述べら
れている。ここで、テスタリソースは、テスタの仕様に
応じて異なり、あらかじめ定められたテスタの波形発生
器、信号の状態変化の発生時刻、および、出力信号の電
気的な観測時点などをいう。テスト設計とは、テスタを
使用してＩＣをテストするのに、テスタリソースをＩＣ
の各信号に配分することをいい、特定の動作パターンが
発生するようなテストパターンに変換することをいう。
この発明によれば、テスタの仕様をデータベースに蓄積
しておき、指定されたテスタ仕様に適合するようにテス
ト設計を行なうので、テスタ設計者がテスタの仕様を意
識することなくテスト設計を行うことができる。

【０００４】

【発明が解決しようとする課題】特開平２−３０６１８
０号公報に記載されている技術では、出力信号のサンプ
リング位置を決定することが可能であるが、テストパタ
ーンを作成する作業は人手で行う必要がある。また、Ｉ
Ｃの動作サイクル等が設計変更された場合には、テスト
パターン作成作業を最初からやり直す必要がある。

【０００５】また、特開平５−１５０００９号公報に記
載されている技術では、前述したテスト設計と、論理シ
ミュレーション結果からあらかじめ定められたサンプリ
ング位置における信号の状態値（データ）をテストパタ
ーンとして抽出する作業とを同時に行なっている。この
ため、一端、シミュレーション結果をテストパターンに
変換した後で、信号の状態変化の実行時刻を変更するよ
うな動作サイクルの変更が必要になった場合には、動作
サイクルに対応して設定されていた波形モード等のテス
タリソースが変更されるため、再び最初から、シミュレ
ーションとテスト設計とテストパターンの作成との処理
をやり直す必要がある。

【０００６】テストを行う場合、動作サイクルを変更す
ることは通常よく行われることであり、このような変更
に対して最初から作業をやりなおすことは、作業効率が
悪くなる。

【０００７】本発明の目的は、ＩＣの動作サイクルのタ
イミングが変更された場合に、変更内容に対応したテス
トパターンの再生成が容易なＩＣのテストパターン生成
装置およびその生成方法を提供することである。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、ＩＣの複数の入出力信号の動作パターンをテストす
るテスタの動作を規定するテストパターンを生成するテ
ストパターン生成装置において、前記テスタのテストの
サイクルである各テストサイクルにおいてテストする、
前記ＩＣの複数の入出力信号の各々についての動作パタ
ーンを表すテストサイクルの定義を、前記テストサイク
ルの実行順序に依存するために特定の入出力信号の動作
パターンが不確定であることの定義を含めて受け付ける
サイクル定義手段と、前記サイクル定義手段において定
義された各テストサイクルを特定の順序で実行したシミ
ュレーションによって得られた前記ＩＣの複数の入出力
信号の動作パターンを記述したシミュレーション結果を
記憶する記憶手段と、前記記憶手段に記憶されたシミュ
レーション結果と、前記サイクル定義手段により定義さ
れた前記各テストサイクルの前記入出力信号の動作パタ
ーンとを比較し、前記シミュレーションにおける前記サ
イクル定義手段で定義されたテストサイクルの実行順序
と、前記不確定であることを定義された入出力信号の動
作パターンに相当する前記シミュレーション結果中にお
ける入出力信号の特定の動作パターンとを抽出し保持す
る保持手段と、各テストサイクルの定義中の、前記不確
定であることの定義を、当該不確定であることの定義に
対応する前記保持手段に保持された入出力信号の特定の
動作パターンの定義に置き換えた各テストサイクルの定
義によって定義されるテストサイクルによって指定され
る前記入出力信号の動作パターンを、前記保持手段に保
持されたテストサイクルの実行順序に従ってテストする
前記テスタの動作を規定するテストパターンを生成する
生成手段とを有する。

【０００９】

【作用】サイクル定義手段によって、ユーザがこれから
テストしようとするＩＣの複数の入出力信号の各々につ
いての動作パターンを表すテストサイクルの定義を、前
記テストサイクルの実行順序に依存するために特定の入
出力信号の動作パターンが不確定であることの定義を含
めて受け付ける。テストサイクルは、特定の動作パター
ンを示し、前記ＩＣの複数の入出力信号各々について、
あらかじめ定めた状態の変化を示す複数のイベントと、
前記複数のイベントの各イベント間の時間関係と、前記
特定の入出力信号の動作パターンが不確定であることの
定義とにより、前記動作パターンを表すことができる。

【００１０】保持手段は、記憶手段に記憶されたシミュ
レーション結果と、前記サイクル定義手段により定義さ
れた前記各テストサイクルの前記入出力信号の動作パタ
ーンとを比較し、前記シミュレーションにおける前記サ
イクル定義手段で定義されたテストサイクルの実行順序
と、前記不確定であることを定義された入出力信号の動
作パターンに相当する前記シミュレーション結果中にお
ける入出力信号の特定の動作パターンとを抽出し保持す
る。例えば、前記記憶手段に記憶されたシミュレーショ
ン結果と、前記サイクル定義手段により定義された前記
テストサイクルの各々とを、前記複数のイベントの各々
について、前記イベントの種類の照合と、前記イベント
の実行時刻およびイベント間の時間関係の照合とを行な
うことにより、前記サイクルの識別を行なう。すなわ
ち、シミュレーション結果をサーチし、先にユーザが定
義したサイクルと一致するサイクルを捜して、サイクル
の実行順序を識別する。また、前記不確定であることを
定義された入出力信号の動作パターンに相当する前記シ
ミュレーション結果中における入出力信号の特定の動作
パターンとを抽出する。

【００１１】生成手段は、各テストサイクルの定義中
の、前記不確定であることの定義を、当該不確定である
ことの定義に対応する前記保持手段に保持された入出力
信号の特定の動作パターンの定義に置き換えた各テスト
サイクルの定義によって定義されるテストサイクルによ
って指定される前記入出力信号の動作パターンを、前記
保持手段に保持されたテストサイクルの実行順序に従っ
てテストする前記テスタの動作を規定するテストパター
ンを生成する。生成手段では、さらに、サイクル定義手
段において定義されたテストサイクルの各々について、
前記テスタの種類に応じて、例えば、あらかじめ定めら
れたテスタの波形モード、前記複数のイベントの特定位
置からの実行時刻、および、出力信号の電気的な観測時
点を設定することによりテスト設計を行なうようにして
もよい。この結果、入力信号については１テスト周期中
の信号動作とテストパターンとの関係（波形モード）
が、出力信号については信号状態の観測時点が、また、
特定期間のテスト周期に対してはそれぞれに割り当てら
れたタイミングセット（複数のイベントの特定位置から
の実行時刻）がそれぞれ決定される。このようにして、
各サイクル毎にサイクル中の信号動作をテスタで実行、
評価するためにテスタの持つ各種ハードウェアをＩＣの
信号に割り当てて、テスタのリソース配分を行なう。

【００１２】このように、保持手段により、サイクルの
タイミングの変更に直接影響しない部分の、前述したテ
ストサイクルの実行順序と前記不確定であることを定義
された入出力信号の動作パターンに相当する前記シミュ
レーション結果中における入出力信号の特定の動作パタ
ーンとを保持しておけるので、動作パターン（動作サイ
クルのタイミング）の変更があっても、この保持手段で
保持する内容は変更する必要がない。このため、動作パ
ターンの変更があっても、シミュレーションを再度実行
する必要がない。

【００１３】以上説明したように、本発明では、ＩＣの
信号動作がサイクルと呼ばれるいくつかの動作パターン
から構成されており、シミュレーション結果はこれらの
サイクルがランダムに並んでいるに過ぎず、しかも同一
サイクルでは互いに異なる信号動作は一部に過ぎないな
い点に着目して、あらかじめユーザにこれらのサイクル
を定義させておき、シミュレーション結果中でこれらの
サイクルの識別を行って、一旦シミュレーション結果か
らこれらのサイクルの実行順序を識別する。このとき、
サイクルの識別過程で各サイクルの不確定な動作パター
ンについて確定した動作パターンを抽出しておく。一
方、これとは別に、ユーザが定義したＩＣの動作サイク
ルに対してテスト設計を行い、このテスト設計結果と先
のサイクルの実行順序から、テストパターンを生成す
る。この方式によれば、ＩＣの信号動作タイミングが変
更された場合でもサイクル実行順序そのものは変化しな
いため、変更後のサイクルに対するテスト設計と、その
テスト設計結果とサイクルの実行順序からのテストパタ
ーン生成のみを再実行すれば良い。

【００１４】

【実施例】以下、本発明の一実施例を図１〜図１２を参
照して説明する。

【００１５】図１は、本発明によるＩＣのテストパター
ン生成装置の一構成図を示している。本装置は、中央処
理装置としてのＣＰＵ１００と、入力装置としてのキー
ボード１０１およびポインティングデバイス１０２と、
出力装置としてのディスプレイ１０３とを備えている。
また、本テストパターン生成装置の入力装置としては、
これら以外にもフロッピーディスクや磁気ディスク等の
情報記録媒体を備え、これらの情報記録媒体から情報を
読みだして入力するようにしてもよい。また、出力装置
としては、プリンタ等を備えて、プリンタから処理結果
を出力するようにしても良い。また、本装置の機能は、
アプリケーションプログラムとして実現されており、こ
れらのプログラム格納用に主記憶装置１０４と、各種デ
ータの格納用にハードディスク等の補助記憶装置１０７
と、ＲＡＭ等のメモリ１１４とを備えている。

【００１６】本装置の機能としては、サイクルを定義す
るためのサイクル定義１１０、テスト設計を行なうテス
ト設計部１０５、サイクルを識別するためのサイクル識
別処理部１０６、テストパターンを生成するテストパタ
ーン生成部１１４、テストする際に利用する複数種類の
テスタ（ＩＣに信号を印加し、その結果ＩＣから出力さ
れる信号を観測し、あらかじめ設定されている期待値と
出力信号とを比較してＩＣの良否を判定する装置）の仕
様のそれぞれを記憶するテスタ仕様情報１０８、設計さ
れたテスト設計の結果を記憶するテスト設計結果１１
１、マクロ定義された複数種類のパターン列を記憶する
マクロパターン列１１２、および、生成されたテストパ
ターンを記憶するテストパターン１１３を備える。ま
た、本装置の補助記憶装置１０７には、これからテスト
しようとするＩＣのシミュレーションの結果がシミュレ
ーション結果１０９として格納されているものとする。

【００１７】サイクル定義１１０は、図２および図３に
示すように、ＩＣの動作における、前記複数の入出力信
号の各々について、不確定なデータを含む特定の動作パ
ターンを示す複数種類のサイクルの各々を定義する。こ
の不確定なデータは、図２および図３においては、Ｄａ
ｔａ１，Ｄａｔａ２などのように示される。

【００１８】テスト設計部１０５は、定義された前記複
数種類のサイクルの各々における前記不確定なデータを
含む特定の動作パターンを、テスタ仕様情報１０８に格
納されている前記テスタのあらかじめ定められた仕様に
応じて、当該テスタにおいて前記特定の動作パターンが
発生するようなテストパターンに変換する。テスト設計
とは、ユーザがサイクルとして定義した信号動作をテス
タで発生、評価するためにテスタの持つ各種のハードウ
ェアをＩＣの信号に割り当てる作業である。

【００１９】テスタは、ＩＣ試験装置であり、テストプ
ログラムとよばれるテスタ制御用プログラムにより制御
され、ＩＣに信号を印加し、その結果、ＩＣが出力する
信号を観測し、あらかじめ用意されている期待値とを比
較してＩＣの良否を判定する。テスタは、これらの機能
を実現するために複数のハードウエアから構成され、複
数のハードウエアとしては、周期発生器、信号発生器、
信号評価器等があり、これらを総称してテスタリソース
という。このテスタリソースは、各テスタにより異な
り、それぞれの仕様をテスタ仕様情報１０８にあらかじ
め記憶しておく。周期発生器は、一定周期で発信するパ
ルスを発生させ、このパルスがテスタの動作タイミング
の基準となり、信号発生器や信号評価器の動作タイミン
グはこのパルスからの経過時間で定義される。また、パ
ルス間の時間は変化させることができ、この時間間隔を
テスト周期とよぶ。信号発生器は、ＩＣに印加する信号
を発生させ、発生させる信号の１テスト周期中の動作
や、信号を変化させるタイミングや信号電圧の上限値、
下限値を規定する。信号の１テスト周期中の動作は、波
形モードとよばれるデータと、印加パターンとよばれる
Ｌ，Ｈで表されるデータとにより指定される。例えば、
ＮＲＺとよばれる波形モードが設定され、信号電圧の上
限値として３Ｖ、下限値として０Ｖ、信号変化のタイミ
ングとして１０ｎｓが指示されている信号発生器に対し
て、印加パターンとしてＬが指示された場合、信号発生
器は信号をテスト周期の最初から１０ｎｓ経過した時点
で３Ｖから０Ｖに変化させる。また、この信号発生器に
対して、印加パターンとしてＬが指示された場合、信号
発生器は信号をテスト周期の最初から１０ｎｓ経過した
時点で０Ｖから３Ｖに変化させる。信号評価器は、ＩＣ
の出力する信号を評価し、評価するタイミングや、その
時点における信号の電圧レベルをハイレベルとみなすか
ローレベルとみなすかの基準となる電圧値を規定する。
この電圧値には、上限値と下限値とがあり、信号評価器
は、出力信号が上限値より高い電圧であった場合にはハ
イ（Ｈ）、下限値より低い電圧であった場合にはロー
（Ｌ）、上限値と下限値との間であった場合にはハイイ
ンピーダンス状態（Ｚ）と判定する。例えば、信号評価
気に上限値（ハイ判定電圧）として３Ｖ、下限値（ロー
判定電圧）として０Ｖ、信号評価のタイミングとして１
０ｎｓが設定されている場合、この信号評価器はテスト
周期の最初から１０ｎｓ経過した時点で信号電圧を測定
し、その信号電圧が３Ｖより高ければＨ、０Ｖより低け
ればＬ、０Ｖから３Ｖの間ならばＺと判定し、あらかじ
め用意されている期待値と比較してＩＣの良否を判定す
る。この期待値は、Ｈ，Ｌ，Ｚによりあらかじめ指示さ
れており、この期待値の並びを期待値パターンとよぶ。
また印加パターンと期待値パターンとを合わせて時系列
に並べて記述したものをテストパターンとよぶ。このよ
うに、テスタを使用するテストにおいては、ＩＣの入出
力信号の印加／評価タイミングを制御するテストプログ
ラムと信号動作を制御するテストパターンとの作成が必
要である。これらのテストプログラムおよびテストパタ
ーンを、テスト設計部１０５およびテストパターン生成
部１１４において行なう。本実施例においては、テスト
パターンの生成について説明し、テストプログラムの作
成は、従来と同様に行なうものとする。

【００２０】シミュレーション結果１０９は、図１０に
示すように、ＩＣの信号動作がサイクルと呼ばれるいく
つかの動作パターンから構成されており、これらのサイ
クルが任意の順序で時系列に並んでおり、このサイクル
の並びにより、前述した不確定なデータが確定するた
め、シミュレーション結果１０９には確定したデータが
含まれている。

【００２１】サイクル識別処理部１０６は、シミュレー
ション結果１０９と、サイクル定義１１０により定義さ
れた複数種類のサイクルの各々とを照合し、シミュレー
ション結果１０９から複数種類のサイクルの各々を識別
する。また、識別された前記複数種類のサイクルの各々
についての確定したデータをシミュレーション結果１０
９から抽出する。サイクル識別処理部１０６により識別
された前記サイクルの種類と、シミュレーション結果１
０９における当該サイクルの種類の発生順序と、前記サ
イクルの種類に各々についての抽出された確定したデー
タとをマクロパターン列１１２として保持する。マクロ
パターン列１１２としては、図１２（ａ）に示すように
記載される。

【００２２】テストパターン生成部１１４では、テスト
設計部１０５により変換された前記複数種類のサイクル
の各々における不確定なデータを含むテストパターンに
ついて、マクロパターン列１１２として保持された前記
確定したデータを参照することにより確定したデータを
含むテストパターンに変換し、前記サイクルの種類の発
生順序にしたがって、当該複数種類のサイクルの各々の
テストパターン１１３を生成する。テストパターン１１
３としては、図１２（ｂ）に示すようなパターンが生成
され、このテストパターン１１３は、テスタの仕様に合
わせて書き換えられたパターンである。

【００２３】本実施例においては、サイクル定義１１０
で定義されたサイクルを単位とし、シミュレーションの
結果からサイクルを識別し、サイクルの種類とその発生
順序と確定したデータとを中間データ（マクロパターン
列）として保持している。

【００２４】図１に示すテストパターン生成装置が、ユ
ーザにより起動されると、ＣＰＵ１００はユーザに対し
てＩＣのサイクルを定義するよう促すメッセージを、デ
ィスプレイ１０３上に表示する。サイクルとは、一定周
期で行なわれる一連のＩＣの動作パターンをいい、この
サイクルは、テストパターンの入力信号の入力後、それ
に対する出力信号の期待値のパターンが出力されるまで
の時間を含み、ＩＣの各入出力ピン（信号線）毎の信号
状態およびイベント（信号状態の変化を示す）とイベン
ト間の時間とにより定義される。サイクル定義１１０に
よって、ユーザは、これからテストしようとするＩＣの
サイクルを、複数種類、それぞれ定義することができ
る。

【００２５】ユーザは、図１に示すポインティングデバ
イス１０２やキーボード１０１等の入力装置を使用し
て、まず、これからテストパターンを生成しようとする
ＩＣにおける各信号の名称を定義し、また、サイクルの
定義を行うために、各信号の信号状態およびイベントと
イベント間の時間とをディスプレイ１０３上で確認しな
がら定義する。そして、定義したサイクルの名称をつけ
る。

【００２６】ユーザが定義したサイクル定義の具体例を
図２および図３を参照して説明する。図２に示したＩＣ
は、全部で１０本の信号線から構成されており、図２に
示すサイクルに対してユーザは”ＣｙｃｌｅＡ”という
名称を付けている。また、これら１０本の信号には、Ｐ
ＨＹ（１）、ＡＢ（２−５）、／ＡＳ（６）、ＤＢ（７
−１０）等の信号線の名称が定義されているが、このう
ち２〜５ピン（ＡＢ）、７〜１０ピン（ＤＢ）はそれぞ
れまとめて１つの信号として記述されており、これらの
信号上に現れるデータには、それぞれ”Ｄａｔａ
１”、”Ｄａｔａ２”という名前が付けられている。な
お、サイクル名称に続けて（ ）で囲まれて、２〜５ピ
ン、７〜１０ピン上のデータ名称”Ｄａｔａ１”と”Ｄ
ａｔａ２”が記述されているが、これは”Ｃｙｃｌｅ
Ａ”中に存在するデータの宣言であり、本装置は、後で
説明するマクロパターン列の生成時に、このデータ宣言
の並びを参照してマクロパターンの生成を行う。また、
図２において２つのイベント（信号状態の変化）間を結
ぶ矢印は、矢先にあるイベントの起こる時間が、矢尻に
あるイベントの時間から規定されていることを表してお
り、矢印脇に記述された時間は、両イベント間の時間間
隔を表している。例えば信号”ＡＢ”（２〜５ピン）の
第１イベントの場合、信号”ＰＨＹ”（１ピン）の第１
イベントから３０ｎｓ経過後に起こるイベントであると
定義されている。また、図２において、イベントには細
線で記述されたものと太線で記述されたものとがある
が、細線のイベントはテスタからＩＣへ入力される入力
信号のイベント（以後、入力イベントと呼ぶ）を表し、
太線はＩＣからテスタへ出力されて評価される出力信号
のイベント（以後、出力イベントと呼ぶ）をそれぞれ表
している。以上、図２に示したサイクル記述について説
明したが、図３に示したサイクル”ＣｙｃｌｅＢ”につ
いてもその記述方法は同じである。

【００２７】図２および図３に例示したようなサイクル
を定義した後、ユーザは、本装置にサイクル定義が終了
したことを知らせる。ＣＰＵ１００は、入力されたサイ
クルを図１における補助記憶装置１０７にサイクル定義
１１０として格納した後、主記憶装置１０４に格納され
ているアプリケーションプログラム、テスト設計部１０
５を起動する。

【００２８】起動されたテスト設計部１０５は、補助記
憶装置１０７中に格納されている、先にユーザが入力し
たサイクル定義１１０と、これからＩＣのテストを行な
う対象テスタの仕様が記述されたテスタ仕様情報１０８
とを参照してテスト設計を行う。テスト設計部１０５で
は、テスタ仕様情報１０８にしたがってテスタリソース
の配分を決定する。このテスト設計の方法としては、例
えば、特開平０５−１５０００９号公報に記載されてい
るような方法などがあり、定義されたサイクルを所定の
周期でさらに区分し、テスタの仕様に関する情報が格納
されているテスタ仕様情報１０８を参照し、区分された
周期ごとに信号の電気的な状態の観測位置（ストロー
ブ）を定義し、イベントおよび観測位置に対してテスタ
リソースを配分してテスト設計を行なう。

【００２９】図２および図３に示したサイクルに対する
テスト設計結果を図４および図５に示す。

【００３０】図４は、図２に示したサイクルに対するテ
スト設計結果の内、テストパターン生成に必要な情報を
表したものである。まず、このテスト設計結果の見方に
ついて説明する。図４において、”Ｔ０”で表された位
置に引かれた直線は、テスタ側で入力イベントを発生さ
せるタイミングや、出力信号の観測を行いあらかじめ用
意された信号状態の期待値との比較判定を行うタイミン
グを規定する際の基準となる位置を表している。また、
図４における上向きの矢印は、出力信号の状態の比較判
定を行う観測位置（ストローブ）を表している。また”
Ｔ０”からこの上向きの矢印までを結ぶ右向きの矢印
は、出力信号状態の比較判定位置が”Ｔ０”からの時間
で規定されていることを表しており、この矢印上に書か
れた時間は”Ｔ０”から出力信号比較判定位置までの時
間間隔を表している。また”Ｔ０”の位置から次の”Ｔ
０”までの領域を、以後”テスト周期”と呼ぶものとす
る。

【００３１】また、図４に示したタイミングチャートの
下部に記述された”ＴＳ１”、”ＴＳ２”、”ＴＳ３”
は、テスト設計の結果”ＣｙｃｌｅＡ”をテスト周期で
区分したときに得られた３つのテスト周期に対し、それ
ぞれ割り当てられた”タイミングセット”名称を表して
いる。

【００３２】また、図４における信号ＰＨＹ（１ピン）
の信号波形の右端に書かれた”ＲＺ”は、１テスト周期
中における入力信号の動作を規定する波形モードを表し
ている。”ＲＺ（リターンｔｏゼロ）”波形モードの場
合、１テスト周期中で信号はローからハイへ変化した後
再びローへと変化する状態（”１”）と、１テスト周期
中ローのまま変化しない状態とのうちのどちらかの状態
（”０”）が可能である。例えば、あるテスト周期中で
入力信号をロー→ハイ→ローと変化させたい場合、”Ｒ
Ｚ（リターンｔｏゼロ）”波形モードにおいて、そのテ
スト周期における入力信号のテストパターンは”１”で
ある。テスト設計部１０５では、図４における信号ＰＨ
Ｙ（１ピン）の場合、波形モードをＲＺとし、そのテス
トパターンは、図６に示すように、”１，１，１”とし
て示される。

【００３３】以上、図４に示したテスト設計結果につい
てテスト設計結果の見方について説明してきたが、これ
は図５に示した”ＣｙｃｌｅＢ”に対するテスト設計結
果についても同じである。

【００３４】テスト設計部１０５では、ユーザが定義し
たサイクルに対してテスト設計を行った結果、ユーザが
定義したサイクル毎に、特定のテスト周期を決定し、入
力信号については１テスト周期中の信号動作とテストパ
ターンとの関係を決定し、出力信号については信号状態
の比較判定位置を決定し、また、各テスト周期に対して
はそれぞれに割り当てられたタイミングセットを決定す
る。これらのテスト設計結果から、図６に示すような、
各サイクルに対応したテストパターンの一部が得られ
る。例えば、図４に示した”ＣｙｃｌｅＡ”の場合、信
号”ＡＢ”（２〜５ピン）、信号”ＤＢ”（７〜１０ピ
ン）などのデータ部分以外の信号については、各テスト
周期に対するテストパターンが決定される。

【００３５】テスト設計の結果得られる”Ｃｙｃｌｅ
Ａ”に対するテストパターンをまとめて、図６に示す。
図６において、網かけ表示されている部分は、”Ｄａｔ
ａ１”、”Ｄａｔａ２”によってテストパターンが決ま
る部分であり、それ以外の部分は一意にテストパターン
が決まっている部分である。

【００３６】入力信号”ＰＨＹ”（１ピン）に対して
は、テスト設計の結果”ＲＺ”波形モードが割り当てら
れているが、この信号は第１テスト周期、第２テスト周
期、第３テスト周期のいずれにおいても信号はロー→ハ
イ→ローと変化しており、先に説明した信号動作と波形
モードとの関係から、各テスト周期におけるテストパタ
ーンはいずれも”１”である。また、出力信号”／Ａ
Ｓ”（６ピン）については、各テスト周期における信号
状態の判定位置における出力信号の期待値の状態から、
第１、第２、第３テスト周期におけるテストパターンは
それぞれ”Ｌ”、”Ｌ”、”Ｈ”である。但し、出力信
号のテストパターンについては、入力信号の信号動作規
定用のテストパターンと区別するため、”１”、”０”
のかわりに”Ｈ”（ハイ）、”Ｌ”（ロー）を、また、
ハイインピーダンス状態については”Ｚ”をテストパタ
ーンとして用いるものとする。これらの信号と異なり、
信号”ＡＢ”（２〜５ピン）、信号”ＤＢ”（７〜１０
ピン）のテストパターンは、それぞれの信号上のデー
タ”Ｄａｔａ１”、”Ｄａｔａ２”の内容によって異な
る。但し信号”ＤＢ”の第３テスト周期では、データ出
力の終了後にハイインピーダンス状態に戻った後で信号
評価を行っているため、このテスト周期におけるテスト
パターンは”Ｚ”である。

【００３７】このようにして、テスト設計部１０５で
は、図２に示すような定義された”ＣｙｃｌｅＡ”につ
いて、図４に示すようなテスト設計を行ない、図６に示
すような”ＣｙｃｌｅＡ”に対するテストパターンを生
成する。これと同様に、図３に示すような定義された”
ＣｙｃｌｅＢ”については、図５に示すようなテスト設
計を行ない、図７に示すようなテストパターンを生成す
る。

【００３８】なお、図５および図７の見方は図４および
図８に示したものと同様である。ただし、図５におい
て、信号”ＤＢ”（１０〜１３ピン）の信号波形の右端
に書かれた”ＸＯＲ”は、１テスト周期中における入力
信号動作を規定する波形モードを表しており、１テスト
周期中で信号はハイからローへと変化した後（そのテス
ト周期中で信号状態がローで開始した場合にはそのま
ま）ハイへと変化し、その後ハイからローへと変化する
動作（テストパターン”１”）と、その逆の動作（テス
トパターンは”０”）とのうちのどちらかを選択するこ
とができる。

【００３９】テスト設計部１０５は、図２および図３に
示したサイクル”ＣｙｃｌｅＡ”、”ＣｙｃｌｅＢ”に
対してテスト設計を行い、図４および図５に示したテス
ト設計結果に相当するデータ構造を図１に示す補助記憶
装置１０７にテスト設計結果１１１として格納した後、
主記憶装置１０４中のアプリケーションプログラムであ
るサイクル識別処理部１０６を起動して処理を終了す
る。

【００４０】つぎに、図１に示す、起動されたサイクル
識別処理部１０６は、まず補助記憶装置１０７に先に格
納されたテスト設計結果１１１を参照して、サイクルを
識別するために使用するテンプレートを作成する。テン
プレートは、サイクル定義１１０により定義されたサイ
クルごとに設けられ、複数の入出力信号の各々につい
て、複数のイベントの各々を発生する順序に従って保持
し、また、複数のイベントにおける各イベント間の時間
関係を各イベント間に対応させて保持するものであり、
信号やイベント等の複数のデータをトリー型に接続した
構造になっている。サイクル識別処理部１０６では、シ
ミュレーション結果１１１におけるイベントの発生順序
に従って、各サイクルごとのテンプレートの各々につい
て、イベントの種類と、イベントの発生時刻およびイベ
ント間の時間関係とについてそれぞれ照合を行ない、サ
イクルの各々に相当する、シミュレーション結果の各々
の特定位置を識別する。さらに、各サイクルの発生順序
を識別する。

【００４１】図８には図４に示した”ＣｙｃｌｅＡ”の
識別用のテンプレートの例を、図９には図５に示した”
ＣｙｃｌｅＢ”の識別用のテンプレートの例をそれぞれ
示す。

【００４２】まず、図８に示したテンプレートについて
説明する。図８において、８００に示したデータは、こ
のサイクルに対してユーザが付けた名称（サイクル
名）、不確定なデータであることを示すデータ名（Ｄａ
ｔａ１、Ｄａｔａ２）、および、サイクル中で定義され
ている信号（所属信号）を指すポインタデータから構成
されている。先に説明した通り、このサイクルの名称
は”ＣｙｃｌｅＡ”、データとしては信号”ＡＢ”（２
〜５ピン）上のデータであるＤａｔａ１と、信号”Ｄ
Ｂ”（７〜１０ピン）上のデータＤａｔａ２である。ま
たこのサイクルに所属する信号（ＰＨＹ（１）、ＡＢ
（２−５）、／ＡＳ（６）、ＤＢ（７−１０））につい
ては、図８における所属信号に対応して格納されている
ポインタデータをたどることによって求められる。図８
において、８０１〜８０４に示した４つのデータが、こ
のサイクルに所属する信号を表している。これら８０１
〜８０４に示したデータは、信号番号（ピン番号）とそ
の信号に所属するイベントを指すポインタデータ（図８
に示す「イベント」）と、次の所属信号を指すポインタ
データ（図８に示す「次」）とから構成されている。た
だし、接地記号で表されているポインタデータは、その
データが最終データであることを表しており、以後もこ
の表現を用いる。

【００４３】また、図８において、８０５〜８１５のデ
ータは、各信号に所属するイベントに関する情報を表し
ている。これらのイベントには、信号がローからハイへ
と変化することを表すもの（Ｈｉｇｈ）と、信号がハイ
からローへと変化することを表すもの（Ｌｏｗ）と、複
数の信号におけるイベントをまとめて１つのイベントと
みなすことを表すもの（Ｄａｔａ）と、ハイインピーダ
ンス状態を表すもの（Ｚ）との種類がある。例えば、図
２に示した信号”ＡＢ”はＤａｔａのイベントを１つ持
つが、実際にはこのイベントは、信号”ＰＨＹ”の第１
イベントから３０ｎｓ経過した直後の２、３、４、５ピ
ンの各信号の状態をまとめて表したものである。

【００４４】また、図８における８０５〜８１５に示し
た、イベントに相当するデータは、このイベントの種類
を表すデータ（図８に示す「イベント」）と、イベント
がデータである場合にそのデータを書き込む先を指すポ
インタデータ（図８に示す「データ」）と、このイベン
トの次のイベントを指すポインタデータ（図８に示す
「次」）と、そのイベントの位置に関する制約条件を指
すポインタデータ（図８に示す「時間制約」）と、その
イベントの位置が実際に確定した時間を書き込むための
データ欄（図８に示す「確定時間」）とを備える。

【００４５】また、図８における８１６〜８２５に示し
たデータは、信号毎のこれらのイベント間の時間関係を
表しており、先に説明した８０５〜８１５のイベントに
相当するデータ中の時間制約を指すポインタデータによ
って指される。８１６〜８２５のデータは、イベント間
の時間間隔（図８に示す「時間」）と、どのイベントか
らどのイベントが規定されているかを表すためのポイン
タデータ（図８に示す「規定元」）とを備える。例え
ば、図２に示した信号”ＡＢ”は、信号”ＰＨＹ”の第
１イベントから３０ｎｓした後にＤａｔａのイベントを
持つので、データ８１１におけるイベント”Ｄａｔａ”
の時間制約が、データ８２１に３０ｎｓの時間として規
定され、また、その時間の規定元として、データ８０５
（信号番号”１”の第１イベント）がポインタにより示
されている。

【００４６】以上、図８に示したテンプレートについて
説明したが、これは図９に示したテンプレートについて
も同様である。

【００４７】サイクル識別処理部１０６では、図８およ
び図９に示すようなテンプレートに相当するデータを作
成し、図１に示すメモリ１１４に格納する。テンプレー
トの作成は、サイクル定義１１０において、行なってお
いてもよい。

【００４８】サイクル識別処理部１０６におけるテンプ
レート作成方法としては、ユーザが付けた名称（サイク
ル名）と、データ名（Ｄａｔａ１、Ｄａｔａ２）とを、
図２に示す定義されたサイクルから抽出し、データ８０
０に登録する。つぎに、所属信号を図２に示す定義され
たサイクルから抽出し、所属信号のポインタデータを登
録すると共に、図８に示すデータ８０１〜８０４のよう
に、信号番号を登録し、ポインタデータを登録すること
によりデータ８０１〜８０４を接続する。つぎに、それ
ぞれの所属信号毎に、すべてのイベントを検出し、それ
ぞれのイベントの種類を検出し、各イベントごとにデー
タであるか否か、つぎのイベントが存在するか否か、時
間制約があるかないかを判定し、図８に示すデータ８０
５〜データ８１１のようにそれぞれ登録する。時間制約
がある場合には、さらに、図２に示す定義されたサイク
ルから時間制約を抽出し、データ８１６〜８２５に示す
ように対応するイベントについて、時間と規定元との登
録を行なう。また、つぎのイベントは、図８に示す
「次」のポインタデータにより差し示される。このよう
にして、定義されたサイクルごとにテンプレートが作成
される。

【００４９】つぎに、サイクル識別処理部１０６は、こ
れらのテンプレートを使用して、図１に示す補助記憶装
置１０７に格納されているシミュレーション結果１０９
からサイクルを識別し、識別されたサイクルの各々につ
いて確定したデータを抽出し、これらに基づいてマクロ
パターン列を生成する。マクロパターン列は、シミュレ
ーション結果１０９から識別されたサイクルにおけるサ
イクル名と、サイクルの発生順序と、各々のサイクルに
おける確定したＤａｔａの値とを列挙したものであり、
サイクルのタイミングの変更に直接影響しない部分を、
テストパターンを生成する前の中間的なデータとして保
持しておけるものである。このため、サイクルのタイミ
ングの変更があっても、このマクロパターン列の内容は
変更する必要がない。

【００５０】まず、図１０にシミュレーション結果の例
を示す。この例では、１〜１０ピンの各信号毎に、シミ
ュレーションの結果得られた信号動作が記述されてい
る。なお、図１０に示した時間は、シミュレーション開
始時点から各イベントの発生時までの経過時間を表して
いる。シミュレーション結果は、計算機上で仮想的にＩ
Ｃの機能を実現させて、入力信号を入力したときに、Ｉ
Ｃが正常な場合の出力信号の期待値を示し、基準時間か
らイベントまでの時間を記述したものであり、複数種類
のサイクルの各々が任意の順序で時系列に並べられ、各
サイクルについて確定したデータを含んでいる。

【００５１】図１０に示すようなシミュレーション結果
があらかじめ図１に示す補助記憶装置１０７に格納され
ている。

【００５２】サイクル識別処理部１０６では、図１１に
示した処理フローに従ってサイクル識別の処理を行う。

【００５３】図１１において、まず、サイクル識別処理
部１０６は、図１０に示すシミュレーション結果中のイ
ベントを指させるためのポインタデータを２つ用意し、
これらのポインタに図１０に示すシミュレーション結果
で最も時間的に早いイベントを指させる。以後、これら
の２つのポインタデータのうち一つを、このシミュレー
ションにおける開始位置を示すための開始位置ポインタ
と呼び、もう一方を、このシミュレーションにおける現
在処理中のイベント位置を示すための現在位置ポインタ
と呼ぶ（Ｓ１１００）。図１０に示すシミュレーション
結果においては、時間的に最も早いイベントである、信
号”ＰＨＹ”（１ピン）の第１イベントをポインタデー
タにより指し示す。

【００５４】つぎに、サイクル識別処理部１０６は、図
８および図９に示したような作成されたテンプレートの
うちの一つを選択する（Ｓ１１０１）。この選択は、図
８に示すテンプレートの選択後、第１イベントに該当す
るイベントがテンプレートにない場合には、他の図９に
示すテンプレートを選択するというように、順番に選択
していく。ここでは、図８に示した”ＣｙｃｌｅＡ”に
相当するテンプレートを選択したとして、以後の説明を
行う。

【００５５】つぎに、現在位置ポインタの位置にあるイ
ベントについて、そのイベントが所属する信号名から、
図８に示すテンプレート中からそのイベントに相当する
と考えられるデータを捜す（Ｓ１１０２）。現時点で
は、現在位置ポインタは、図１０に示すシミュレーショ
ン結果中で時間的に最も早いイベントである、信号”Ｐ
ＨＹ”（１ピン）の第１イベントを指している。このイ
ベントの発生時間はシミュレーション開始時点から１２
０ｎｓ経過した時点であり、イベントの種類としては”
Ｈｉｇｈ”である。サイクル識別処理部１０６は、図８
に示すテンプレート中で、１ピンの信号に所属するイベ
ントで、イベント種類が”Ｈｉｇｈ”であるデータを捜
す。この例では、図８中の８０５のデータが合致する。

【００５６】つぎに、サイクル識別処理部１０６は、こ
のデータ８０５が時間制約をもつか（Ｓ１１０３）、ま
たイベント種類がデータであるかないかをテンプレート
を参照して調べる。テンプレート中に、時間制約がある
場合は、その制約を満足するかチェックする。また、テ
ンプレート中に、イベント種類がデータであると、規定
されているときには、シミュレーションの結果から対応
するイベントにおけるデータ値を抽出し、図８に示すテ
ンプレートのデータ８００中のデータ欄（Ｄａｔａ１，
Ｄａｔａ２）に書き込む（Ｓ１１０４）。例えば、図８
におけるデータ８０５は、イベントの種類がデータでな
く、時間制約を持たず、またイベント種類としては”Ｈ
ｉｇｈ”であるため、時間制約チェック、データ内容書
込みの両処理をスキップし、現在位置ポインタの指すイ
ベントの発生時間を、シミュレーションの結果から対応
するイベントにおける発生時間を抽出し、図８に示すデ
ータ８０５の確定時間の欄に書込む。この例では、確定
時間として”１２０ｎｓ”が図８に示すデータ８０５の
確定時間の欄に書き込まれる（Ｓ１１０５）。

【００５７】つぎに、サイクル識別処理１０６は、図８
に示すテンプレート中のデータ８０５〜８１５の全ての
確定時間の欄が埋まっているかを調べ、全て確定時間が
書きこまれていれば、図１０に示すシミュレーション結
果中で開始位置ポインタと現在位置ポインタの両ポイン
タにはさまれている領域が図８に示すテンプレート、つ
まりユーザが定義したサイクル”ＣｙｃｌｅＡ”に相当
すると判断する。現時点ではまだテンプレートは埋まっ
ていないので、現在位置ポインタがシミュレーション結
果の最後まできていないことを確認して、現在位置ポイ
ンタに次のイベントを指させ、図１１に示すＳ１１０２
以降の処理を繰り返す。

【００５８】この時点で現在位置ポインタが指している
イベントは、図１０におけるシミュレーション結果中の
２〜５ピンの信号の第１イベントである。ここでポイン
タは複数のイベントを同時に指しているが、これは図８
に示すテンプレート中で、２〜５ピンをまとめて１つの
信号としているためである。従って現在位置ポインタが
指しているイベントは、図１０中の信号”ＡＢ”（２〜
５ピン）の第１イベントであり、発生時間はシミュレー
ション開始時点から１５０ｎｓ経過した時点であり、イ
ベントの種類は”Ｄａｔａ”、また、そのデータ内容は
図１０に示すシミュレーションの結果から”１０１１”
（ただし、これは、２、３、４、５ピンの順に、このイ
ベントにおけるデータを並べた場合を示す）である。サ
イクル識別処理部１０６は、図８に示すテンプレート中
で、２〜５ピンの信号に所属するイベントで、イベント
種類が”Ｄａｔａ”であるデータ構造を捜す。この例で
は、図８中に示す８１１のデータ構造が合致する。この
データ構造は時間制約８２１を持っている。８２１か
ら、その規定元のイベントは１ピンの第１イベントであ
り、両イベント間の時間間隔は３０ｎｓと規定されてい
る。ここで、シミュレーション結果を参照すると、８０
５のイベントの確定時間は１２０ｎｓ、現在位置ポイン
タが指しているイベントの発生時間は１５０ｎｓであ
り、この時間制約を満たしている。また、このイベント
の種類は”Ｄａｔａ”であるため、サイクル識別処理部
１０６は、抽出したデータ内容”１０１１”を、図８、
８１１中のデータポインタが指す位置、つまり８００中
の”Ｄａｔａ１”の欄に書き込む。最後に、このイベン
トの発生時間１５０ｎｓを図８のテンプレート中の８０
５の確定時間の欄に書き込む。

【００５９】以下、サイクル識別処理部１０６は、図８
に示すテンプレート中の全イベントが確定するまで同様
の処理を行う。この処理の途中で現在位置ポインタが指
すイベントに相当するイベントがテンプレート中で見つ
からなかったり、時間制約を満足しないような場合に
は、それまでにテンプレートに書き込んだデータを全て
クリアして、現在位置ポインタの指す位置を開始位置ポ
インタの指す位置まで戻して、次のテンプレートの候補
について最初から処理を繰り返す。合致するテンプレー
トが見つからない場合、ユーザがサイクルとして定義し
ていない信号動作がシミュレーション結果中に含まれて
いることになり、該当サイクル無しとして処理を終了す
る。サイクルが見つからなかったときには、サイクル定
義１１０により新たなサイクルを定義する必要があるの
で、ユーザにサイクル定義を行なうように促す。この場
合、サイクルが検出できなかったシミュレーションの特
定期間を出力するようにしてもよい。新たなサイクルが
定義された場合には、そのサイクルについてのテンプレ
ートを作成し、このテンプレートを追加して図１１に示
す処理に従ってマクロパターン列の生成を行なう。

【００６０】テンプレート中の全イベントが埋まった場
合には、サイクル識別処理部１０６は、シミュレーショ
ン結果中の開始位置ポインタと現在位置ポインタに挟ま
れた領域が、ユーザが定義したどのサイクルに相当する
かと、そのサイクル中のデータ内容を表すマクロパター
ンを生成する。ここでは、マクロパターンの記述形式と
して、サイクル名称に続けてサイクル中のデータを列挙
する形式とする。従って、図８に示すテンプレートが全
て埋まった場合に生成されるマクロパターンは、次の形
式で表される。

【００６１】ＣｙｃｌｅＡ（１０１１、１００１） サイクル識別処理部１０６は、上記マクロパターンに相
当するデータを図１におけるのメモリ１１４上に確保し
た後、図８に示すテンプレートに書き込んだ全データを
クリアして、開始位置ポインタを現在位置ポインタが指
しているイベントと同じイベントを指すようにセットし
て、図１１に示す１１０１以降の処理を続ける。サイク
ル識別処理部１０６は以上の処理を繰り返して、サイク
ルの発生順序を検出し、マクロパターン列を生成する。

【００６２】図１２（ａ）に、図１０のシミュレーショ
ン結果に相当するマクロパターン列の例を示す。サイク
ル識別処理部１０６はこのマクロパターン列に相当する
データを図１の補助記憶装置１０７にマクロパターン列
１１２として格納した後、主記憶装置１０４中のテスト
パターン生成部１１４を起動して処理を終了する。

【００６３】起動されたテストパターン生成部１１４
は、図１に示す補助記憶装置１０７中のテスト設計結果
１１１を参照して、マクロパターン列１１２をテストパ
ターンに変換する。この例では、前述したように、図１
２（ａ）に示したマクロパターン列が生成され、また、
図４および図５に示した”ＣｙｃｌｅＡ”、”Ｃｙｃｌ
ｅＢ”に対するテスト設計結果から、サイクル中のデー
タに依存しない部分についてのテストパターンは、それ
ぞれ図６および図７に示すように生成されている。テス
トパターン生成部１１４は、まず、図１２（ａ）中の最
初のマクロパターンである”ＣｙｃｌｅＡ（１０１１、
１００１）”から、図４におけるのＤａｔａ１に相当す
るデータ内容は１１０１、Ｄａｔａ２に相当するデータ
内容は１００１であることを認識し、認識したデータか
ら図６に示したテストパターンの内、Ｄａｔａ１、Ｄａ
ｔａ２に依存するため不定であったテストパターンを決
定する。ここで２〜５ピン、７〜１０ピンはいずれも出
力信号であるため、そのテストパターンについては”
１”、”０”のかわりに”Ｈ”、”Ｌ”を、またハイイ
ンピーダンス状態については”Ｚ”を用いるため、図６
中、Ｄａｔａ１に依存するテストパターンはＨＬＨＨ
（ただし、これは、２、３、４、５ピンの順にデータを
列挙した場合を示す）、Ｄａｔａ２に依存するテストパ
ターンはＨＬＬＨ（ただし、これは、７、８、９、１０
ピンの順にデータを列挙した場合を示す）となる。

【００６４】つぎに、テストパターン生成部１１４は、
図１２（ａ）中のマクロパターン”ＣｙｃｌｅＢ（１１
０１、００１０）”については、図５に示すのＤａｔａ
１に相当するデータ内容は１１０１、Ｄａｔａ２に相当
するデータ内容は００１０であることを認識し、認識し
たデータから図７に示したテストパターンの内、Ｄａｔ
ａ１、Ｄａｔａ２に依存するため不確定であったテスト
パターンを決定する。ここで、２〜５ピンは出力信号で
あるため、Ｄａｔａ１に依存するテストパターンはＨＨ
ＬＨ（ただし、これは、２、３、４、５ピンの順にデー
タを列挙した場合を示す）である。また、このサイクル
中では７〜１０ピンは入力信号として定義されており、
波形モードとしては先に説明した”ＸＯＲ”が割り当て
られているため、Ｄａｔａ２に依存するテストパターン
は００１０（ただし、これは、７、８、９、１０ピンの
順にデータを列挙した場合を示す）である。

【００６５】以上まとめると、図１２（ａ）のマクロパ
ターン列に相当するテストパターンは、”Ｃｙｃｌｅ
Ａ”，”ＣｙｃｌｅＢ”の順番と各々の確定したデータ
とに従って、図１２（ｂ）に示すように生成される。テ
ストパターン生成部１１４は、このテストパターンに相
当するデータ構造を、図１に示す補助記憶装置１０７に
テストパターン１１３として格納した後、メモリ１１４
に格納していたデータをクリアしてその処理を終了す
る。

【００６６】以上が、本装置によるテストパターン生成
処理の概要である。テストパターン生成処理により生成
されたテストパターンを利用し、ＩＣテスタによりＩＣ
のテストを行なうことができる。

【００６７】また、テストパターン作成後に、イベント
の発生時刻を変更することにより、ＩＣの動作タイミン
グが変更された場合には、サイクルの種類とその発生順
序と確定したデータとは変更されないので、再度シミュ
レーションを行なう必要が無くなる。このように、サイ
クルのタイミングの変更に直接影響しない部分のデータ
を、サイクルの種類とその発生順序と確定したデータと
をマクロパターン列として保持しておくので、サイクル
のタイミングの変更があっても、シミュレーションを再
度実行する必要がない。

【００６８】本実施例によれば、ＩＣ設計時に設計検証
の目的で行われるシミュレーションの結果からテストパ
ターンを生成することが可能となる。また、テストパタ
ーン作成後に、ＩＣの動作タイミングが変更された場合
に、その変更に対応したテストパターンを高速に生成す
ることが可能である。この結果、テストパターンの作成
・修正作業工数を削減する効果がある。

【００６９】つぎに、第２の実施例を説明する。

【００７０】第１の実施例では、シミュレーション結果
からテストパターンを生成する方法について説明した。
第２の実施例では、シミュレーション結果の検証作業の
支援方法およびその装置について説明する。本実施例に
おける装置の構成および処理機能は、第１の実施例にお
ける装置と同様の機能を備える。パターン生成部１１４
は、備えなくてもよい。

【００７１】本実施例におけるシミュレーション結果の
検証支援装置の処理内容は、ユーザがサイクルを定義し
てから、マクロパターン列を生成し、図１に示す補助記
憶装置１０７にマクロパターン列を格納するまでは、第
１の実施例の場合と同様である。マクロパターン列は、
サイクルの種類とサイクルの種類の発生順序と確定した
データとを示している。この後、本装置は、このマクロ
パターン列を、出力手段であるディスプレイ１０３上に
表示する。

【００７２】本実施例によれば、ユーザは、このマクロ
パターン列を参照することによって、直接シミュレーシ
ョン結果を参照する場合に比べて、より容易にシミュレ
ーション結果の検証作業を行うことが可能である。例え
ば、マクロパターン列は、サイクルの発生順序を示して
いるので、ユーザは、このマクロパターン列を参照する
ことにより、ＩＣの動作サイクルの発生順序により、シ
ミュレーションが正しく行なわれているか否かを判断す
ることができる。

【００７３】つぎに、第３の実施例を説明する。

【００７４】第１の実施例では、シミュレーション結果
からテストパターンを生成する方法について説明した。
第３の実施例においては、シミュレーション結果が存在
しない場合、または、シミュレーション内容とは異なる
テストを行う場合の、テストパターンの記述方法および
装置について説明する。本実施例においては、シミュレ
ーション結果の代わりに、ユーザがマクロパターン列を
入力し、このマクロパターン列を利用することにより、
テストパターンを作成する方法を説明する。

【００７５】本実施例におけるテストパターン生成装置
の構成および処理機能は、第１の実施例の装置における
シミュレーション結果１０９を記憶する代わりに、入力
装置としてのキーボード１０１およびポインティングデ
バイス１０２において、マクロパターン列の入力を受け
付ける。受け付けたマクロパターン列は、図１に示す補
助記憶装置１０７中にマクロパターン列１１２として格
納する。この場合、図１に示すサイクル識別処理部１０
６は備えなくてもよい。

【００７６】本実施例におけるテストパターン生成装置
の処理内容は、ユーザがサイクルを定義してから、それ
らのサイクルに対してテスト設計を行い図１に示す補助
記憶装置１０７にテスト設計結果１１１として格納する
までは、第１の実施例の場合と同様である。つぎに、本
実施例では、図１に示すディスプレイ１０３上に、ユー
ザにマクロパターン列を入力するよう促すメッセージを
表示する。そしてユーザによるマクロパターン列の入力
後、本装置は入力されたマクロパターン列を図１に示す
補助記憶装置１０７中にマクロパターン列１１２として
格納する。この後、本装置は、図１に示す補助記憶装置
１０７中のテスト設計結果１１１と、ユーザが入力した
マクロパターン列１１２とを参照してテストパターンを
生成する。このテストパターン生成の処理内容は、第１
の実施例の場合と同様に行なえる。

【００７７】本実施例によれば、ユーザは、サイクルの
定義とマクロパターン列を入力することのみでシミュレ
ーションを行なう必要がなくなる。これにより、より容
易にＩＣのテストパターンを生成することができる。

【００７８】上記各実施例によれば、ＩＣ設計時に設計
検証の目的で行われるシミュレーションの結果からテス
トパターンを生成することが可能である。またテストパ
ターン作成後にＩＣの動作タイミングが変更された場合
に、シミュレーションを再実行することなく、その変更
に対応したテストパターンを生成することが可能であ
る。この結果、テストパターンの作成・修正作業工数を
削減する効果がある。

【００７９】

【発明の効果】本発明によれば、ＩＣのテストパターン
生成装置およびその生成方法において、ＩＣの動作サイ
クルのタイミングが変更された場合に、変更内容に対応
したテストパターンの再生成が容易となる。

【図面の簡単な説明】

【図１】第１の実施例におけるテストパターン生成装置
の構成図である。

【図２】第１の実施例において、ユーザが定義したサイ
クルの例を示す説明図である。

【図３】第１の実施例において、ユーザが定義したサイ
クルの例を示す説明図である。

【図４】図２に示したサイクルに対するテスト設計の結
果の一部を表した説明図である。

【図５】図３に示したサイクルに対するテスト設計の結
果の一部を表した説明図である。

【図６】図４に示したテスト設計結果から得られる、図
２に示したサイクルに対応したテストパターンの一部を
表す説明図である。

【図７】図５に示したテスト設計結果から得られる、図
３に示したサイクルに対応したテストパターンの一部を
表す説明図である。

【図８】図２に示したサイクルに対応した、サイクル識
別処理用テンプレートの例である。

【図９】図３に示したサイクルに対応した、サイクル識
別処理用テンプレートの例を示す説明図である。

【図１０】ＩＣのシミュレーション結果を表す説明図で
ある。

【図１１】図８および図９に示したテンプレートを用い
て、シミュレーション結果中から図２および図３に示し
たサイクルを識別してマクロパターン列を生成する場合
の、本装置の処理のフローチャートである。

【図１２】図１０に示したシミュレーション結果から得
られたマクロパターン列と、テストパターンの例を示す
説明図である。

【符号の説明】

１００…中央処理装置、１０１…キーボード、１０２…
ポインティングデバイス、１０３…ディスプレイ、１０
４…主記憶装置、１０７…補助記憶装置、１１４…メモ
リ。

Claims (8)

【特許請求の範囲】
1. 【請求項１】ＩＣの複数の入出力信号の動作パターンを
   テストするテスタの動作を規定するテストパターンを生
   成するテストパターン生成装置において、 前記テスタのテストのサイクルである各テストサイクル
   においてテストする、前記ＩＣの複数の入出力信号の各
   々についての動作パターンを表すテストサイクルの定義
   を、前記テストサイクルの実行順序に依存するために特
   定の入出力信号の動作パターンが不確定であることの定
   義を含めて受け付けるサイクル定義手段と、 前記サイクル定義手段において定義された各テストサイ
   クルを特定の順序で実行したシミュレーションによって
   得られた前記ＩＣの複数の入出力信号の動作パターンを
   記述したシミュレーション結果を記憶する記憶手段と、 前記記憶手段に記憶されたシミュレーション結果と、前
   記サイクル定義手段により定義された前記各テストサイ
   クルの前記入出力信号の動作パターンとを比較し、前記
   シミュレーションにおける前記サイクル定義手段で定義
   された各テストサイクルの実行順序と、前記不確定であ
   ることを定義された入出力信号の動作パターンに相当す
   る前記シミュレーション結果中における入出力信号の特
   定の動作パターンとを抽出し保持する保持手段と、 前記各テストサイクルの定義中の、前記不確定であるこ
   との定義を、当該不確定であることの定義に対応する前
   記保持手段に保持された入出力信号の特定の動作パター
   ンの定義に置き換え、当該置き換えた各テストサイクル
   の定義によって定義されるテストサイクルによって表さ
   れる前記入出力信号の動作パターンを、前記保持手段に
   保持されたテストサイクルの実行順序に従ってテストす
   る前記テスタの動作を規定するテストパターンを生成す
   る生成手段とを有することを特徴とするテストパターン
   生成装置。
2. 【請求項２】請求項１において、前記サイクル定義手段
   は、前記ＩＣの複数の入出力信号の各々について、あら
   かじめ定めた状態の変化の種類を示す複数のイベント
   と、前記複数のイベントの各イベント間の時間関係と、
   前記特定の入出力信号の動作パターンが不確定であるこ
   との定義とにより、前記動作パターンを表すテストサイ
   クルの定義を受け付け、 前記記憶手段は、前記シミュレーション結果として、前
   記ＩＣの複数の入出力信号の各々について、前記複数の
   イベントと、前記複数のイベントの各々が実行される、
   前記動作の開始時点からの実行時刻とを記憶し、 前記保持手段は、前記記憶手段に記憶されたシミュレー
   ション結果と、前記サイクル定義手段により定義された
   前記テストサイクルの各々とを、前記複数のイベントの
   各々について、前記イベントの種類の照合と、前記イベ
   ントの実行時刻およびイベント間の時間関係の照合とを
   行なうことにより、前記比較を行なうことを特徴とする
   テストパターン生成装置。
3. 【請求項３】請求項２において、前記サイクル定義手段
   は、前記各テストサイクルごとに、前記複数の入出力信
   号の各々について、前記複数のイベントの各々を実行す
   る順序に従って保持し、また、前記複数のイベントにお
   ける各イベント間の時間関係を当該各イベント間に対応
   させることによりテンプレートとしてそれぞれ保持し、 前記保持手段は、前記シミュレーション結果におけるイ
   ベントの実行順序に従って、前記各テストサイクルのテ
   ンプレートの各々について前記照合を行なうことを特徴
   とするテストパターン生成装置。
4. 【請求項４】請求項１において、前記各テストサイクル
   の定義について、前記特定の入出力信号の動作パターン
   を変更する変更手段をさらに有し、 前記生成手段は、前記変更手段により変更された各テス
   トサイクルの定義によって定義されるテストサイクルに
   よって表される前記入出力信号の動作パターンを、前記
   保持手段に保持されたテストサイクルの実行順序に従っ
   てテストする前記テスタの動作を規定するテストパター
   ンをさらに生成することを特徴とするテストパターン生
   成方法。
5. 【請求項５】ＩＣの複数の入出力信号の動作パターンを
   テストするテスタの動作を規定するテストパターンを生
   成するテストパターン生成方法であって、 前記テスタのテストのサイクルである各テストサイクル
   においてテストする、前記ＩＣの複数の入出力信号の各
   々についての動作パターンを表すテストサイクルの定義
   を、前記テストサイクルの実行順序に依存するために特
   定の入出力信号の動作パターンが不確定であることの定
   義を含めて受け付ける第１のステップと、 前記定義された各テストサイクルを特定の順序で実行し
   たシミュレーションによって得られた前記ＩＣの複数の
   入出力信号の動作パターンを記述したシミュレーション
   結果を記憶する第２のステップと、 前記記憶されたシミュレーション結果と、前記定義され
   た前記各テストサイクルの前記入出力信号の動作パター
   ンとを比較し、前記シミュレーションにおける前記定義
   されたテストサイクルの実行順序と、前記不確定である
   ことを定義された入出力信号の動作パターンに相当する
   前記シミュレーション結果中における入出力信号の特定
   の動作パターンとを抽出し保持する第３のステップと、 前記各テストサイクルの定義中の、前記不確定であるこ
   との定義を、当該不確定であることの定義に対応する前
   記保持手段に保持された入出力信号の特定の動作パター
   ンの定義に置き換え、当該置き換えた各テストサイクル
   の定義によって定義されるテストサイクルによって表さ
   れる前記入出力信号の動作パターンを、前記保持された
   テストサイクルの実行順序に従ってテストする前記テス
   タの動作を規定するテストパターンを生成する第４のス
   テップとを有することを特徴とするテストパターン生成
   方法。
6. 【請求項６】請求項５において、前記各テストサイクル
   の定義について、前記特定の入出力信号の動作パターン
   を変更する第５のステップをさらに有し、 前記第５のステップ後、前記変更された各テストサイク
   ルの特定の入出力信号の動作パターンに基づいて、前記
   第４のステップをさらに行なうことを特徴とするテスト
   パターン生成方法。
7. 【請求項７】テストのサイクルである各テストサイクル
   を特定の実行順序で実行するシミュレーションによりＩ
   Ｃの複数の入出力信号の動作パターンを記述したシミュ
   レーション結果を検証するシミュレーション結果の検証
   支援装置であって、 各テストサイクルにおいてテストする、前記ＩＣの複数
   の入出力信号の各々についての動作パターンを表すテス
   トサイクルの定義を、前記テストサイクルの実行順序に
   依存するために特定の入出力信号の動作パターンが不確
   定であることの定義を含めて受け付けるサイクル定義手
   段と、 前記サイクル定義手段において定義された各テストサイ
   クルを特定の順序で実行したシミュレーションによって
   得られた前記ＩＣの複数の入出力信号の動作パターンを
   記述したシミュレーション結果を記憶する記憶手段と、 前記記憶手段に記憶されたシミュレーション結果と、前
   記サイクル定義手段により定義された前記各テストサイ
   クルの前記入出力信号の動作パターンとを比較し、前記
   シミュレーションにおける前記サイクル定義手段で定義
   されたテストサイクルの実行順序と、前記不確定である
   ことを定義された入出力信号の動作パターンに相当する
   前記シミュレーション結果中における入出力信号の特定
   の動作パターンとを抽出し出力する出力手段とを有する
   ことを特徴とするシミュレーション結果の検証支援装
   置。
8. 【請求項８】ＩＣの複数の入出力信号の動作パターンを
   テストするテスタの動作を規定するテストパターンを生
   成するテストパターン生成装置において、 前記テスタのテストのサイクルである各テストサイクル
   においてテストする、前記ＩＣの複数の入出力信号の各
   々についての動作パターンを表すテストサイクルの定義
   を、前記テストサイクルの実行順序に依存するために特
   定の入出力信号の動作パターンが不確定であることの定
   義を含めて受け付けるサイクル定義手段と、 前記サイクル定義手段で定義された各テストサイクルの
   実行順序と、前記不確定であることを定義された入出力
   信号の動作パターンに相当する入出力信号の特定の動作
   パターンとを入力する入力手段と、 各テストサイクルの定義中の、前記不確定であることの
   定義を、当該不確定であることの定義に対応する前記入
   力手段で入力された入出力信号の特定の動作パターンの
   定義に置き換えた各テストサイクルの定義によって定義
   されるテストサイクルによって指定される前記入出力信
   号の動作パターンを、前記入力手段で入力されたテスト
   サイクルの実行順序に従ってテストする前記テスタの動
   作を規定するテストパターンを生成する生成手段とを有
   することを特徴とするテストパターン生成装置。