JP2004501472A - テストプログラムを最適化するための方法および装置 - Google Patents

テストプログラムを最適化するための方法および装置 Download PDF

Info

Publication number
JP2004501472A
JP2004501472A JP2002504593A JP2002504593A JP2004501472A JP 2004501472 A JP2004501472 A JP 2004501472A JP 2002504593 A JP2002504593 A JP 2002504593A JP 2002504593 A JP2002504593 A JP 2002504593A JP 2004501472 A JP2004501472 A JP 2004501472A
Authority
JP
Japan
Prior art keywords
action
test program
display
actions
log
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002504593A
Other languages
English (en)
Inventor
ヴィルフリート テーンテン
ハイコ バイヤー
ヴァルトラウト ハルトル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2004501472A publication Critical patent/JP2004501472A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

本発明の多数のアクション(TS1,TS2,…,SS1,SS2,…)から構成されるテストプログラムの最適化を支援する方法は、a) 前記テストプログラム(7)を装置(1)に適用するステップと、b) 1つのアクションにそれぞれ相応する複数のエントリを有するログを記録するステップと、c) 前記ログから導出される、前記のアクションの流れのグラフィック表示(22,25,29)を出力するステップとを有し、前記の各エントリには、アクションの実行の時間と種類とが少なくとも示されており、前記出力は、テストプログラムを適用中に実行されるアクションうちの少なくとも1つの種類を強調することによって行われる。

Description

【0001】
本発明は、テストプログラムを最適化する際にユーザを支援する方法および装置に関する。
【0002】
複雑な電子機器または回路の新たな開発または最適化には無数のテストが必要であり、これらのテストにおいてはテストシステムの信号を試験体に入力して、これによって発生した被検体の挙動と、予想される挙動との一致または偏差を評価する。これに対して使用されるテストシステムは、アクションがテストプログラムによって制御される手段(Instrument)の集合体と捉えることができる。ここで「手段」という語は極めて広い意味で理解されたい。したがって手段とし、個別の信号発生器または個別の測定手段も、信号発生器または測定手段のグループも共に含むことができ、ここでこれらは制御ユニットのコントロールの下で協働して、テストすべき試験体の具体的な適応状況が、供給される信号によってシミュレーションされるか、または試験体において取り出される複数の応答信号の時間的な相互作用が分析されるのである。
【0003】
テストプログラムというものは、個別の手段のアクションを定義する、計算機プログラムと類似の命令の列から構成される。これらの命令の列は、通常、人間の手で書かれる。その時間的な最適化は、テストプロセスの加速という視点から望まれるだけでなく、場合によってはつぎのようなことのために必要不可欠であることも多い。すなわち、時間的にクリティカルな所定の適用状況において必要な信号の列を適時に供給して試験体をテストし、この信号に対する試験体の応答を評価できるようにするため、時間的な最適化が必要不可欠であることも多いのである。
【0004】
このような最適化には多くの専門知識およびプログラミング時間が必要である。このような時間的なコストを低減して最適化を系統化することのできるツールはこれまで欠如していた。
【0005】
発明の利点
このような欠如した状況は、本発明の方法および装置を実施することによって終結させられる。
【0006】
本発明の方法では、テストプログラムを機器に適用する際、テストプログラムによって実行される1つずつのアクションに相応する、多数のエントリを有するログ(Protokol)を記録し、ここで各エントリには少なくともアクションの実行時間および種類が示される。引き続きこのログからアクションの流れのグラフィック表示が導出され、このグラフィック表示では、テストプログラムの適用中に実行されるアクションのうちの、ユーザによって選択された少なくとも1つの種類が強調される。
【0007】
ユーザはこのようにして最短の時間で、選択したアクションの時間的な分布および頻度について概観を得ることができ、ないしは種々のアクションを選択することによって、テストプログラムによって実行されるアクション一般の時間的な分布および頻度について概観を得ることができる。このような時間的な分布が既知である状況で行うことのできる最適化ステップは、強調されるアクションの種類に応じて様々である。強調されるアクションが例えば手段の待ち状態を表す場合、プログラマは、グラフィック表示に基づいて、このような待ち時間を、別の手段によって実行されるべきアクションで埋めてみることが可能である。これが手段と試験体の信号入力点ないしは出力点とを接続する操作の場合、つぎのことを試めしてみることができる。すなわち個々のアクションを実行する順番を交換して、これによりこの信号入力/出力点において複数の測定操作が、その間に接続を解除することなく実行でき、接続を確立および解除するのに伴う時間的な損失が最小化されることを試してみることができるのである。
【0008】
有利な実施形態によれば、このテストプログラムは階層構造を有する。すなわち、これは第1レベルのアクションの列からなり、これらのアクションそれ自体はより高いレベルのアクションから構成することができ、ここで各アクションはもはや分解することのできない基本的なアクションであるか、またはこれはつぎにレベルの高い複数のアクションから構成されるのである。
【0009】
このような階層的な構造化によって、テストプログラムの作成および保守だけでなく、グラフィック表示の導出も容易になる。これによってユーザはレベルを選択することができ、これによりグラフィック表示に、このレベルのアクションだけが、または有利にはレベルが1または複数レベル低いアクションも含まれるようにする。この際にユーザによって選択されるレベルは、強調のために選択されていたアクションのレベルと必ずしも同じである必要はない。これらのレベルが異なる場合、ユーザには選択したアクションの発生が指示される。ここでこれは、表示されたアクションのうちで、選択した種類のアクションを含むものが強調されることによって行われる。
【0010】
表示の殊に柔軟な形態は、ディスプレイにおける表示である。
【0011】
有利な実施形態によって可能になるのは例えば、グラフィック表示に表示されるアクションのユーザによる選択に応じて、(よりレベルの低い)複数のアクションの別のグラフィック表示が形成されることであり、ここでこれらのアクションから、選択された上記のアクションが構成されている。
【0012】
有利な実施形態によってさらに、グラフィックなポインティングデバイス、例えばマウスまたはトラックボールを使用することができ、これによって、より詳しく表示すべきアクションが選択される。
【0013】
有利な発展形態によれば各ログエントリに、ロギングされたアクションに相応する、テストプログラムの個所への参照指示が記録される。このようにすることによってユーザが可能になるのは、グラフィック表示におけるアクションの選択によって、テストプログラムのコードに直接マークを挿入することであり、これにより、後にこのプログラムをこのマークされた個所において編集することができ、またプログラムエディタにおいて、このマークされた個所に相応するプログラムの個所に直接ジャンプすることができる。
【0014】
本発明の別の特徴および利点は、添付の図面を参照して行われる以下の実施例の説明に記載されている。
【0015】
図面
ここで、
図1は、テストプログラムの最適化を支援する本発明の装置の概略ブロック図を示しており、
図2は、装置の第2実施形態のブロック図を示しており、
図3は、本発明により形成されるグラフィック表示の例示的なビューを示しており、
図4は、第2のグラフィック表示を示している。
【0016】
実施例の説明
図1には、最適化を支援する本発明の装置を有するテストシステムが示されている。極めて理想化されたこの図において参照符号1は、テストすべき機器を示している。この説明における機器とは、例えば、ユニット全体、電気回路、殊に集積回路とすることができる。テスタの複数の端子3は、機器1の回路の種々異なる点に接続されており、これによってテスタからの信号が機器1に供給され、ないしはこれらの信号に対する機器1の反応が取り出される。
【0017】
テスタ2の内部ではスイッチングマトリクスまたは結合フィールド(Koppelfeld)4を介して、端子3を多数の信号発生および測定ユニット5に選択的に接続可能である。結合フィールド4を介する接続の確立、信号発生および測定ユニット5による信号形成および測定値の記録は、制御ユニット6によって制御され、この制御ユニットによってテストプログラムが処理される。テストプログラムの構造は図においてシンボリックに示されている。すなわち、テストプログラム7は、第1レベルの複数のアクション8,8,…,によって構成されており、これらはテストプログラム7によって連続して呼び出される。これらの第1レベルのアクションは、例えば部分プログラムまたはマクロプログラムとすることができ、これらは機器1の個別のユニットが機能するか否か、またはこの機器が所定の役割を実行できるか否をそれぞれチェックすることを目的とする。
【0018】
最も簡単なケースでは、機器の機能のこのようなチェックに対して、個々のテスト信号を機器1の1点に供給して、これに対するこの装置の反応を問い合わせるので十分である。このようなケースでは第1レベルのアクションは、さらに分解することのできない、複数のいわゆる基本のアクションから構成されることがあり、例えば、専用の信号レベルを形成せよという信号発生器への命令、当該信号発生器と機器1の所定の点とを接続せよ、また別の信号発生および測定ユニットと、この機器の別の点とを接続せよという結合フィールド4への命令などから構成することができる。この別の点では検査信号に対する応答が、場合によっては挿入された待ち状態と共に取り出され、ここではこの待ち状態により、信号発生器によって専用の信号レベルが制御されるのに必要な時間および/または機器1によって応答時間が形成されるのに必要な時間が考慮される。
【0019】
しかしながら実践的な適用においてはたいてい、機器の機能のチェックに複雑なアクションが必要であり、これは、例えば、複数の信号を機器1の種々異なる点に同時にまたは1つの点に順次に供給すること、ならびに1つまたは複数の点において同時にまたは順次に測定すること、また得られた測定値間で論理的な結合を形成することなどである。このような第1レベルのアクションは、より簡単な第2のレベルのアクション9,9,…などに分解可能であり、これらそれ自体は基本的なものとすることも、またさらに分解可能とすることも可能である。
【0020】
本発明の方法を実施するため、大容量記憶装置10により、制御ユニット6によって実施されるアクションTS1,TS2,…,SS1,SS2,…などのすべてに対して、その実行開始および終了時間と、テストプログラムにおけるアクションのコードの開始アドレスと、場合によっては結合フィールド4ないしは信号発生および測定ユニット5の反応とが記録される。ここで上記の大容量記憶装置10はバスに接続されており、このバスによって制御ユニット6は、結合フィールド4の制御入力側と、信号発生および測定ユニット5とに接続される。有利には複数のパラメタも記録され、ここではこれらのパラメタによってアクションが呼び出される。
【0021】
本発明の方法を実施するために有利にはつぎのような機器1を使用する。すなわち、機器1はすでに検査されており、かつこの機器1については、これがテスタ2から供給された信号に所期のように反応することがわかっている機器である。これに対して択一的には機器1を計算機によってシミュレーションすることができる。これによって保証されるのは、大容量記憶装置10に記録されたログが、正しく動作する機器を表すことであり、またこのログに基づいて行なわれる、測定プログラムの最適化により、少なくとも「だいたいはエラーなしに」動作する機器のテストにおいて実際に時間が節約されることである。しかしながら当然、エラーを有する機器1を使用してログの形成を行うことも可能であり、これは例えば、このテストプログラムの最適化を使用して、この機器のエラーをより精確に検査したい場合である。
【0022】
プロセッサ11は、大容量記憶装置10に記録されたログをグラフィック表示に変換するために使用され、引き続きこのグラフィック表示は、オペレータがより精確に評価を行うためにディスプレイ装置12に表示される。この際には当然のことながら、プロセッサ11、ディスプレイ装置12、ならびに場合によっては大容量記憶装置11を単一の装置、例えばPCにまとめることも可能である。ディスプレイ装置12のディスプレイ領域で指示を行うポインティングデバイス13がディスプレイ装置に接続されている。
【0023】
図3にはプロセッサ11によって形成される典型的なグラフィック表示が示されている。このグラフィック表示は、ウィンドウズのディスプレイウィンドウの概観をまねたものである。これには最初の行20に複数のドロップダウンメニューを含んでおり、このメニューによってユーザは、テストログを有する1つずつのファイルをオープンすることができ、ログのデータにおいて所定の統計的な調査を行うことができ、またはグラフィック表示においてその発生を強調すべき個別のアクションを選択する。
【0024】
選択されたアクションと、ログに入力されたアクションとが同一であることを確定するため、アクションのパラメタおよび/またはログに入力されたアドレスを使用する。これによって例えばこのアドレスに基づいて各アクションを識別することができ、ここでこのアドレスは信号発生および測定ユニット5の出力信号の設定を目的とする。パラメタを付加的に使用することによって、所定の信号発生および測定ユニットだけに該当するアクションに上記の識別を制限することができ、またはすべての信号発生および測定ユニットに対して所定の形式の出力信号を設定するアクションを識別することも可能である。
【0025】
統計的な検査には、例えば、個々のアクションを実行する頻度の検査が含まれる。このような分析により、どのような操作において時間的な最適化が最も有効であり、したがってテストプログラムの加速が達成されるかについてユーザに迅速に情報が提供されるのである。さらに結合フィールドないしは個々の信号発生および測定ユニットの時間的な活用度についての検査を行うことができる。結合フィールドの高い活用度は、例えば、つぎのようなことについての示唆である可能性がある。すなわち、個々のアクションの時間的な順番を変更して、個々の接続の持続時間を低減できるようにし、これによって別のアクションに対する接続容量(Verbindungskapazitaet)を獲得して、これらを時間的にオーバラップさせて実行できるようにすることが望ましいかもしれないということについての示唆である可能性があるのである。個々の信号発生および測定ユニットの活用度を検査することにより、大いに活用された信号発生および測定ユニットから比較的活用されていない信号発生および測定ユニットに個々のアクションを伝送することが有利であり得るか否かについて、情報を提供することができる。
【0026】
行21は命令の列を示しており、これらはログのグラフィック表示の仕方に関連しており、またこれらの命令の列によって、このグラフィック表示に使用される時間の尺度をユーザの望みに適合させることができる。
【0027】
第1の部分ウィンドウ22には、1テストプログラムの第1レベルのアクションの時間的な列が示されており、これらはテストステップとも称される。個々のテストステップは、小ボックス23によって示されており、これらは、ここで例示的に考察するテストプログラムの8つのステップに相応してTS1〜TS8で示されており、その持続時間に相応する長さが、時間スケール24上で示されている。
【0028】
小ボックス23をマウス13でクリックすることによってユーザは、テストステップのうちの1つを選択することができる。選択された小ボックス、ここではラベルTS1を有する小ボックスは、これに基づきこの表示においてマークが付される。これは図3においてハッチングによって示されている。またここでは別の部分ウィンドウ25も開かれており、このウィンドウでは、選択したテストステップTS7における第2レベルのアクションSS1,…SS12の列が部分ウィンドウ22と同じように示されている。第2レベルの個々のアクションは、時間スケール27上でその持続時間に相応する長さを有する小ボックス26によりそれぞれ示されている。スクロールバー28によってウィンドウ25に表示されるテストプログラムの部分を、目下表示されているテストステップTS7の境界を越えてずらすことができる。
【0029】
選択したアクションの発生、例えば、所定の信号発生および測定ユニット5と、所定の端子3との間の接続が確立されたことは、部分ウィンドウ25において、該当するアクションを含む第2レベルの操作が、グラフィックに強調されることによって識別される。ここに示した例では強調はつぎのようにして行われる。すなわち、選択したアクションを含む第2レベルのアクションの小ボックス、つまりここではSS4およびSS7が、太い枠で示されることによって強調されるのである。この表示によって直ちに明らかになるのは、同じ接続が短い時間間隔で2回確立されることであり、この表示は、つぎのことをチェックするのが有利であり得るという示唆をユーザに提供する。すなわち、この接続をその間に維持できるか否か、または場合によってはアクションの時間的な順序を交換することによってその間の接続の解消を不要にできないか否かをチェックするのが有利であり得るという示唆をユーザに提供するのである。
【0030】
ユーザが第2レベルのアクション、例えばアクションSS4を部分ウィンドウ25においてマウス13で選択すると、これは前のテストステップ7と同様に相応してマークが付され(図4を参照されたい)、別の部分ウィンドウ29が開かれる。この部分ウィンドウには、選択された第2レベルのアクションにおける第3レベルSS′1,SS′2,…のアクションの列が示されている。選択したアクションを含む第3レベルのアクション、すなわちこの例のアクションSS′3は、ここでも太い枠によって強調されている。
【0031】
このようなテストプログラムの段階的に詳しくなる考察は、つぎつぎと高いレベルのアクションに広げていくことができ、これは、最終的に部分ウィンドウにおいて強調されるアクションと、選択されたアクションとが同じになるまで続けられる。
【0032】
表示の理解を容易にするため、個々のアクションの番号に代わって、ユーザが選択可能な表示名、例えば個々のアクションに相応する、テストプログラムの部分の名前を、小ボックス23ないしは26に表示することも当然可能である。
【0033】
本発明のシステムでは、マウス13またはその代わりに接続可能な別のポインティングデバイスを使用して、ウィンドウ22,25または29の時間スケール27における時点の対がそれぞれ、アクションの開始または終了または類似のものをマークするようにし、これらのマーク間の時間間隔をプロセッサ11によって計算して表示させるようにすることができる。したがって任意に選択可能なイベント間の時間間隔を測定することができ、例えば個々のアクションまたはアクションのグループの持続時間を測定して、これと予想される持続時間とを比較して、最適化が必要なプログラム領域が見つけだされるようにするか、またはこのテストプログラムを別個に実行した際に、同じイベント間の時間間隔が変化することに基づいて最適化手段の結果を具体的に示すことができる。
【0034】
本発明の有利な発展形態によれば、信号発生および測定ユニット5と、端子3との間の接続を確立または解消することを対象とする各アクションに関連して、この接続について、および場合によっては結合フィールド4内におけるこの接続のパスについて記録をログに記録する。これによってプロセッサ11は、テストプログラムの実行の各段階について、どの接続がアクティブであり、どのパスでこの接続が結合フィールドを通過するかを確認することができる。この情報を表示することによってユーザは、アクションをシフトすることと、結合フィールド4の活用とが両立し得るか否かを容易に確認できるのである。
【0035】
本発明の別の発展形態は、理想化されたブロック図で図2に示されている。この実施形態では、第2の大容量記憶装置14が制御ユニット6およびプロセッサ11に接続されている。この第2の大容量記憶装置14にはテストプログラムが記憶される。記憶装置14に対して制御ユニット6は読み出しアクセスを、またプロセッサ11は読み出し書き込みアクセスを行う。ユーザが図2または3のディスプレイ表示においてアクションを選択すると、プロセッサ11は、該当するアクションに関連してログに記録されたプログラムアドレスに基づいて、このアクションに相応するコード部分を大容量記憶装置14において識別してディスプレイ装置に表示し、場合によってはマークを付すことができる。これに基づき、ユーザは、表示されたプログラム部分に変更を行うことができ、これらの変更はプロセッサ11により大容量記憶装置14において確保される。
【0036】
第2の大容量記憶装置14および制御ユニット6は、コンポーネント10,11および12と同様に同じコンピュータ内に実装することができる。これによって統合開発環境が得られ、この統合形開発環境によってユーザは連続的なプロセスにおいて、最適化すべきプログラム部分を見つけ出し、このプログラム部分の最適化を行い、またこのようにして最適化されたテストプログラムを即座に機器1に適用できるのである。
【図面の簡単な説明】
【図1】
テストプログラムの最適化を支援する本発明の装置の概略ブロック図である。
【図2】
本発明による装置の第2実施形態のブロック図である。
【図3】
本発明により形成されるグラフィック表示の例示的なビューを示す図である。
【図4】
第2のグラフィック表示を示す図である。

Claims (17)

  1. 多数のアクション(TS1,TS2,…,SS1,SS2,…)から構成されるテストプログラム(7)の最適化を支援する方法において、
    a) 前記テストプログラム(7)を機器(1)に適用するステップと、
    b) 1つずつのアクションに相応する多数のエントリを有するログを記録するステップと、
    c) 前記ログから導出される、前記のアクションの流れのグラフィック表示(22,25,29)を出力するステップとを有し、
    前記の各エントリには、少なくともアクションの実行時間および種類が示され、
    前記出力は、テストプログラム実行中に実行されるアクションのうちの少なくとも1つの種類を強調することによって行われることを特徴とする、
    多数のアクションから構成されるテストプログラムの最適化を支援する方法。
  2. 前記テストプログラム(7)は階層構造を有しており、
    該テストプログラムは、第1レベルのアクション(TS1,TS2,…)の列からなり、
    各アクションは基本のアクションであるか、またはつぎにレベルが高い複数のアクションからなるアクションである、
    請求項1に記載の方法。
  3. 前記のグラフィック表示の出力には、前記の表示(22,25,29)と、選択されたレベルの操作(TS1,…,TS8;SS1,…,SS12;SS′1,…,SS′3)からなる列の表示とが含まれ、ここで該列の表示では、選択された種類の操作であるかまたは該操作を含む操作(SS4,SS7;SS′3)が強調される、
    請求項2に記載の方法。
  4. 前記グラフィック表示は、ディスプレイ(12)に出力される、
    請求項1から3までのいずれか1項に記載の方法。
  5. 前記グラフィック表示に表示されるアクション(TS7,SS4)のユーザによる選択に応じて、当該選択されたアクションを構成するアクションの別のグラフィック表示(25,29)を形成する、
    請求項4に記載の方法。
  6. 各ログエントリに、ロギングされたアクションに相応する、テストプログラムの個所への参照指示を記録する、
    請求項1から5までのいずれか1項に記載の方法。
  7. グラフィック表示におけるユーザによるアクションの選択に応じ、テストプログラムの表示にて当該アクションに相応する個所が示される、
    請求項6に記載の方法。
  8. 検査すべき機器の1点(3)と、手段(5)との間のすべての接続の確立または解消についての情報をさらに前記ログに記録する、
    請求項1から7までのいずれか1項に記載の方法。
  9. 前記の選択される操作は、手段(5)から、テストすべき機器(1)の1点(3)への接続の確立である、
    請求項1から8までのいずれか1項に記載の方法。
  10. 前記の選択される操作は、手段の待ち状態である、
    請求項1から9までのいずれか1項に記載の方法。
  11. 装置において、
    ログを記憶する第1の記憶装置(10)と、
    アクションの流れのグラフィック表示を導出するプロセッサ(11)と、
    テストプログラムの適用中に実行されるアクションのうちの少なくとも1つの選択された種類を強調して、前記グラフィック表示を出力する表示装置(12)とを有することを特徴とする、
    請求項1から10までのいずれか1項に記載の方法を実施する装置。
  12. 前記表示装置(12)はディスプレイ装置を含む、
    請求項11に記載の装置。
  13. 前記装置は、前記グラフィック表示にて時点をマークするポインティングデバイス(13)を含む、
    請求項11または12に記載の装置。
  14. 前記装置は、前記グラフィック表示にてアクションをマークするポインティングデバイス(13)を含む、
    請求項11から13のいずれか1項に記載の装置。
  15. 前記装置を構成して、前記ポインティングデバイス(13)によって選択したアクションのグラフィック表示(25,29)が形成されるようにする、
    請求項14に記載の装置。
  16. 前記装置を構成して、前記ポインティングデバイス(13)によってマークしたコード部分が強調されて、テストプログラムのコードが表示されるようにする、
    請求項14または15に記載の装置。
  17. 前記装置は、テストプログラムのコードの編集に好適である、
    請求項16に記載の装置。
JP2002504593A 2000-06-20 2001-06-09 テストプログラムを最適化するための方法および装置 Withdrawn JP2004501472A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10029346A DE10029346A1 (de) 2000-06-20 2000-06-20 Verfahren und Vorrichtung für die Optimierung eines Testprogramms
PCT/DE2001/002161 WO2001098901A2 (de) 2000-06-20 2001-06-09 Verfahren und vorrichtung für die optimierung eines testprogramms

Publications (1)

Publication Number Publication Date
JP2004501472A true JP2004501472A (ja) 2004-01-15

Family

ID=7645737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002504593A Withdrawn JP2004501472A (ja) 2000-06-20 2001-06-09 テストプログラムを最適化するための方法および装置

Country Status (5)

Country Link
US (1) US7478369B2 (ja)
EP (1) EP1297425B1 (ja)
JP (1) JP2004501472A (ja)
DE (2) DE10029346A1 (ja)
WO (1) WO2001098901A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944445B1 (en) * 2003-12-15 2011-05-17 Microsoft Corporation System and method for providing a dynamic expanded timeline
US8837294B2 (en) * 2006-12-19 2014-09-16 Tektronix, Inc. Schematic display of protocol-specific information
US8085812B2 (en) * 2006-12-19 2011-12-27 Tektronix, Inc. Symbolic representation of protocol-layer information
US20080144654A1 (en) * 2006-12-19 2008-06-19 Leo Frishberg Symbolic representation of protocol-specific information
TW200849141A (en) * 2007-06-04 2008-12-16 Delta Electronics Inc Device and method for inspecting the defects of objects
US20090089004A1 (en) * 2007-09-27 2009-04-02 Dietrich Werner Vook Time Learning Test System
US10429437B2 (en) * 2015-05-28 2019-10-01 Keysight Technologies, Inc. Automatically generated test diagram
CN110874315B (zh) * 2018-08-30 2024-04-19 阿里巴巴新加坡控股有限公司 测试方法、装置、电子设备和存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860204A (en) * 1987-02-05 1989-08-22 Softron, Inc. Computer based workstation for development of graphic representation of computer programs
US4894829A (en) * 1988-04-21 1990-01-16 Honeywell Inc. Comprehensive design and maintenance environment for test program sets
US5157779A (en) * 1990-06-07 1992-10-20 Sun Microsystems, Inc. User extensible testing system
US5774725A (en) * 1996-06-28 1998-06-30 Microsoft Corporation Method and computer program product for simplifying construction of a program for testing computer software subroutines in an application programming interface
US6002871A (en) * 1997-10-27 1999-12-14 Unisys Corporation Multi-user application program testing tool
US6128759A (en) 1998-03-20 2000-10-03 Teradyne, Inc. Flexible test environment for automatic test equipment
US6421822B1 (en) * 1998-12-28 2002-07-16 International Business Machines Corporation Graphical user interface for developing test cases using a test object library
US6748583B2 (en) * 2000-12-27 2004-06-08 International Business Machines Corporation Monitoring execution of an hierarchical visual program such as for debugging a message flow
US6671869B2 (en) * 2001-12-12 2003-12-30 Scott A. Davidson Method and apparatus for graphically programming a programmable circuit

Also Published As

Publication number Publication date
DE10029346A1 (de) 2002-03-28
WO2001098901A3 (de) 2002-03-28
WO2001098901A2 (de) 2001-12-27
US20040100468A1 (en) 2004-05-27
US7478369B2 (en) 2009-01-13
EP1297425A2 (de) 2003-04-02
DE50114691D1 (de) 2009-03-19
EP1297425B1 (de) 2009-02-04

Similar Documents

Publication Publication Date Title
JP4972244B2 (ja) 低コストで使用が容易な自動テスト・システム用ソフトウェア
US8281242B2 (en) Editable data tooltips
US7076713B1 (en) Test generator for converting a model of computer component object behavior and stimulus values to test script
US8291390B2 (en) Testing a graphical program intended for a programmable hardware element
US6690398B1 (en) Logic analyzer with mixed textual and graphical trigger specification
US20120116561A1 (en) Program testing apparatus, method of testing a program, and program testing program
US5907698A (en) Method and apparatus for characterizing static and dynamic operation of an architectural system
JP2000275276A (ja) トリガ定義を開発するための統合トリガ機能表示システム及び方法
KR20020060710A (ko) 자동 테스트 장비를 프로그램하기 위한 방법 및 시스템
US7286953B1 (en) Device testing automation utility and method
JP2004501472A (ja) テストプログラムを最適化するための方法および装置
US7050921B2 (en) Electronic test program with run selection
TW200306429A (en) Externally controllable electronic test program
CN114281624A (zh) 一种i2c信号完整性的测试方法、系统、装置及设备
JP2001134469A (ja) 半導体試験用プログラムデバッグ装置
CN106462139A (zh) 可编程显示器以及绘图软件
US6016143A (en) Multi-device direct I/O object that generates transactions capable of controlling multiple instruments and transaction dialog boxes having device and address fields
US20060206831A1 (en) Methods and apparatus providing custom analysis of test and measurement data
US20040210432A1 (en) Simulation apparatus and method for storing operation information
US20060015845A1 (en) Method and system for managing measurement operations of testing and analysis devices
US20080270898A1 (en) Methods and Apparatus for Dynamically Updating a Graphical User Interface, to Focus on a Production Display or a Debug Display
JP2001156176A (ja) Lsiテストプログラム生成方法およびそのシステム
CN115729831A (zh) 车辆的诊断配置方法、装置、车辆及存储介质
CN107943676A (zh) 应用操作非易失性存储器的性能测试数据处理方法和装置
JP2022068566A (ja) テストカバレッジ更新プログラム、テストカバレッジ更新方法および情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100614