TW419770B - Semiconductor integrated circuit design and evaluation system - Google Patents
Semiconductor integrated circuit design and evaluation system Download PDFInfo
- Publication number
- TW419770B TW419770B TW088113538A TW88113538A TW419770B TW 419770 B TW419770 B TW 419770B TW 088113538 A TW088113538 A TW 088113538A TW 88113538 A TW88113538 A TW 88113538A TW 419770 B TW419770 B TW 419770B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- lsi
- test pattern
- event
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/318357—Simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
A7 419770 B7 五、發明說明(1 ) 發明部份 本發明係有關一種設計及評估系統,用以設計及評估 半導體積體電路,諸如大型積體(LS I )電路,且更明 確言之,係有關半導體積體電路設計及評估系統,用以在 高速上評估製造用於半導體測試系統上之測試圖型,或根 據半導體積體電路之設計階段中經由C A D (電腦輔助設 計)方法所產生之邏輯模擬資料,對半導體積體電路之設 計執行診斷測試,而不使用實際之半導體測試系統或欲測 試之半導體積體電路。 發明背景 在發展半導體積體電路,諸如大型積體(LS I )電 路之方法中,幾乎恆使用一種設計方法,使用電腦輔助設 計(CAD)工具。使用CAD工具之此一設計環境亦稱 爲電子設計自動(EDA)環境。在具有CAD工具之此 一半導體發展方法中,使用硬體描述語言,諸如VHDL 及Verilog,所需之半導體電路製成L S I 且在此方法中 ,如此設計之半導體電路之功能經由稱爲裝置邏輯模擬器 之軟體模擬器評估》 裝置邏輯模擬器包含一介面,普通稱爲測試台,由此 施加測試資料(向量)於裝置設計資料(顯示想要之半導 體電路)上,及評估想要之半導體電路之結果反應。 在LS I電路之設計階段後,製造實際之LS I裝置 ,並由半導體測試系統,諸如L .S I測試器測試,以決定 (請先Μ讀背面之注意事項#!填寫本I) 裝 » ϋ fl— _ 經濟部智慧財產局貝工消费合作社印製 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) -4- 經濟部智慧財產局員工消費合作社印製 ^19770 A7 ___B7_ 五、發明說明(2 ) LSI裝置是否適當執行預定之功能。一LSI測試器供 應一測試圖型(測試向量)至測試下之LSI裝置,並比 較LS I之結果輸出及預期之資料,以決定LS I裝置之 通過/失敗。爲以較高程度之功能及密度測試L S I裝置 ,施加於L S I裝置上之測試圖型故需複雜及冗長,導致 大爲增加製造測試圖型之工作負載及工作時間。故此,當 測試下之L S I裝置,尤其是較短壽命週期之L S I裝置 實際製造時,不宜產生一測試圖型,因爲此使L S I裝置 延遲上市。 故此,爲提高半導體積體電路之整個測試效率及生產 率,普通作法爲使用經由在實際測試半導體積體電路中執 行裝置邏輯模擬器所產生之資料。此仍由於由L S I測試 器在測試實際半導體積體電路中所執行之測試程序大致與 由裝置邏輯模擬器在上述CAD方法中測試半導體電路之 設計資料中之測試程序相似之故。 例如,L S I測試器用以測試想要之半導體積體電路 之測試圖型及預期値圖型由使用執行裝置邏輯模擬所獲致 之資料(傾印檔)產生。然而,迄今,並無系統能根據 L S I裝置之設計階段中所獲得之傾印檔,產生測試圖型 及預期資料圖型,在高速度及低成本上用於L S I測試器 及其評估上。 在此邏輯模擬資料中,欲應用於裝置模型上之測試圖 型以及裝置模型之結果輸出(預期値圖型)由事件基礎格 式表示》在此,事件基礎資料表示測試圖型自邏輯” 1” 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -5- ------- - -裝----r--II 訂’ !! _!埭 (請先閲讀背面之注意事項爿填寫本頁) 419770 A7 ___B7 _ 五、發明說明(3 ) 至邏輯” 0 ”或反之而行之改變(事件)點,_對時間過去 (靖先«讀背面之注意事項再填寫本頁> 而言。時間過去一般由距一預定基準點之時間長度,或距 前事件之時間長度表示。反之,在實際L S I測試器中, 測試圖型由週期基礎描述。在週期基礎資料中,測試圖型 與測試器之預定測試週期(測試器頻率)相對訂定。 如上述,用以測試實際產生之L S I裝置之測試圖型 可由使用LSI裝置之設計階段中所產生之CAD資料有 效產生。然而,由於各種理由,依此方式產生用於L S I 測試器上之測試圖型並不恆適於精確偵測測試下之L S I 裝置之失敗。故此,需評估經由以上程序所產生之測試圖 型。 經濟部智兹财產局貝工消费合作社印製 在普通技術中,在評估由使用邏輯模擬資料所產生之 欲使用於L S I測試器中之測試圖型中,基本上有二方法 ,一使用實際之LS I測試器,及另一並不使用LSI測 試器。在使用L S I測試器之方法中,需取出邏輯模擬資 料中之事件基礎之測試圖型,並變換事件基礎之測試號型 爲週期基礎之測試號型。週期基礎中之測試圖型在實際 L S I測試器中執行,以評估測試圖型之正確性。此方法 之缺點爲昂貴之LSI測試器僅用以評估測試圖型之完善 性。 在不使用LS I測試器之方法中,使用一 LS I測試 器模擬器來評估測試圖型。且在此方法中’ L s 1測試器 模擬器對已變換爲週期基礎之測試圖型除錯。爲模擬在測 試下之L S I裝置(此接收來自_L S I測試器模擬器之測 本紙張尺度適用中S國家標準(CNS)A4規格(210 X 297公* ) -6- 4 ί 9 770 Α7 Β7 五、發明說明(4) {晴先Μ讀背面之注意事項再填寫本頁) 試圖型)之功能,使用一邏輯模擬器,此在使用CADI 具之設計方法之期間中製造》由於所有評過程經由軟處理 執行,故該方法之缺點爲需要非常長之時間來完成評估。 不使用以上實際L S I測試器之普通技術之一例更詳 說明於下。圖1爲普通技術之一例。用以由使用一測試器 模擬器及一邏輯模擬器來評估測試圖型,其中,例如,所 有操作均由軟體執行。 在圖l·中,由軟構成之一LS I模擬器1 1由圖型檔 1。:及時間檔1 〇2提供所產生之圖型資料及時間資料, 用於L S I測試器上。圖型資料及時間資料例如由自傾印 檔1 5中取出圖型資料及時間資料產生,此在L S I裝置 之設計階段中執行邏輯模擬所產生。邏輯模擬傾印檔之一 例.爲Venlog之V C D (値改變傾印)。在傾印檔1 5中之 資料由變換軟體1 7變換爲週期基礎資料,產生上述之圖 型資料及時間資料,分別儲存於圖型檔1 0 i及時間檔 1 0 2 中。 經濟部智慧財產局Μ工消费合作社印製 L S I測試器模擬器1 1對測試圖型除錯,以測試想 要之LS I裝置或LS I裝置之功能,而不使用LS I測 試器硬體。L S I測試器模擬器1 1產生測試圖型,具有 圖型資訊及時間資訊,並施加測試圖型於欲測試之L S I 裝置之邏輯模擬器上》L S I測試器模擬器1 1比較邏輯 模擬器之結果輸出信號及預期資料,以決定L S I裝置之 測試圖型或性能之正確性" L S I測試器模擬器1 1提.供測試圖型給格式變換器 本紙張尺度適用中國國家標準<CNS)A4規格(210 * 297公釐) A7 419770 _B7____ 五、發明說明(5 ) 1 2,作爲輸入資料。格式變換器1 2變換來自LS I測 試器模擬器11之輸入資料爲由裝置邏輯模擬器13接受 之格式。裝置邏輯模擬器1 3普通包含一介面,稱爲 P L I (程式語言介面)。如此,在此情形,格式變換器 1 2變換測試圖型.爲PL I格式。 裝置邏輯模擬器13用於LSI裝置之設計階段,並 由一邏輯模擬器1 3:及一裝置模型1 32構成,以能與模 擬器!相通之語言描述《裝置模型132模擬欲測試之 LS I裝置之操作。裝置邏輯模擬器1 3發送經由LP I 介面所接收之測試圖型至裝置模型1 32,並提供來自裝置 模型1 32之結果反應經PL I介面至一格式變換器1 4。 格式變換器1 4變換裝置模型1 32之輸出爲由L S I測試 器模擬器接收之格式。LS I測試器模擬器1 1比較來自 格式變換器1 4之裝置输出資料及預期値資料。當二資料 相符時1視爲測試圖型正確" 在僅由軟體方法使用上述裝置邏輯模擬器評估測試圖 型中,如以上,需要大量之工作及非常長之處理時間。由 操作裝置邏輯模擬器所費之處理時間等於整個處理時間之 大部份。而且,PL I介面之能力有限,此亦導評估效率 不佳。 發明槪要 故此,本發明之一目的在提供一種半導體積體電路設 計及評估系統,用以經由電設計.自動(E D A )環境設計 执張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -8- --------— — — 1· ----r---— -----11^ < {請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局具工消費合作杜印製 經濟部智慧財產局貝工消费合作社印數 419770 A7 _B7__ 五、發明說明(6 ) 想要之L S I裝置,並在高速上評估一測試圖型,用以測 試根據LSI裝置之設計階段中所發展之CAD資料所產 生之L S I裝置。 本發明之另一目的在提供一種半導體積體電路設計及 評估系統,用以經由電設計自動方法設計想要之L S I裝 置,並在高速上評估用以測試根據在L S I裝置之設計階 段中所發展之C A D資料所產生之L S I裝置之測試圖型 ,而不使用實際之LS I測試器。 本發明之另一目的在提供一種半導體積體電路設計及 評估系統,用以評估一測試圖型,此用以高速測試L S I 裝置,使用小型及專用之硬體,其中,測試圖型根據 L S I裝置之設計階段中所產生之CAD資料產生。 本發明之另一目的在提供一種半導體積體電路設計及 評估系統,用以高速評估測試圖型,以測試L S I裝置, 而不使用裝置邏輯模擬器,其中,測試圖型根據L S I裝 置之設計階段中所產生之CAD資料產生。 本發明之另一目的在提供一種半導體積體電路設計及 評估系統,此能執行裝置失敗模擬,由加裝一高速測試圖 型評估裝置,用以評估測試圖型,以測試根據L S I裝置 之設計階段中所發展之CAD資料所產生之LSI裝置, 具有一裝置功能添加電路,此界定輸入信號及輸出信號間 之關係。 本發明之另一目的在提供一種半導體積體電路設計及 評估系統,此能對LSI裝置執·行裝置失敗模擬,具有一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) • 9 - -------------裝 -tt I I tr----- i I < (請先閲讀背面之注意事項再瑱寫本頁) 經濟部智慧財產局貝工消费合作社印製 ;α 7 Τ ! “丨 Α7 __Β7__ 五、發明說明(7 ) 類比功能加裝於其中之邏輯電路上,具有一高速測試圖型 評估裝置用以評估一測試圖型,以測試根據L S I裝置之 設計階段中所發展之C AD資料所產生之L S I裝置,具 有一裝置功能添加電路,此界定輸入信號及輸出信號間之 關係。 在本發明之半導體積體電路設計及評估系統中,想要 之LS I裝置經由一電設計自動(EDA)方法設計,且 如此設計之L S I裝置之功能在一電腦上使用裝置邏輯模 擬器測試。自執行裝置邏輯模擬中所獲得之事件儲存作爲 一傾印檔。欲使用於L S I測試器中之週期基礎之測試圖 型由使用傾印檔中之資料所變換之圖型資料及時間資料產 生。 測試圖型與自傾印檔所獲得之L S I裝置之輸入信號 波形同步。當二者在同步情形中時,自傾印檔中所獲得之 L S I裝置之輸出信號波形與資料(預期値)在一比較時 間(由時間資料及圖型資料訂定)上比較。如二資料相符 合,則決定測試圖型適當。當不相符時,由界定裝置之輸 出或L S I裝置之輸入資料及輸出資料間之關係,可執行 LSI裝置之失敗模擬。 依據本發明之半導體積體電路設計及評估系統,想要 之L S I裝置經由電設計自動(EDA)環境設計,並經 由L S I裝置之設計階段中所獲得之傾印檔,在高速及低 成本上產生測試圖型及預期値圖型。在本系統之測試圖型 評估中,不需要軟體構成之裝置.邏輯模擬器,且由於由系 — — —— — — — — — — — — — 1111111 » — — — — — — — — « (請先《讀背面之沒意事項再琪寫本頁》 本紙張尺度適用中國國家楳準(CNS)A4现格(210 X 297公釐) -10 - A7 _B7_______ 五、發明說明(8 ) 統專用之小型硬體評估測試圖型,故可在高速及低成本上 評估測試圖型。 請 先 讀 背 之 注 意 事 項 Λ- 填 % 本 頁 附圖簡述 圖1爲槪要圖,顯示在普通技術中使用軟所構成之裝 置邏輯模擬器之測試圖型評估方法。 圖2爲方塊圖,顯示本發明之半導體積體電路設計及 評估系基本構造。 ιί 形,顯示由本發明之半導體積體電路設 計及評估系統中之週期-事件變換器變換資料之影像。 圖4爲槪要圖,顯示本發明之半導體積體電路設計及 評估系統中之評估部份之修改之結構》 主要元件對照表 1 0 1 圖型檔 I 0 2 時間檔 II L S I測試器模擬器 12 格式變換器 經濟部智慧財產局員工消费合作社印契 13 裝置邏輯模擬器 1 3 1 邏輯模擬器 1 3 2 裝置模型 15 傾印檔 17 變換軟體 2 0 高速測試圖型評估裝置· -11 - 本紙張尺度通用中a画家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局貝工消费合作社印製 _77riiu 五、發明說明(9 ) 2 2 週期一事件變換器 ‘ 2 4 評估部份 2 5 記憶器 2 7 比較器 2 8 電路 3 5 測試圖型記億器 3 6 VCD資料記憶器 3 8 裝匱功能添加電路 較佳實施例之詳細說明 參考附圖,說明本發明之實施例。圖2爲一方塊圖, 顯示本發明之半導體積體電路設計及評估系統之一結構。 如基本方塊,圖2之例顯不一EDA方塊4 1,表不電設 計自動(EDA)環境,一高速測試圖型評估裝置20, 及一L S I模擬器1 1。 在EDA方塊4 1中,設計想要之L S I裝置,且其 功能由一裝置邏輯模擬器評估。在此E D A方塊中,僅顯 示與L S I裝置測試有關之部份。裝置邏輯模擬器構製有 —邏輯模擬器4 3及一裝置模型4 5,由能由邏輯模擬器 所譯解之語言描述。裝置模型45模擬欲測試之LSI裝 置之性能。經由裝置邏輯模擬器執行測試,產生顯示輸入 及輸出邏輯信號及時間間之關係之資料,作爲一傾印檔。 此一傾印檔之一例爲Verilog之VCD (値改變傾印)。 由軟體構成之L S I模擬器1 1設有圖型資料及時間 --- - ------- - - * I--I I I I ^ — — — — — — I! yt <請先閱讀背*之注Ϊ項再填K本萸) 本紙張尺度適用中s國家標準(CNS>A4規格<210 x 297公釐) -12- A7 419770 ___B7__ 五、發明說明(10 ) 資料,製造用以由L S I測試器以圖型檔1 〇 i及時間檔 1 0 2測試L S I裝置。圖型資料及時間資料例如經由一變 換軟體1 7產生,自EDA方塊4 1中之L S I裝置之設 計階段中執行邏輯模擬所產生之傾印檔15中取出圖型資 料及時間資料。如上述,L S I測試器中所使用之測試圖 型一般構製參考測試器速率,即在週期基礎上操作。如此 ,獲自傾印檔1 5中之資料之圖型資料及時間資料爲週期 基礎之形態。 且與圖1之實例相似,一L S I測試器模擬器1 1在 對測試圖型除錯,測試圖型製造用以測試想要之L S I裝 置,或想要之LSI裝置之功能,而不使用LSI測試硬 體9根據圖型資料及時間資料,L S I模擬器1 1產生欲 施加於測試下之裝置上之一測試圖型及一預期値圖型,以 比較測試下之裝置之輸出。L S I測試器模擬器1 1應用 含有圖型資訊及時間«訊之測試圖型於本發明之高速圖型 評估襄置上,並比較高速測試圖型評估裝置之結果輸出資 料及預期値圖型,以決定測試圖型之正確性。 高速測試圖型評估裝置2 0包含一週期一事件變換器 2 2,用以變換測試圖型自週期基礎爲事件基礎,一評估 部份2 4,用以同步二事件資料輸入並比較二者&來自 L S I測試器模擬器1 1之測試圖型施加於週期-事件變 換器2 2上。週期-事件變換器2 2可由軟體或硬體構成 ,然而,爲達成高速操作,硬體構造較宜。 圖3爲一槪要圖,顯示週期.-事件變換器2 2之變換 本紙張尺度適用t國0家標準(CNS)A4规格(210 X 297公釐) I l· ---— — — — — — —— -III·—— — — ^ ·111111! (請先《讀背面之注意事項Λ填寫本頁) 經濟部智慧財產局S工消费合作社印製 -13- A7 419770 B7___ 五、發明說明(11 ) <請先《讀背面之注f項再填寫本頁> 功能之影像。圖3A顯示週期基礎之圖形資料(上圖)及 週期基礎之時間資料(下圖)之波形。指示圖3 A之波形 之資料由圖型檔1 (^及時間檔1 〇2提供給L S I測試器 模擬器。L S I測試器模擬器1 1產生具有圖3 b之波形 影像之測試圖型資料,並施加該資料於週期—事件變換器 2 2上。週期-事件變換器2 2變換測試圖型資料爲事件 資料’具有圖3 C之波形影像。 評估部份2 4包含一記憶器2 5用以儲存來自週期-事件變換器2 2之測試圖型資料,一記憶器2 6用以儲來 自傾印檔1 5之事件資料,及一比較器2 7用以同步記憶 器2 5中所儲存之資料及記憶器2 6中所儲存之資料,並 取出記憶器2 6中與測試下之裝置之輸出相當之資料。在 此構造中’事件基礎之測試圖型儲存於記億器2 5中,及 事件基礎之裝置輸出資料儲存於記憶器2 6中。故此,由 同步測試圖型事件及輸出資料事件,可建立測試下之裝置 之輸出信號對特定輸入信號間之關係。在此執行中',比較 器2 7硏究來自記憶器2 5及2 6之資料間之時間關係, 經濟部智慧財產局貝工消f合作社印製 並偵測與記憶器2 5中之測試圖型資料同步之記億器2 6 之輸出資料,並輸出該資料,作爲裝置之輸出信號。 來自比較器27之資料提供給LSI測試器模擬器 1 1 ,作爲測試下之裝置之結果輸出。L S I測試器模擬 器1 1比較該比較器2 7之輸出及在脈·閃時間之預期値資 料,以查看二資料是否相符。如二資料重合,則測試圖型 視爲正確。 - -14 - 本紙張尺度適用中國國家楳準(CNS)A4規格(210 * 297公釐) A7 419770 B7___ 五、發明說明(12 ) 圖2之評估部份2 4亦可包含一裝置功能添加電路 2 8,此能界定輸入信號及輸出信號間之關係,.以診斷測 試下之裝置之失敗。電路2 8爲可程式者,及輸入及輸出 信號間之關係可視診斷型式而定調整。例如,在欲包含一 類比功能之一邏輯電路之失敗分析之情形,此一邏輯電路 之操作由裝置功能添加電路2 8加類比功能於其中來評估 ΰ 圖4爲一方塊圖,顯示本發明之高速測試圖型評估裝 置之評估部份之另一例。在此例中,評估部份3 4包含多 個測試圖型記憶器3 5ι及3 52,多個VCD資料記憶器 3 6 1及3 62,一對比較器3 7!及3 72,及一裝置功能 添加電路3 8。多個測試圖型.記憶器3 5 ]及3 52接收來 自圖2之週期一事件變換器2 2之測試圖型,並儲存此等 圖型於其中。記憶器3 5 1及3 52由二小容量之記億器構 成。記憶器3 5宜執行一交插功能1其中,一記億器提供 資料至比較器3 7,同時另一記憶器接收次一測試圖型之 一預定之量。同樣’多個V CD資料記憶器3 6:及3 62 由二小容量記憶器構成’此等以交插之方式操作。此一交 插操作以低成本之小容量記憶器達成高速記憶性能。 與圖2之比較器2 7相似,比較器3 7ι比較來自記億 器3 5之測試圖型及來自記憶器3 6之測試下之裝置之輸 出資料間之時間關係’及同步二資料。比較器3 7 :發送與 測試圖型資料同步之來自記憶器3 6之輸出資料至L S I 測試器模擬器1 1,作爲裝置輸·出資料。L S I測試器模 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I ϋ ϋ ·1 n ϋ n I n ,ί I I- n 一0,* It I n IP I (請先閲讀背面之注f項4:填寫本頁) 經濟部智慧財產局貝工消费合作杜印紫 -15- 1 419770 A7 _ B7_ 五、發明說明(13 ) 擬器1 1比較裝置輸出資料及預期値資料,以決定測試圖 型是否適當。同樣,比較器3 72比較來自記憶器3 5之測 試圖型資料及來自記憶器3 6之測試下之裝置之輸入資料 間之時間關係,並同步二資料。比較器3 7 i發送與測試圖 型資料同步之來自記憶器3 6之輸出資料至L S I測試器 模擬器1 1,作爲裝置輸出資料。LS I測試器模擬器 1 1比較裝置輸出資料及預期値資料,以決定測試圖型是 否正確。- 裝置功能添加電路3 8設置於比較器3 7 :及比較器 3 7 2之間,以可程式之方式界定輸入信號及輸出信號間之 關係,以診斷裝置之失敗。電路38可模擬LSI裝置中 之一些失敗型式。而且,由界定來自傾印檔之測試圖型及 來自L S I測試器模擬器之測試圖型間之關係,可模擬視 測試圖型之不同而定之裝置測試結果。而且,雖邏輯模擬 器通常不能模擬類比功能,但具有類比功能之邏輯裝置可 由裝置功能添如裝置3 8添加此種功能來評估。 經濟部智慧財產局貝工消费合作社印製 如上述,依據本發明之半導體積體電路設計及評估系 統,一 LS I裝置在電設計自動(EDA)環境下設計’ 及用以測根據設計階段中之CAD資料生產之L S I裝置 在高速上評估。由使用本發明之導體積體電路設計及評估 系統,當生產LSI裝置時,準備測試圖型。如此’可迅 速推入L S I於市場中。而且,依據本發明之半導體積體 電設計及評估系統,可由小型專用硬體以高速檢査測試圖 型,而無需使用實際之測試器。- -16- (請先《讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公« )
Claims (1)
- 419770 經濟部智慧財產局貝工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1 _ —種半導體積體電路設計及評估系統’包含_ -電設計自動(EDA)環境,用以借助電腦設計系 統設計L S I裝置,及由裝置邏輯模擬器評估所設計之 L S I裝置之功能; —傾印檔,用以儲存以事件基礎所表示之資料,此顯 示由執行裝置邏輯模擬所獲得之所設計之L S I裝置之輸 入/輸出信號改變及時間: 取出裝置,用以自傾印檔中取出由週期基礎所表示之 時間資料及圖型資料; —L S I測試器模擬器,用以根據時間資料及圖型資 料,產生一測試圖型用以測試L S I裝置,及一預期値圖 型用以比較反應測試圖型之L S I裝置之輸出 > 測試圖型 及預期値圖型由週期基礎資料構成; —週期一事件變換器,用以變換來自L S I測試器模 擬器之測試圖型爲事件基礎形態之測試圖型; —第一記憶器,用以儲存來自週期一事件變換器之事 件基礎之測試圖型: 一第二記憶器,用以儲存來自傾印檔之L S I裝置之 事件基礎之輸入/輸出資料:及 一比較器,用以由比較二資料間之時間關係,並取出 與L S I測試器模擬器中之測試圖型相對應之傾印檔中之 L S I裝置之輸出資料,同步第一及第二記憶器中所儲存 之資料。 2 .如申請專利範圍第1項·所述之半導體積體電路設 本紙張尺度適用令0國家標準(CNS)A4規格(210x297公釐) -17 - {請先閲讀背面之注意事項再填寫本頁) 裝·! — ! I 訂·ίιι·!_^ 41 9770 A8 六、申請專利範团 (請先Μ讀背面之注意事項再填寫本頁) 計及評估系統,其中,電設計自動(EDA),環境中之裝 置邏_模擬器包含一邏輯模擬器及可由邏輯模擬器譯解之 語言所描述之一裝置模型,其中,該裝置模型模擬欲測試 之L S I裝置之操作。 3.如申請專利範圍第1項所述之半導體積體電路設 計及評估系統,其中,週期-事件變換器及比較器由硬體 構成。 4 *如申請專利範圍第1項所述之半導體積體電路設 計及評估系統,其中,週期-事件變換器由軟體構成,及 比較器由硬體構成。 5.如申請專利範圍第1項所述之半導體積體電路設 計及評估系統,其中,另包含一裝置功能添加電路,用以 提供增加或修改測試下之裝置之功能之資料。 6 . —種半導體積體電路設計及評估系統,包含:-一電設計自動(E DA)環境,用以籍助電腦設計系 統設計L S I裝置,及由裝置邏輯模擬器評估所設計之 L S I裝置之功能; 經濟部智慧財產局員工消f合作社印製 一傾印檔,用以儲存由事件基礎所表示之資料,此顯 示由執行裝置邏輯模擬所獲得之所設計之LSI裝置之輸 入/輸出信號改變及時間; 取出裝置,用以取出由傾印檔之資料中以週期基礎所 表示之時間資料及圖型資料: 一 L S I測試器模擬器,用以根據時間資料及圖型資 料,產生一測試圖型用以測試L.S I裝置,及一預期値圖 本纸張尺度適用中國國家標^(〇>15)八4規格(210*297公爱) ϋ A8B8C8D8 經濟部智慧財產局貝工消費合作社印製 六、申請專利範圍 型用以比較反應測試圖型之L S I裝置之輸出,測試圖型 及預期値圖型由週期基礎資料構成: —週期-事件變換器,用以變換來自LS I測試器模 擬器之測試圖型爲事件基礎形態之測試圖型; 一第一記憶器,用以儲存來自週期一事件變換器之事 件基礎之測試圖型: 一第二記憶器,用以儲存來自傾印檔之L S I裝置之 事件基礎之輸入/輸出資料: —第一比較器•用以由比較二資料間之時間關係,並 取出與L S I測試器模擬器中之測試圖型相對應之傾印檔 中之L S I裝置之輸出資料,同步第一及第二記憶器中所 儲存之資料: 一第二比較器,用以由比較二資料間之時間關係,並 取出與L S I測試器模擬器中之測試圖型相對應之傾印檔 中之L S I裝置之輸入資料,同步第一及第二記憶器中所 儲存之資料;及 一裝置功能添加電路,設置於第一及第二比較器之間 *用以提供資料,此添加虛擬功能於測試下之L S I裝置 中。 7 _如申請專利範圍第6項所述之半導體積體電路設 計及評估系統,其中,第一記憶器及第二記憶器由執行交 插功能之多個小型記憶器構成。 8 _如申請+專利範圍第6項所述之半導體積體電路設 計及評估系統,其中’週期一事.件變換器及比較器由硬體 (請先«讀背面之注意事項再填寫本頁) >,· 1111111 — — ^ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 419770 is 六、申請專利範圍 構成。 9.如申請專利範圍第6項所述之半導體積體電路設 計及評估系統,其中,週期-事件變換器由軟體構成,及 比較器由硬體構成· 1 0 如申請.專利範圍第6項所述之半導體積體電路 設計及評估系統,其中,電設計自動(EDA)環境中之 裝置邏輯模擬器包含一邏輯模擬器及可由邏輯模擬器譯解 之語言所描述之一裝置模型,其中,裝置模型模擬欲測試 之LSI裝置之操作。 <請先Μ讀背面之注意事項再填寫本頁) -裝----- n I 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用t國國家標準(CNS)A4規格(210 * 297公釐) -20-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/135,892 US6370675B1 (en) | 1998-08-18 | 1998-08-18 | Semiconductor integrated circuit design and evaluation system using cycle base timing |
Publications (1)
Publication Number | Publication Date |
---|---|
TW419770B true TW419770B (en) | 2001-01-21 |
Family
ID=22470235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088113538A TW419770B (en) | 1998-08-18 | 1999-08-07 | Semiconductor integrated circuit design and evaluation system |
Country Status (5)
Country | Link |
---|---|
US (1) | US6370675B1 (zh) |
JP (1) | JP2000082094A (zh) |
KR (1) | KR100483876B1 (zh) |
DE (1) | DE19937232B4 (zh) |
TW (1) | TW419770B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7468060B2 (en) * | 1998-02-19 | 2008-12-23 | Respiratory Diagnostic, Inc. | Systems and methods for treating obesity and other gastrointestinal conditions |
US20060117274A1 (en) * | 1998-08-31 | 2006-06-01 | Tseng Ping-Sheng | Behavior processor system and method |
US7480606B2 (en) * | 1998-08-31 | 2009-01-20 | Versity Design, Inc. | VCD-on-demand system and method |
US6678643B1 (en) * | 1999-06-28 | 2004-01-13 | Advantest Corp. | Event based semiconductor test system |
DE10018206B4 (de) * | 2000-04-12 | 2006-04-13 | Conti Temic Microelectronic Gmbh | Verfahren und seine Verwendung zur Fehlersimulation in einer elektrischen Baugruppe |
KR100374328B1 (ko) * | 2000-06-03 | 2003-03-03 | 박현숙 | 칩 설계 검증 및 테스트 장치 및 방법 |
JP2001349928A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
US7089517B2 (en) * | 2000-09-29 | 2006-08-08 | Advantest Corp. | Method for design validation of complex IC |
JP3848255B2 (ja) * | 2000-10-18 | 2006-11-22 | 株式会社アドバンテスト | 電子デバイス設計支援装置、電子デバイス設計支援方法、電子デバイス製造方法、及びプログラム |
US6934670B2 (en) * | 2001-03-30 | 2005-08-23 | Intel Corporation | Virtual test environment |
US7047174B2 (en) * | 2001-05-02 | 2006-05-16 | Freescale Semiconductor, Inc. | Method for producing test patterns for testing an integrated circuit |
JP4574894B2 (ja) * | 2001-05-10 | 2010-11-04 | 株式会社アドバンテスト | 半導体試験用プログラムデバッグ装置 |
DE10155131B4 (de) * | 2001-11-12 | 2006-01-26 | Ifm Electronic Gmbh | Sensor bzw. Füllstandsmeßgerät sowie Schutzgehäuse für ein elektronisches Gerät bzw. einen Füllstandssensor |
US6678875B2 (en) | 2002-01-25 | 2004-01-13 | Logicvision, Inc. | Self-contained embedded test design environment and environment setup utility |
US6944837B2 (en) * | 2002-12-20 | 2005-09-13 | Agilent Technologies, Inc. | System and method for evaluating an integrated circuit design |
US20050050503A1 (en) * | 2003-08-25 | 2005-03-03 | Keller S. Brandon | Systems and methods for establishing data model consistency of computer aided design tools |
DE602004007349T2 (de) * | 2004-01-15 | 2008-03-13 | Infineon Technologies Ag | Vorrichtung zur Bestimmung der Zugriffszeit und/oder der minimalen Zykluszeit eines Speichers |
JP4558405B2 (ja) * | 2004-08-17 | 2010-10-06 | 株式会社アドバンテスト | 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 |
US7673292B2 (en) * | 2005-01-11 | 2010-03-02 | International Business Machines Corporation | Auto conversion of tests between different functional testing tools |
US7408336B2 (en) * | 2005-10-26 | 2008-08-05 | International Business Machines Corporation | Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component |
JP2008118297A (ja) * | 2006-11-01 | 2008-05-22 | Matsushita Electric Ind Co Ltd | デジタルビデオデータ検査システム及び半導体装置 |
US8090999B2 (en) * | 2008-06-10 | 2012-01-03 | Micron Technology, Inc. | Memory media characterization for development of signal processors |
JP2009031297A (ja) * | 2008-08-22 | 2009-02-12 | Advantest Corp | 半導体試験システム |
JP2009063567A (ja) * | 2008-08-22 | 2009-03-26 | Advantest Corp | 半導体試験システム |
US8620638B1 (en) * | 2008-12-15 | 2013-12-31 | Xilinx, Inc. | Method of performing a simulation of a design under test and a circuit for enabling testing of a circuit design |
US9430596B2 (en) * | 2011-06-14 | 2016-08-30 | Montana Systems Inc. | System, method and apparatus for a scalable parallel processor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3723868A (en) * | 1972-01-21 | 1973-03-27 | Gen Dynamics Corp | System for testing electronic apparatus |
US3916306A (en) * | 1973-09-06 | 1975-10-28 | Ibm | Method and apparatus for testing high circuit density devices |
US4293950A (en) * | 1978-04-03 | 1981-10-06 | Nippon Telegraph And Telephone Public Corporation | Test pattern generating apparatus |
US4204633A (en) * | 1978-11-20 | 1980-05-27 | International Business Machines Corporation | Logic chip test system with path oriented decision making test pattern generator |
JP2579327B2 (ja) * | 1987-12-04 | 1997-02-05 | 富士通株式会社 | 半導体集積回路 |
US5535223A (en) * | 1993-05-28 | 1996-07-09 | Sun Microsystems, Inc. | Method and apparatus for the verification and testing of electrical circuits |
JP3001351B2 (ja) * | 1993-06-24 | 2000-01-24 | 日本電気株式会社 | シミュレーション方法 |
US5619512A (en) * | 1993-11-08 | 1997-04-08 | Nippondenso Co., Ltd. | Integrated circuit having self-testing function |
JPH07263564A (ja) * | 1994-03-24 | 1995-10-13 | Hitachi Ltd | 大規模集積回路の設計方法 |
US5745501A (en) * | 1995-10-20 | 1998-04-28 | Motorola, Inc. | Apparatus and method for generating integrated circuit test patterns |
KR100212608B1 (ko) * | 1996-01-12 | 1999-08-02 | 가네꼬 히사시 | Cmos 집적 회로 고장 진단 장치 및 진단 방법 |
JP2904129B2 (ja) * | 1996-07-03 | 1999-06-14 | 日本電気株式会社 | Cmos集積回路の故障診断装置及び故障診断方法 |
JP3938220B2 (ja) * | 1996-11-29 | 2007-06-27 | 富士通株式会社 | 大規模集積回路装置の製造方法及び大規模集積回路装置 |
-
1998
- 1998-08-18 US US09/135,892 patent/US6370675B1/en not_active Expired - Fee Related
-
1999
- 1999-08-06 DE DE19937232A patent/DE19937232B4/de not_active Expired - Fee Related
- 1999-08-07 TW TW088113538A patent/TW419770B/zh not_active IP Right Cessation
- 1999-08-17 JP JP11230549A patent/JP2000082094A/ja not_active Ceased
- 1999-08-17 KR KR10-1999-0033773A patent/KR100483876B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6370675B1 (en) | 2002-04-09 |
DE19937232A1 (de) | 2000-02-24 |
JP2000082094A (ja) | 2000-03-21 |
KR20000017333A (ko) | 2000-03-25 |
KR100483876B1 (ko) | 2005-04-20 |
DE19937232B4 (de) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW419770B (en) | Semiconductor integrated circuit design and evaluation system | |
TW451129B (en) | Semiconductor integrated circuit evaluation system | |
TW544523B (en) | Event based test system for testing memory devices | |
KR100506770B1 (ko) | 이벤트 기준 반도체 테스트 시스템 | |
US8781808B2 (en) | Prediction-based distributed parallel simulation method | |
US6363509B1 (en) | Method and apparatus for transforming system simulation tests to test patterns for IC testers | |
TW578002B (en) | Event based semiconductor test system | |
JP4508657B2 (ja) | Asic/soc製造におけるプロトタイプホールドを回避するための製造方法と装置 | |
JP5432127B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
TW498478B (en) | Semiconductor test system | |
US5535223A (en) | Method and apparatus for the verification and testing of electrical circuits | |
JP5410414B2 (ja) | 回路エミュレーションの入力及び遅延入力のマルチプレクシング | |
US20090150136A1 (en) | Dynamic-based verification apparatus for verification from electronic system level to gate level, and verification method using the same | |
JP5405451B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
JP5432126B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
US7561999B2 (en) | Verification apparatus, verification method, and program | |
WO2007043786A1 (en) | Dynamic-based verification apparatus for verification from electronic system level to gate level, and verification method using the same | |
EP1151311A4 (en) | TESTING SYSTEMS OF REAL AND SIMULATED VERSIONS OF AN INTEGRATED CIRCUIT | |
TW446867B (en) | High speed test pattern evaluation apparatus | |
JP3162316B2 (ja) | 電子回路テスト用システム | |
US10210294B1 (en) | System and methods for simulating a circuit design | |
Miegler et al. | Development of test programs in a virtual test environment | |
JP2007241836A (ja) | マルチサイクルパス検証方法 | |
Bodoh | Automated Translation of Final Test Programs to Inexpensive FA Testers | |
KR19980087011A (ko) | 지연시간을 사용해서 기술된 테스트 벤치를 클럭신호에 동기한 기술형식으로 변환하는 테스트 벤치 변환장치 및 그 변환방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |