JP3001351B2 - シミュレーション方法 - Google Patents
シミュレーション方法Info
- Publication number
- JP3001351B2 JP3001351B2 JP5152553A JP15255393A JP3001351B2 JP 3001351 B2 JP3001351 B2 JP 3001351B2 JP 5152553 A JP5152553 A JP 5152553A JP 15255393 A JP15255393 A JP 15255393A JP 3001351 B2 JP3001351 B2 JP 3001351B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- data
- region
- physical quantity
- center line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【０００１】
【産業上の利用分野】本発明はシミュレーション方法に
関し、特にコンピュータエイデッドデザイン（ＣＡＤ）
における半導体デバイスの電子計算機によるプロセスデ
バイス合体シミュレーションシステムのシミュレーショ
ン方法に関する。
関し、特にコンピュータエイデッドデザイン（ＣＡＤ）
における半導体デバイスの電子計算機によるプロセスデ
バイス合体シミュレーションシステムのシミュレーショ
ン方法に関する。
【０００２】
【従来の技術】ＶＬＳＩ素子開発における最大の課題
は、プロセス設計およびデバイス設計を含む設計であ
る。特に高集積度化、大規模化の傾向に対応して、これ
らプロセス設計およびデバイス設計の段階においては、
電子計算機を用いたシミュレーション技術の導入が必須
であり、最終的な素子の特性を勘案しながらこれらプロ
セス設計およびデバイス設計を統合しプロセス条件を設
定するプロセスデバイス統合設計用のプロセスデバイス
合体シミュレーションシステム（以下シミュレータ）が
広く用いられている。近年はさらに、高集積度化にとも
なう素子のサブミクロンオーダへの小型化に対応してよ
り高精度のモデル化が要望され、これに応えた第２世代
のプロセスデバイス合体シミュレータの提案が盛んに行
なわれている。
は、プロセス設計およびデバイス設計を含む設計であ
る。特に高集積度化、大規模化の傾向に対応して、これ
らプロセス設計およびデバイス設計の段階においては、
電子計算機を用いたシミュレーション技術の導入が必須
であり、最終的な素子の特性を勘案しながらこれらプロ
セス設計およびデバイス設計を統合しプロセス条件を設
定するプロセスデバイス統合設計用のプロセスデバイス
合体シミュレーションシステム（以下シミュレータ）が
広く用いられている。近年はさらに、高集積度化にとも
なう素子のサブミクロンオーダへの小型化に対応してよ
り高精度のモデル化が要望され、これに応えた第２世代
のプロセスデバイス合体シミュレータの提案が盛んに行
なわれている。
【０００３】この種のプロセスデバイス合体シミュレー
タの一例として、１９９０年発行のインターナショナル
・ワークショップ・オン・ニューメリカル・モデリング
・オフ・プロセス・アンド・デバイセズ・フォア・イン
テグレーテッド・サーキッツ（ＩＮＴＥＲＮＡＴＩＯＮ
ＡＬ ＷＯＲＫＳＨＯＰ ＯＮ ＮＵＭＥＲＩＣＡＬＭ
ＯＤＥＬＩＮＧ ＯＦ ＰＲＯＣＥＳＳ ＡＮＤ ＤＥ
ＶＩＣＥＳ ＦＯＲＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵ
ＩＴＳ）：ＮＵＰＡＤ３のプロシーデング第５９〜第６
０頁，１９９０年，所載の松尾らの論文「ア・スーパー
バイズド・プロセス・アンド・デバイス・シミュレーシ
ョン・フォア・スターチスチカル・ＶＬＳＩ．デザイン
（Ａ ＳＵＰＥＲＶＩＳＥＤ ＰＲＯＣＥＳＳ ａｎｄ
ＤＥＶＩＣＥ ＳＩＭＵＬＡＴＩＯＮ ｆｏｒ ＳＴ
ＡＴＩＳＴＩＣＡＬ ＶＬＳＩＤＥＳＩＧＮ）」記載の
提案は、単純化解析モデルや一次元数値モデルに代り二
次元プロセスシミュレータおよび二次元デバイスシミュ
レータと、入力データを解釈し入力パラメータをライブ
ラリの標準データから変更して生成するとともにシミュ
レーションの全体進行を統括制御するスーパーバイザと
呼ばれるシステム制御装置とを備えており、０．８μｍ
ルールのＭＯＳＦＥＴの設計に適用した結果、従来に比
しより高精度でかつ１／４の短時間でシミュレーション
できたことを示している。
タの一例として、１９９０年発行のインターナショナル
・ワークショップ・オン・ニューメリカル・モデリング
・オフ・プロセス・アンド・デバイセズ・フォア・イン
テグレーテッド・サーキッツ（ＩＮＴＥＲＮＡＴＩＯＮ
ＡＬ ＷＯＲＫＳＨＯＰ ＯＮ ＮＵＭＥＲＩＣＡＬＭ
ＯＤＥＬＩＮＧ ＯＦ ＰＲＯＣＥＳＳ ＡＮＤ ＤＥ
ＶＩＣＥＳ ＦＯＲＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵ
ＩＴＳ）：ＮＵＰＡＤ３のプロシーデング第５９〜第６
０頁，１９９０年，所載の松尾らの論文「ア・スーパー
バイズド・プロセス・アンド・デバイス・シミュレーシ
ョン・フォア・スターチスチカル・ＶＬＳＩ．デザイン
（Ａ ＳＵＰＥＲＶＩＳＥＤ ＰＲＯＣＥＳＳ ａｎｄ
ＤＥＶＩＣＥ ＳＩＭＵＬＡＴＩＯＮ ｆｏｒ ＳＴ
ＡＴＩＳＴＩＣＡＬ ＶＬＳＩＤＥＳＩＧＮ）」記載の
提案は、単純化解析モデルや一次元数値モデルに代り二
次元プロセスシミュレータおよび二次元デバイスシミュ
レータと、入力データを解釈し入力パラメータをライブ
ラリの標準データから変更して生成するとともにシミュ
レーションの全体進行を統括制御するスーパーバイザと
呼ばれるシステム制御装置とを備えており、０．８μｍ
ルールのＭＯＳＦＥＴの設計に適用した結果、従来に比
しより高精度でかつ１／４の短時間でシミュレーション
できたことを示している。
【０００４】上述した従来のプロセスデバイス合体シミ
ュレータにより、パラメータとしてチャネル長を１μ
ｍ，２μｍ，３μｍと３種類の寸法に変えた場合のＭＯ
ＳＦＥＴの電気的特性の変化のシミュレーションを行う
場合のシミュレーション方法のフローチャートを示す図
５を参照すると、まず、ステップＰ１でチャネル長１μ
ｍ対応の上記ＭＯＳＦＥＴ（以下対象デバイス）の寸法
でその対象デバイスの全長に亘り所定のステップ長（例
として全長の１００等分）毎にプロセスシュミレータに
よりイオン注入、デポジション、酸化、拡散、エッチン
グ等のプロセスデータやマスクデータを用いてプロセス
シュミレーションを行ない、この結果およびバイアス等
の解析条件をを用いてステップＳ３のデバイスシュミレ
ータによるデバイスシュミレーションを行ない、次に、
チャネル長２μｍおよび３μｍに対応して同様にこれら
ステップＰ１，Ｓ３を反復して実行する。ステップＳ４
で指定された３種類のチャネル長対応のシミュレーショ
ンが全部完了したか否かの判定を行ない、完了していれ
ばこのシミュレーションが完了する。
ュレータにより、パラメータとしてチャネル長を１μ
ｍ，２μｍ，３μｍと３種類の寸法に変えた場合のＭＯ
ＳＦＥＴの電気的特性の変化のシミュレーションを行う
場合のシミュレーション方法のフローチャートを示す図
５を参照すると、まず、ステップＰ１でチャネル長１μ
ｍ対応の上記ＭＯＳＦＥＴ（以下対象デバイス）の寸法
でその対象デバイスの全長に亘り所定のステップ長（例
として全長の１００等分）毎にプロセスシュミレータに
よりイオン注入、デポジション、酸化、拡散、エッチン
グ等のプロセスデータやマスクデータを用いてプロセス
シュミレーションを行ない、この結果およびバイアス等
の解析条件をを用いてステップＳ３のデバイスシュミレ
ータによるデバイスシュミレーションを行ない、次に、
チャネル長２μｍおよび３μｍに対応して同様にこれら
ステップＰ１，Ｓ３を反復して実行する。ステップＳ４
で指定された３種類のチャネル長対応のシミュレーショ
ンが全部完了したか否かの判定を行ない、完了していれ
ばこのシミュレーションが完了する。
【０００５】従来のシミュレーション方法により得られ
たデバイス断面図および電気的特性の一例をそれぞれ示
す図６（Ａ），（Ｂ）を参照すると、まず、プロセスシ
ミュレーションを行い、図６（Ａ）に示すようなメッシ
ュが形成されデバイス形状と不純物分布が算出される。
次に、デバイスシミュレーションを実行すると、図６
（Ｂ）に示すような電気的特性が得られる。
たデバイス断面図および電気的特性の一例をそれぞれ示
す図６（Ａ），（Ｂ）を参照すると、まず、プロセスシ
ミュレーションを行い、図６（Ａ）に示すようなメッシ
ュが形成されデバイス形状と不純物分布が算出される。
次に、デバイスシミュレーションを実行すると、図６
（Ｂ）に示すような電気的特性が得られる。
【０００６】このように、例えば、ＭＯＳＦＥＴのチャ
ネル長依存特性をシミュレーションする場合には、その
ＭＯＳＦＥＴの全長に亘り全長の１００等分毎にパラメ
ータである上記チャネル長の事例数の回数だけプロセス
およびデバイスシミュレーションを実行する。この例で
は、一般的には高性能とされる演算速度３０ＭＩＰＳ
（Ｍｉｌｉｏｎ Ｉｎｓｔｒａｃｔｉｏｎｓ Ｐｅｒ
Ｓｅｃｏｎｄ）の計算機を用いると、１回当りの所要計
算時間はプロセスシミュレーションに対し１５分、デバ
イスシミュレーションに対し１８分である。この従来例
では、それぞれ３回プロセスおよびデバイスシミュレー
ションを実行するので、合計９９分と膨大な計算時間を
必要とする。
ネル長依存特性をシミュレーションする場合には、その
ＭＯＳＦＥＴの全長に亘り全長の１００等分毎にパラメ
ータである上記チャネル長の事例数の回数だけプロセス
およびデバイスシミュレーションを実行する。この例で
は、一般的には高性能とされる演算速度３０ＭＩＰＳ
（Ｍｉｌｉｏｎ Ｉｎｓｔｒａｃｔｉｏｎｓ Ｐｅｒ
Ｓｅｃｏｎｄ）の計算機を用いると、１回当りの所要計
算時間はプロセスシミュレーションに対し１５分、デバ
イスシミュレーションに対し１８分である。この従来例
では、それぞれ３回プロセスおよびデバイスシミュレー
ションを実行するので、合計９９分と膨大な計算時間を
必要とする。
【０００７】
【発明が解決しようとする課題】上述した従来のシミュ
レーション方法は、シミュレーション対象デバイスの全
長に亘りシミュレーション対象パラメータの設定数値の
事例数の回数のプロセスおよびデバイスシミュレーショ
ンを実行するため、膨大な計算時間を必要とするという
欠点があった。
レーション方法は、シミュレーション対象デバイスの全
長に亘りシミュレーション対象パラメータの設定数値の
事例数の回数のプロセスおよびデバイスシミュレーショ
ンを実行するため、膨大な計算時間を必要とするという
欠点があった。
【０００８】
【課題を解決するための手段】本発明のシミュレーショ
ン方法は、予め定めた中心線に対し線対称の構造を有す
る第１および第２の領域から成る半導体デバイスのプロ
セス設計およびデバイス設計を統合したプロセスデバイ
ス統合設計に用い、イオン注入とデポジションと酸化と
拡散とエッチングの内の少なくとも１つを含むプロセス
データおよびマスクデータの少なくとも１つを用いて行
うプロセスシミュレーションと、前記プロセスシミュレ
ーションの結果およびバイアスを含む解析条件を用いて
行うデバイスシミュレーションとから成るプロセスデバ
イス合体シミュレーションを計算機により実行するシミ
ュレーション方法において、前記第１の領域のみに対し
て前記プロセスシミュレーションを実行して前記第１の
領域の形状と前記第１の領域の格子点における物理量デ
ータを含む第１のデータを生成するステップと、前記第
１のデータを前記中心線に線対称に折り返すことにより
前記第２の領域の前記プロセスシミュレーションの実行
結果に対応する前記第２の領域の形状と前記第２の領域
の格子点における物理量データを含む第２のデータを生
成するステップと、前記第１および第２の領域の間を予
め定めた長さに拡張して新規に格子点を生成し、この新
規に生成した格子点における物理量データを前記第１お
よび第２のデータから補間計算するステップを有し、前
記シミュレーション方向の長さが異なる複数の前記半導
体デバイスのプロセスデバイス合体シミュレーションを
一括して行うことを特徴とする。また、他の本発明のシ
ミュレーション方法は、上記のように第１のデータを生
成した後、前記第１の領域を予め定めた長さに拡張して
新規に格子点を生成し、この新規に生成した格子点にお
ける物理量データを前記第１のデータから補間計算する
ステップと、前記拡張した第１のデータの終端を新たに
中心線としてこの新たな中心線に線対称に前記拡張した
第１のデータを折り返すことにより前記第２の領域の前
記プロセスシミュレーションの実行結果に対応する前記
第２の領域の形状と前記第２の領域の格子点における物
理量データを含む第２のデータを生成するステップとを
有し、前記シミュレーション方向の長さが異なる複数の
前記半導体デバイスのプロセスデバイス合体シミュレー
ションを一括して行うことを特徴とする。
ン方法は、予め定めた中心線に対し線対称の構造を有す
る第１および第２の領域から成る半導体デバイスのプロ
セス設計およびデバイス設計を統合したプロセスデバイ
ス統合設計に用い、イオン注入とデポジションと酸化と
拡散とエッチングの内の少なくとも１つを含むプロセス
データおよびマスクデータの少なくとも１つを用いて行
うプロセスシミュレーションと、前記プロセスシミュレ
ーションの結果およびバイアスを含む解析条件を用いて
行うデバイスシミュレーションとから成るプロセスデバ
イス合体シミュレーションを計算機により実行するシミ
ュレーション方法において、前記第１の領域のみに対し
て前記プロセスシミュレーションを実行して前記第１の
領域の形状と前記第１の領域の格子点における物理量デ
ータを含む第１のデータを生成するステップと、前記第
１のデータを前記中心線に線対称に折り返すことにより
前記第２の領域の前記プロセスシミュレーションの実行
結果に対応する前記第２の領域の形状と前記第２の領域
の格子点における物理量データを含む第２のデータを生
成するステップと、前記第１および第２の領域の間を予
め定めた長さに拡張して新規に格子点を生成し、この新
規に生成した格子点における物理量データを前記第１お
よび第２のデータから補間計算するステップを有し、前
記シミュレーション方向の長さが異なる複数の前記半導
体デバイスのプロセスデバイス合体シミュレーションを
一括して行うことを特徴とする。また、他の本発明のシ
ミュレーション方法は、上記のように第１のデータを生
成した後、前記第１の領域を予め定めた長さに拡張して
新規に格子点を生成し、この新規に生成した格子点にお
ける物理量データを前記第１のデータから補間計算する
ステップと、前記拡張した第１のデータの終端を新たに
中心線としてこの新たな中心線に線対称に前記拡張した
第１のデータを折り返すことにより前記第２の領域の前
記プロセスシミュレーションの実行結果に対応する前記
第２の領域の形状と前記第２の領域の格子点における物
理量データを含む第２のデータを生成するステップとを
有し、前記シミュレーション方向の長さが異なる複数の
前記半導体デバイスのプロセスデバイス合体シミュレー
ションを一括して行うことを特徴とする。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】本発明のシミュレーション方法を実行する
プロセスデバイス合体シミュレータの構成をブロックで
示す図２を参照すると、この図に示すプロセスデバイス
合体シミュレータは、システムの動作全体を統括するス
ーパーバイザ１と、上述の従来技術で説明したものと同
様にイオン注入，デポジション，酸化，拡散，エッチン
グ等のプロセスデータやマスクデータを用いてプロセス
データ３の供給を受けプロセスシミュレーションを実行
するプロセスシミュレータ２と、シミュレーション対象
のデバイス（以下対象デバイス）の構造データ５の供給
を受けプロセスシミュレータ２のプロセスシミュレーシ
ョン結果を対象デバイスの中心線に線対称に反転すなわ
ちミラー反転するミラー反転手段４と、ミラー反転手段
の結果と上記プロセスシミュレーション結果とを用いさ
らに各電極にバイアスを印加し定常状態または過渡状態
での電圧，電流，キャリア濃度，しきい値電圧，電流増
幅率等の算出等の解析条件７の供給を受けてデバイスシ
ミュレーションを行なうデバイスシミュレータ６と、シ
ミュレーション結果を表示するグラフイック表示装置８
とを備える。
プロセスデバイス合体シミュレータの構成をブロックで
示す図２を参照すると、この図に示すプロセスデバイス
合体シミュレータは、システムの動作全体を統括するス
ーパーバイザ１と、上述の従来技術で説明したものと同
様にイオン注入，デポジション，酸化，拡散，エッチン
グ等のプロセスデータやマスクデータを用いてプロセス
データ３の供給を受けプロセスシミュレーションを実行
するプロセスシミュレータ２と、シミュレーション対象
のデバイス（以下対象デバイス）の構造データ５の供給
を受けプロセスシミュレータ２のプロセスシミュレーシ
ョン結果を対象デバイスの中心線に線対称に反転すなわ
ちミラー反転するミラー反転手段４と、ミラー反転手段
の結果と上記プロセスシミュレーション結果とを用いさ
らに各電極にバイアスを印加し定常状態または過渡状態
での電圧，電流，キャリア濃度，しきい値電圧，電流増
幅率等の算出等の解析条件７の供給を受けてデバイスシ
ミュレーションを行なうデバイスシミュレータ６と、シ
ミュレーション結果を表示するグラフイック表示装置８
とを備える。
【００１１】スーパーバイザ１は、システム全体の処理
の流れを制御するとともに、上記ミラー反転のとき上記
対象デバイスの対象パラメータの数値変更等の小処理を
自動的に行なう。
の流れを制御するとともに、上記ミラー反転のとき上記
対象デバイスの対象パラメータの数値変更等の小処理を
自動的に行なう。
【００１２】ここで、上記対象デバイスはシミュレーシ
ョンの進行方向に直交して設定した中心線の前後が上記
中心線に対し線対称の構造を有するＭＯＳＦＥＴとし、
従来例と同様にパラメータのチャネル長を１μｍ，２μ
ｍ，３μｍと３種類の寸法に変化させ、また全長の１０
０等分毎のステップにてシミュレーションを実行するも
のとする。
ョンの進行方向に直交して設定した中心線の前後が上記
中心線に対し線対称の構造を有するＭＯＳＦＥＴとし、
従来例と同様にパラメータのチャネル長を１μｍ，２μ
ｍ，３μｍと３種類の寸法に変化させ、また全長の１０
０等分毎のステップにてシミュレーションを実行するも
のとする。
【００１３】本発明のシミュレーション方法の一実施例
のフローチャートを示す図１および本実施例のシミュレ
ーション方法により得られたデバイス断面図の一例をそ
れぞれ示す図３（Ａ），（Ｂ），（Ｃ）を参照すると、
まず、上述の従来のシミュレーション方法におけるステ
ップＰ１に対応のステップＳ１で、チャネル長１μｍ対
応の上記ＭＯＳＦＥＴの寸法の上記中心線までの前半部
すなわち５０ステップ分についてプロセスシュミレータ
により従来のステップＰ１と同様のプロセスシュミレー
ションを行なう。図３（Ａ）に示すようなメッシュが形
成されデバイス形状と不純物分布が算出される。次に、
ステップＳ２で、前半部のシミュレーション結果を後半
部へ上記中心線に線対称に折返す、すなわちミラー反転
する。これにより上記ＭＯＳＦＥＴの全長に亘るプロセ
スシュミレーションが行われたことと等価になり、図３
（Ｂ）に示すようにこのＭＯＳＦＥＴのデバイス構造が
完成する。次に、従来と同様に、ステップＳ３のデバイ
スシュミレータによるデバイスシュミレーションを行な
う。
のフローチャートを示す図１および本実施例のシミュレ
ーション方法により得られたデバイス断面図の一例をそ
れぞれ示す図３（Ａ），（Ｂ），（Ｃ）を参照すると、
まず、上述の従来のシミュレーション方法におけるステ
ップＰ１に対応のステップＳ１で、チャネル長１μｍ対
応の上記ＭＯＳＦＥＴの寸法の上記中心線までの前半部
すなわち５０ステップ分についてプロセスシュミレータ
により従来のステップＰ１と同様のプロセスシュミレー
ションを行なう。図３（Ａ）に示すようなメッシュが形
成されデバイス形状と不純物分布が算出される。次に、
ステップＳ２で、前半部のシミュレーション結果を後半
部へ上記中心線に線対称に折返す、すなわちミラー反転
する。これにより上記ＭＯＳＦＥＴの全長に亘るプロセ
スシュミレーションが行われたことと等価になり、図３
（Ｂ）に示すようにこのＭＯＳＦＥＴのデバイス構造が
完成する。次に、従来と同様に、ステップＳ３のデバイ
スシュミレータによるデバイスシュミレーションを行な
う。
【００１４】次に、ステップＳ２に戻り、ステップＳ１
の前半部のシミュレーション結果のデータを延長して生
成した延長データを１μｍ分付加し（図３（Ｃ）の
ａ）、その延長データの終端に前半部のミラー反転結果
を接続する。すると上記延長分の１μｍが付加されたチ
ャネル長２μｍ対応のＭＯＳＦＥＴの全長に亘るプロセ
スシュミレーションが行われたことと等価になる。次に
同様にステップＳ３のデバイスシュミレーションを行な
う。
の前半部のシミュレーション結果のデータを延長して生
成した延長データを１μｍ分付加し（図３（Ｃ）の
ａ）、その延長データの終端に前半部のミラー反転結果
を接続する。すると上記延長分の１μｍが付加されたチ
ャネル長２μｍ対応のＭＯＳＦＥＴの全長に亘るプロセ
スシュミレーションが行われたことと等価になる。次に
同様にステップＳ３のデバイスシュミレーションを行な
う。
【００１５】再度ステップＳ２に戻り、同様に、ステッ
プＳ１の前半部のシミュレーション結果のデータに同様
に生成した２μｍ分の延長データを付加し、チャネル長
３μｍ対応のＭＯＳＦＥＴのプロセスシュミレーショ
ン、およびステップＳ３のデバイスシュミレーションを
行なう。以上により、チャネル長を１μｍ，２μｍ，３
μｍの３種類の寸法に設定した場合のＭＯＳＦＥＴの全
事例についてシミュレーションを完了する。
プＳ１の前半部のシミュレーション結果のデータに同様
に生成した２μｍ分の延長データを付加し、チャネル長
３μｍ対応のＭＯＳＦＥＴのプロセスシュミレーショ
ン、およびステップＳ３のデバイスシュミレーションを
行なう。以上により、チャネル長を１μｍ，２μｍ，３
μｍの３種類の寸法に設定した場合のＭＯＳＦＥＴの全
事例についてシミュレーションを完了する。
【００１６】このように、プロセスシミュレーションを
デバイス全長の前半のみ実行することにより、計算時間
はステップ数の２乗に比例するので全長に亘り実行する
場合の約１／４になる。従来例と同様にチャネル長の事
例数が３の場合、本実施例のシミュレーション全体の計
算時間は、約５８分となり、従来の９９分の約２／３で
ある。
デバイス全長の前半のみ実行することにより、計算時間
はステップ数の２乗に比例するので全長に亘り実行する
場合の約１／４になる。従来例と同様にチャネル長の事
例数が３の場合、本実施例のシミュレーション全体の計
算時間は、約５８分となり、従来の９９分の約２／３で
ある。
【００１７】従来の技術と本発明によるシミュレーショ
ン計算時間を比較した図４を参照すると、パラメータで
あるチャネル長の事例数が多くなる程本発明による計算
時間の短縮効果が大きくなることが示される。
ン計算時間を比較した図４を参照すると、パラメータで
あるチャネル長の事例数が多くなる程本発明による計算
時間の短縮効果が大きくなることが示される。
【００１８】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。例えば、ミラー反転後所定の延長データを付加す
る代りに、前半部のデータに所定の延長データの１／２
を付加してからミラー反転を行なうことも本発明の主旨
を逸脱しない限り適用できることは勿論である。
明は上記実施例に限られることなく種々の変形が可能で
ある。例えば、ミラー反転後所定の延長データを付加す
る代りに、前半部のデータに所定の延長データの１／２
を付加してからミラー反転を行なうことも本発明の主旨
を逸脱しない限り適用できることは勿論である。
【００１９】
【発明の効果】以上説明したように、本発明のシミュレ
ーション方法は、シミュレーションにおける計算時間を
大幅に短縮できるという効果がある。
ーション方法は、シミュレーションにおける計算時間を
大幅に短縮できるという効果がある。
【図１】本発明のシミュレーション方法の一実施例を示
すフローチャートである。
すフローチャートである。
【図２】本実施例のシミュレーション方法に用いるプロ
セスデバイス合体シミュレータの構成を示すブロック図
である。
セスデバイス合体シミュレータの構成を示すブロック図
である。
【図３】本実施例によるシミュレーション結果の一例を
示すデバイス断面図である。
示すデバイス断面図である。
【図４】従来と本発明のそれぞれのシミュレーションに
おける計算時間を比較した図である。
おける計算時間を比較した図である。
【図５】従来のシミュレーション方法の一例を示すフロ
ーチャートである。
ーチャートである。
【図６】従来の技術によるシミュレーション結果の一例
を示すデバイス断面図および特性図である。
を示すデバイス断面図および特性図である。
１ スーパーバイザ ２ プロセスシミュレータ ３ プロセスデータ ４ ミラー反転手段 ５ 構造データ ６ デバイスシミュレータ ７ 解析条件 ８ グラフイック表示装置
Claims (2)
- 【請求項１】予め定めた中心線に対し線対称の構造を有
する第１および第２の領域から成る半導体デバイスのプ
ロセス設計およびデバイス設計を統合したプロセスデバ
イス統合設計に用い、イオン注入とデポジションと酸化
と拡散とエッチングの内の少なくとも１つを含むプロセ
データおよびマスクデータの少なくとも１つを用いて行
うプロセスシミュレーションと、前記プロセスシミュレ
ーションの結果およびバイアスを含む解析条件を用いて
行うデバイスシミュレーションとから成るプロセスデバ
イス合体シミュレーションを計算機により実行するシミ
ュレーション方法において、前記第１の領域のみに対し
て前記プロセスシミュレーションを実行して前記第１の
領域の形状と前記第１の領域の格子点における物理量デ
ータを含む第１のデータを生成するステップと、前記第
１のデータを前記中心線に線対称に折り返すことにより
前記第２の領域の前記プロセスシミュレーションの実行
結果に対応する前記第２の領域の形状と前記第２の領域
の格子点における物理量データを含む第２のデータを生
成するステップと、前記第１および第２の領域の間を予
め定めた長さに拡張して新規に格子点を生成し、この新
規に生成した格子点における物理量データを前記第１お
よび第２のデータから補間計算するステップを有し、前
記シミュレーション方向の長さが異なる複数の前記半導
体デバイスのプロセスデバイス合体シミュレーションを
一括して行うことを特徴とするシミュレーション方法。 - 【請求項２】予め定めた中心線に対し線対称の構造を有
する第１および第２の領域から成る半導体デバイスのプ
ロセス設計およびデバイス設計を統合したプロセスデバ
イス統合設計に用い、イオン注入とデポジションと酸化
と拡散とエッチングの内の少なくとも１つを含むプロセ
スデータおよびマスクデータの少なくとも１つを用いて
行うプロセスシミュレーションと、前記プロセスシミュ
レーションの結果およびバイアスを含む解析条件を用い
て行うデバイスシミュレーションとから成るプロセスデ
バイス合体シミューションを計算機により実行するシミ
ュレーション方法において、前記第１の領域のみに対し
て前記プロセスシミュレーションを実行して前記第１の
領域の形状と前記第１の領域の格子点における物理量デ
ータを含む第１のデータを生成するステップと、前記第
１の領域を予め定めた長さに拡張して新規に格子点を生
成し、この新規に生成した格子点における物理量データ
を前記第１のデータから補間計算するステップと、前記
拡張した第１のデータの終端を新たに中心線としてこの
新たな中心線に線対称に前記拡張した第１のデータを折
り返すことにより前記第２の領域の前記プロセスシミュ
レーションの実行結果に対応する前記第２の領域の形状
と前記第２の領域の格子点における物理量データを含む
第２のデータを生成するステップとを有し、前記シミュ
レーション方向の長さが異なる複数の前記半導体デバイ
スのプロセスデバイス合体シミュレーションを一括して
行うことを特徴とするシミュレーション方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152553A JP3001351B2 (ja) | 1993-06-24 | 1993-06-24 | シミュレーション方法 |
| US08/264,350 US5629877A (en) | 1993-06-24 | 1994-06-23 | Process and device composite simulation system and simulation method |
| KR1019940014408A KR0136020B1 (ko) | 1993-06-24 | 1994-06-23 | 프로세스 디바이스 합체 시뮬레이션 시스템 및 시뮬레이션 방법 |
| EP94109825A EP0631248B1 (en) | 1993-06-24 | 1994-06-24 | Process and device composite simulation system and simulation method |
| DE69426507T DE69426507T2 (de) | 1993-06-24 | 1994-06-24 | System und Verfahren zur gleichzeitigen Prozess- und Device-Simulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152553A JP3001351B2 (ja) | 1993-06-24 | 1993-06-24 | シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722604A JPH0722604A (ja) | 1995-01-24 |
| JP3001351B2 true JP3001351B2 (ja) | 2000-01-24 |
Family
ID=15542987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5152553A Expired - Fee Related JP3001351B2 (ja) | 1993-06-24 | 1993-06-24 | シミュレーション方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5629877A (ja) |
| EP (1) | EP0631248B1 (ja) |
| JP (1) | JP3001351B2 (ja) |
| KR (1) | KR0136020B1 (ja) |
| DE (1) | DE69426507T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304836B1 (en) | 1996-10-28 | 2001-10-16 | Advanced Micro Devices | Worst case design parameter extraction for logic technologies |
| US5966527A (en) * | 1996-10-28 | 1999-10-12 | Advanced Micro Devices, Inc. | Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior |
| US6055460A (en) * | 1997-08-06 | 2000-04-25 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
| US6370675B1 (en) * | 1998-08-18 | 2002-04-09 | Advantest Corp. | Semiconductor integrated circuit design and evaluation system using cycle base timing |
| US6978229B1 (en) | 1999-11-18 | 2005-12-20 | Pdf Solutions, Inc. | Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits |
| AU1616101A (en) | 1999-11-18 | 2001-05-30 | Pdf Solutions, Inc. | The passive multiplexor test structure for intergrated circuit manufacturing |
| US6449749B1 (en) | 1999-11-18 | 2002-09-10 | Pdf Solutions, Inc. | System and method for product yield prediction |
| US8014991B2 (en) * | 2003-09-30 | 2011-09-06 | Tokyo Electron Limited | System and method for using first-principles simulation to characterize a semiconductor manufacturing process |
| US8032348B2 (en) * | 2003-09-30 | 2011-10-04 | Tokyo Electron Limited | System and method for using first-principles simulation to facilitate a semiconductor manufacturing process |
| US8036869B2 (en) * | 2003-09-30 | 2011-10-11 | Tokyo Electron Limited | System and method for using first-principles simulation to control a semiconductor manufacturing process via a simulation result or a derived empirical model |
| US8073667B2 (en) * | 2003-09-30 | 2011-12-06 | Tokyo Electron Limited | System and method for using first-principles simulation to control a semiconductor manufacturing process |
| JP2017037441A (ja) * | 2015-08-07 | 2017-02-16 | 株式会社東芝 | プロセスシミュレータ、レイアウトエディタ及びシミュレーションシステム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8416039D0 (en) * | 1984-06-22 | 1984-07-25 | Micro Consultants Ltd | Graphic simulation system |
| US5050091A (en) * | 1985-02-28 | 1991-09-17 | Electric Editor, Inc. | Integrated electric design system with automatic constraint satisfaction |
| FR2578668B1 (fr) * | 1985-03-08 | 1989-06-02 | Hennion Bernard | Systeme de simulation d'un circuit electronique |
| US4858146A (en) * | 1986-08-13 | 1989-08-15 | The Babcock & Wilcox Company | Automated design of structures using a finite element database |
| JP2695160B2 (ja) * | 1987-04-30 | 1997-12-24 | 株式会社日立製作所 | 任意形状抵抗体の端子間抵抗計算方法 |
| JP2635617B2 (ja) * | 1987-09-29 | 1997-07-30 | 株式会社東芝 | 半導体素子特性評価用の直交格子点の発生方法 |
| US4815024A (en) * | 1987-11-12 | 1989-03-21 | University Of Toronto, Innovations Foundation | Simulation apparatus |
| JPH0244712A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Mach Co Ltd | 線対称パターンを含むパターンの描画方法 |
| US5070469A (en) * | 1988-11-29 | 1991-12-03 | Mitsubishi Denki Kabushiki Kaisha | Topography simulation method |
| US5103415A (en) * | 1989-01-13 | 1992-04-07 | Kabushiki Kaisha Toshiba | Computer-simulation technique for numerical analysis of semiconductor devices |
| US5237513A (en) * | 1989-11-20 | 1993-08-17 | Massachusetts Institute Of Technology | Optimal integrated circuit generation |
| JP2800437B2 (ja) * | 1991-02-06 | 1998-09-21 | 日本電気株式会社 | デバイスシミュレーション方法 |
| JP2763985B2 (ja) * | 1992-04-27 | 1998-06-11 | 三菱電機株式会社 | 論理シミュレーション装置 |
| US5313398A (en) * | 1992-07-23 | 1994-05-17 | Carnegie Mellon University | Method and apparatus for simulating a microelectronic circuit |
-
1993
- 1993-06-24 JP JP5152553A patent/JP3001351B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-23 KR KR1019940014408A patent/KR0136020B1/ko not_active IP Right Cessation
- 1994-06-23 US US08/264,350 patent/US5629877A/en not_active Expired - Fee Related
- 1994-06-24 DE DE69426507T patent/DE69426507T2/de not_active Expired - Fee Related
- 1994-06-24 EP EP94109825A patent/EP0631248B1/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 日本の科学と技術９−１０，Ｖｏｌ．２７ Ｎｏ．２４１／特集シミュレーション，ｐ．６３−ｐ．６８ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001537A (ko) | 1995-01-03 |
| EP0631248B1 (en) | 2001-01-03 |
| KR0136020B1 (ko) | 1998-06-15 |
| DE69426507D1 (de) | 2001-02-08 |
| JPH0722604A (ja) | 1995-01-24 |
| US5629877A (en) | 1997-05-13 |
| DE69426507T2 (de) | 2001-06-13 |
| EP0631248A3 (en) | 1996-01-17 |
| EP0631248A2 (en) | 1994-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0160367B1 (ko) | 메쉬 생성 장치 및 생성 방법 | |
| JP3001351B2 (ja) | シミュレーション方法 | |
| JP2954894B2 (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
| EP0310069B1 (en) | Method of generating discretization grid for finite-difference simulation | |
| JPH06274565A (ja) | 論理シミュレーション用のデータ作成方法，論理シミュレーション方法及び論理シミュレータ | |
| JP2701795B2 (ja) | プロセスシミュレーション方法 | |
| US5798764A (en) | Method for determining the intersections of Delaunay partitioned tetrahedra with the boundary of a body to be analyzed | |
| JP4286924B2 (ja) | 半導体装置の製造方法、半導体装置の特性評価装置、半導体装置の特性評価方法、及び、半導体装置の特性評価プログラムを記録した機械読み取り可能な記録媒体 | |
| Szczęsny et al. | SI-Studio: environment for SI circuits design automation | |
| JP3026807B1 (ja) | メッシュ張り替え方法およびプロセスデバイス合体シミュレ―ションシステム | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| US6513150B1 (en) | Method of generating mesh for process simulation | |
| JP2806112B2 (ja) | Ｌｓｉシミュレーション装置 | |
| JP2001099748A (ja) | 流体シミュレーション方法及びその装置 | |
| JPH10289332A (ja) | シミュレーションにおけるメッシュ再分割方法 | |
| KR20030032097A (ko) | 프로세스 디바이스 시뮬레이션 시스템 및 방법 | |
| CN118172505A (zh) | 虚拟仿真巷道三维建模方法、装置、设备、介质和产品 | |
| JPH06124317A (ja) | 回路分割形シミュレーションの行列定式化方式 | |
| JPH09198420A (ja) | 遅延時間予想方法及び装置 | |
| JPH10125612A (ja) | シミュレーション方法 | |
| JPH0628432A (ja) | 有限要素解析のための自動メッシュ発生方法 | |
| JP2000269493A (ja) | 半導体素子のシミュレーション方法および装置 | |
| JPH05216868A (ja) | 有限要素法解析用データ生成方法 | |
| JPH10106904A (ja) | 半導体プロセス・デバイスシミュレータ | |
| JPH04286350A (ja) | 半導体装置の電気特性予測方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |
|
| LAPS | Cancellation because of no payment of annual fees |