DE19929650C2 - Vorrichtung und Verfahren zum Erzeugen von Zeitsteuersignalen - Google Patents

Vorrichtung und Verfahren zum Erzeugen von Zeitsteuersignalen

Info

Publication number
DE19929650C2
DE19929650C2 DE19929650A DE19929650A DE19929650C2 DE 19929650 C2 DE19929650 C2 DE 19929650C2 DE 19929650 A DE19929650 A DE 19929650A DE 19929650 A DE19929650 A DE 19929650A DE 19929650 C2 DE19929650 C2 DE 19929650C2
Authority
DE
Germany
Prior art keywords
time
generated
pulse
setting error
shorter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19929650A
Other languages
English (en)
Other versions
DE19929650A1 (de
Inventor
Naoyoshi Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19929650A1 publication Critical patent/DE19929650A1/de
Application granted granted Critical
Publication of DE19929650C2 publication Critical patent/DE19929650C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Zeitsteuersignal-Erzeugungsvorrichtung zum Erzeugen eines Zeitsteuersignals auf der Grundlage eines Programms, auf ein Verfahren zum Erfassen irgendwelcher Einstellfehler bei dem Programm für ein Zeitsteuersignal, und auf ein Halbleiterbauelement-Testgerät, bei dem eine solche Zeitsteuersignal-Erzeugungsvorrichtung eingesetzt wird. Insbesondere betrifft die vorliegende Erfindung eine Zeitsteuersignal-Erzeu­ gungsvorrichtung, die mit einer Einstellfehler-Erfassungseinrichtung versehen ist, die irgendwel­ che, in einem voreingestellten Programm evtl. vorhandene Beschreibungsfehler sofort erfassen kann, auf ein Verfahren zum Delektieren irgendwelcher Einstellfehler bei dem Programm für ein Zeitsteuersignal, und ein mit einer solchen Zeitsteuersignal-Erzeugungsvorrichtung arbeitendes Halbleiterbauelement-Testgerät.
2. Beschreibung des Standes der Technik
Eine Zeitsteuersignal-Erzeugungsvorrichtung zum Erzeugen eines Zeitsteuersignals auf der Basis eines Programms wird beispielsweise in einem zum Testen eines Halbleiterbauelements dienen­ den Halbleiterbauelement-Testgerät verwendet. Fig. 11 zeigt ein Beispiel eines herkömmlichen Halbleiterbauelement-Testgeräts (im folgenden als IC-Tester bezeichnet), das zum Testen eines integrierten Halbleiterschaltungselements (im folgenden als IC bezeichnet) dient, das ein typi­ sches Beispiel eines Halbleiterbauelements darstellt. Dieser IC-Tester TES umfaßt allgemein gesagt eine Hauptsteuereinrichtung 111, einen Mustergenerator 112, einen Zeitsteuergenerator 113, eine Wellenformformatiereinrichtung 114, einen logischen Vergleicher 115, eine Treiber­ gruppe 116, eine Analogpegel-Vergleichergruppe 117, einen Fehleranalysespeicher 118, eine Logikamplituden-Referenzspannungsquelle 121, eine Vergleichs-Referenzspannungsquelle 122 und eine Geräteenergiequelle 123.
Die Hauptsteuereinrichtung 111 besteht im wesentlichen aus einem Computersystem und steuert hauptsächlich den Mustergenerator 112 und den Zeitsteuergenerator 113 in Übereinstimmung mit einem von einem Benutzer erzeugten Testprogramm PM.
Zunächst wird von der Hauptsteuereinrichtung 111 eine Einstellung von unterschiedlichen Daten vor dem Beginn eines IC-Tests ausgeführt. Nach der Festlegung dieser unterschiedlichen Daten wird der IC-Test gestartet. Aufgrund der Zuführung eines Teststartbefehls von der Hauptsteuer­ einrichtung 111 zu dem Mustergenerator 112 beginnt der Mustergenerator 112 mit der Erzeu­ gung eines Musters. Daher ist derjenige Zeitpunkt, zu dem der Mustergenerator 112 mit der Erzeugung des Musters beginnt, der Zeitpunkt des Beginns des Tests. Der Mustergenerator 112 legt Testmusterdaten an die Wellenformformatiereinrichtung 114 in Übereinstimmung mit dem Testprogramm an. Andererseits erzeugt der Zeitsteuergenerator 113 ein Zeitsteuersignal (Taktimpulse) zum Steuern der Arbeitszeitpunkte der Wellenformformatiereinrichtung 114, des logischen Vergleichers 115 und dergl.
Die Wellenformformatiereinrichtung 114 wandelt von dem Mustergenerator 112 zugeführte Testmusterdaten in ein Testmustersignal mit einer realen Wellenform um. Dieses Testmuster­ signal wird an einen zu testenden IC (allgemein als DUT bezeichnet) 119 über die Treibergruppe 116 zum Verstärken der Spannung des Testmustersignals auf eine Wellenform mit einem in der Logikamplituden-Referenzspannungsquelle 121 festgelegten Amplitudenwert angelegt und in einem Speicher des im Test befindlichen ICs 119 gespeichert.
Andererseits wird ein aus dem im Test befindlichen IC 119 ausgelesenes Antwortsignal durch den logischen Vergleicher 117 mit einer von der Vergleichs-Referenzspannungsquelle 122 zugeführten Referenzspannung verglichen, um zu erkennen, ob das Antwortsignal eine Spannung mit einem vorbestimmten logischen Pegel (eine Spannung gemäß logisch H (logisch hoch) oder eine Spannung gemäß logisch L (logisch niedrig)) aufweist. Das Antwortsignal, dessen vorbe­ stimmter logischer Pegel bestimmt worden ist, wird an den logischen Vergleicher 115 geleitet, in dem das Antwortsignal mit einem von dem Mustergenerator 112 ausgegebenen Erwartungs­ wertmustersignal verglichen wird.
Wenn das Antwortsignal nicht gleich dem Erwartungswertmustersignal ist, wird eine Speicher­ zelle mit einer Adresse des im Test befindlichen ICs 119, aus der das Antwortsignal ausgelesen worden ist, als fehlerhaft eingestuft und es wird ein diesen Sachverhalt anzeigendes Fehlersignal erzeugt. Üblicherweise wird dieses Fehlersignal durch ein Signal logisch "1" ausgedrückt und in dem Fehleranalysespeicher 118 gespeichert. Ein Fehlersignal wird generell an einer Adresse des Fehleranalysespeichers 118 gespeichert, die die gleiche Adresse wie diejenige des im Test befindlichen ICs 119 ist.
Wenn demgegenüber das Antwortsignal gleich dem Erwartungswertmustersignal ist, wird eine Speicherzelle mit einer Adresse des im Test befindlichen ICs 119, unter der das Antwortsignal ausgelesen worden ist, als normal eingestuft und es wird ein diesen Zustand anzeigendes "Bestanden"-Signal erzeugt. Dieses "Bestanden"-Signal wird durch ein Signal logisch "0" ausgedrückt und normalerweise nicht in dem Fehleranalysespeicher 118 gespeichert.
Wenn der Test abgeschlossen ist, werden die in dem Fehleranalysespeicher 118 gespeicherte Fehlersignale aus diesem ausgelesen und dann beispielsweise beurteilt, ob eine Behebung bzw. ein Ersatz der fehlerhaften Speicherzellen des getesteten ICs 119 möglich ist oder nicht.
Der Zeitsteuergenerator 113 erzeugt ein Zeitsteuersignal (Taktimpuls) zum Festlegen der Zeitpunkte des Anstiegs und des Abfalls der Wellenform des an den im Test befindlichen IC 119 anzulegenden Testmustersignals, ein Zeitsteuersignal (Taktimpuls) für einen Abtastimpuls zum Festlegen des Zeitpunkts eines logischen Vergleichs zwischen dem Antwortsignal und dem Erwartungswertmustersignal durch den logischen Vergleicher 115, usw.
Der IC-Tester ist derart aufgebaut, daß die Zeitpunkte und/oder Perioden zum Erzeugen dieser Zeitsteuersignale in einem von dem Benutzer erzeugten Testprogramm PM beschrieben sind, und es wird das Testmustersignal an den im Test befindlichen IC 119 mit von dem Benutzer beab­ sichtigten Betätigungsperioden und Zeitsteuerungen zum Betreiben des im Test befindlichen ICs angelegt. Zusätzlich kann ein Test zum Überprüfen des normalen Betriebs ausgeführt werden.
Nachfolgend werden unter Bezugnahme auf Fig. 12 der Zeitsteuergenerator 113 und die Wellenformformatiereinrichtung 114 allgemein beschrieben. Fig. 12 zeigt einen schematischen Aufbau der Wellenformformatiereinrichtung und des Zeitsteuergenerators zum Erzeugen eines Kanaltestmustersignals. Wie gezeigt, kann die Wellenformformatiereinrichtung 114 durch ein RS- Flipflop (Setz/Rücksetz-Flipflop) FF gebildet sein, das ein zu einem bestimmten Zeitpunkt T1 ansteigendes und zu einem vorbestimmten Zeitpunkt T2 abfallendes Testmustersignal TP durch Anlegen eines Setzimpulses PS an seinen Setzeingang S und durch Anlegen eines Rücksetzimpul­ ses PR an seinen Rücksetzeingang R erzeugen kann.
Diese Setz- und Rücksetzimpulse PS und PR werden jeweils durch zwei Taktgeneratoren 113A bzw. 113B erzeugt. Aus einem Verzögerungsdatenspeicher 113C ausgelesene Verzögerungsda­ ten DYS und DYR werden an diese Taktgeneratoren 113A bzw. 113B angelegt, und es werden die Zeitpunkte der Erzeugung des Setzimpulses PS und des Rücksetzimpulses PR durch die Verzögerungsdaten DYS bzw. DYR definiert.
Auf den Verzögerungsdatenspeicher 113C wird durch ein von einem Adreßzähler 113D zugeführ­ tes Adreßsignal zugegriffen. Der Adreßzähler 113D erzeugt ab dem Zeitpunkt des Testbeginns ein Adreßsignal, dessen Adresse in jeder Testperiode TSRAT um + 1 hochgestuft wird (s. Fig. 13). Daher wird auf den Verzögerungsdatenspeicher 113C in jeder Testperiode TSRAT während des Tests mittels des Adreßsignals zugriffen, dessen Adresse in sequentieller Reihenfolge um + 1 hochgezählt wird, und es werden die vorab in dem Verzögerungsdatenspeicher eingestellten Verzögerungsdaten DYS und DYR aus diesem in jeder Testperiode TSRAT ausgelesen. Diese Verzögerungsdaten DYS und DYR werden jeweils in den Taktgeneratoren 113A bzw. 113B eingestellt, und es werden der Setzimpuls PS und der Rücksetzimpuls PR auf der Basis dieser Verzögerungsdaten erzeugt.
Der vorstehend beschriebene Ablauf wird unter Bezugnahme auf Fig. 13 erläutert. Der Taktgene­ rator 113A erzeugt einen in Fig. 13B gezeigten Setzimpuls PS zu einem Zeitpunkt, der um die eingestellten Verzögerungsdaten DYS1, beispielsweise gegenüber dem Anstiegszeitpunkt eines in Fig. 13A gezeigten Ratentakts RAT verzögert ist, der eine Testperiode TSRAT während des Tests definiert. Zusätzlich erzeugt der Taktgenerator 113A einen in Fig. 13C gezeigten Rücksetzimpuls PR zu einem Zeitpunkt, der um die eingestellten Verzögerungsdaten DYR1 gegenüber einem Anstiegszeitpunkt des Ratentakts RAT verzögert ist. Aufgrund des vorstehend beschriebenen Arbeitsablaufs wird durch die Wellenformformatiereinrichtung 114 ein in Fig. 13D gezeigtes Testmustersignal TP mit einer Impulsdauer erzeugt, die der Zeitdifferenz TPW ab dem Zeitpunkt der Erzeugung des Setzimpulses PS bis zu dem Zeitpunkt der Erzeugung des Rücksetzimpulses PR entspricht.
In dieser Weise werden der Anstiegszeitpunkt und Abfallzeitpunkt des Testmustersignals TP in jeder Testperiode TSRAT durch die Verzögerungsdaten DYS bzw. DYR festgelegt. Beispielsweise wird ein Test ausgeführt, um zu ermitteln, wie weit die Impulsdauer des Testmustersignals TP bei normalem Betrieb des im Test befindlichen ICs verschmälert werden kann, wie stark das Erzeugungszeitintervall (die Zeitdifferenz ab dem Zeitpunkt der Erzeugung eines Rücksetzimpulses PR bis zum Zeitpunkt der Erzeugung eines nächsten Setzimpulses PS) zwischen den Testmuster­ signalen unter Erzielung normaler Arbeitsweise des im Test befindlichen ICs verkleinert werden kann, oder dergl.
Fig. 14 zeigt ein Blockschaltbild zur Veranschaulichung der Einzelheiten des internen Aufbaus des Taktgenerators 113A für die Erzeugung eines Setzimpulses PS. Da der interne Aufbau des Taktgenerators 113B zum Erzeugen eines Rücksetzimpulses PR gleichartig ist wie derjenige des Taktgenerators 113A, werden hier der Aufbau und die Arbeitsweise des setzseitig vorgesehenen Taktgenerators 113A beschrieben.
Der Taktgenerator 113A umfaßt, unterteilt in große Komponenten, eine zur Erzielung einer ganzzahligen Verzögerung dienende Einrichtung 10 zur Bereitstellung einer Zeitverzögerung, die einer ganzen Zahl, multipliziert mit einer Periode eines in Fig. 15A gezeigten Referenztakts REFCLK, entspricht, wobei eine Periode des Referenztakts als eine Verzögerungszeiteinheit benutzt wird, eine zur Erzielung einer ungeradzahligen bzw. ungeraden Verzögerung dienende Einrichtung 20, die an der Ausgangsseite der die ganzzahlige Verzögerung aufprägenden Einrichtung 10 vorgesehen ist, und eine Summiereinrichtung 30, eine Festwertspeichereinrich­ tung 31 und eine Zwischenspeicherschaltung 32, die jeweils an der Eingangsseite der die ganzzahlige Verzögerung aufprägenden Einrichtung 10 vorgesehen sind. Die die ungerade Verzögerung aufprägende Einrichtung 20 bewirkt eine Verzögerungszeit, die kleiner ist als eine Periode des Referenztakts REFCLK und erzeugt daher eine Verzögerungszeit für einen Restwert, der nicht durch Division durch eine Periode des Referenztakts REFCLK erzeugt werden kann.
Die die ganzzahlige Verzögerung aufprägende Einrichtung 10 umfaßt einen Abwärtszähler 11 zum Dekrementieren (Abwärtszählen) eines ganzzahligen Werts VDAT, der von der Summierein­ richtung 30 zugeführt wird, eine erste und eine zweite, in Kaskade geschaltete Verzögerungs­ schaltung 12 und 13 zum Einstellen des Ausgabezeitpunkts eines von der Summiereinrichtung 30 zugeführten ungeraden Werts bzw. Bruchwerts MDAT, eine dritte Zwischenspeicherschaltung 14 zum Zwischenspeichern eines von dem Abwärtszähler 11 ausgegebenen ganzzahligen Verzögerungssignals MT, und ein UND-Glied 15 zum Ausführen einer UND-Verknüpfung eines von der dritten Zwischenspeicherschaltung 14 ausgegebenen verzögerten Impulses MT' und eines invertierten Impulses des Referenztakts REFCLK.
Die Summiereinrichtung führt einen Arbeitsschritt zum Dividieren von Verzögerungsdaten durch die Zeitdauer einer Periode des Referenztakts REFCLK und zum Aufteilen des Divisionsergebnis­ ses in einen ganzzahligen Quotienten (im folgenden als ganzzahliger Wert bezeichnet) und einen Restwert (im folgenden als ungerader Wert oder Bruchwert bezeichnet) aus. Die Summiereinrich­ tung 30 summiert aus dem Verzögerungsdatenspeicher 113A ausgelesene Verzögerungsdaten DYS und einen aus der Festwertspeichereinrichtung 31 ausgelesenen festen Schräg- bzw. Versatzwert SKEW und unterteilt das Summierungsergebnis durch die Zeitdauer einer Periode des Referenztakts REFCLK, um hierdurch einen ganzzahligen Wert VDAT und einen ungeraden bzw. Bruchwert MDAT zu erhalten. Der erhaltene ganzzahlige Wert VDAT wird an einen Datenein­ gangsanschluß D des Abwärtszählers 11 angelegt, während der Bruchwert MDAT an einen Dateneingangsanschluß D der ersten Zwischenspeicherschaltung 12 angelegt wird.
Der Bruchwert MDAT wird an die eine ungerade Verzögerung bewirkende Einrichtung 20 über die erste und die zweite Zwischenspeicherschaltung 12 und 13 zum Einstellen der Zeitsteuerung synchron mit einem Zeitpunkt ausgegeben, zu dem die eine ganzzahlige Verzögerung bewirkende Einrichtung 10 einen Verzögerungsimpuls PO an die eine ungerade Verzögerung bewirkende Einrichtung 20 ausgibt.
Unter Bezugnahme auf Fig. 15 wird die Arbeitsweise der die ganzzahlige Verzögerung aufprä­ genden Einrichtung 10 und der die ungerade Verzögerung bewirkenden Einrichtung 20 beschrie­ ben. Wie in Fig. 14 dargestellt ist, werden der Verzögerungsdatenspeicher 113C, der Abwärts­ zähler 11, die Zwischenspeicherschaltung 32 und die erste bis dritte Zwischenspeicherschaltung 12, 13 und 14 durch den in Fig. 15A dargestellten Referenztakt REFCLK angesteuert.
Ein Periodenzyklussignal LRAT ist ein in Fig. 15B gezeigtes logisches Signal und wird direkt an einen Aktivierungsanschluß E des Verzögerungsdatenspeichers 113C angelegt. Daher werden die Verzögerungsdaten DYS1, DYS2, . . . gemäß der Darstellung in Fig. 15D aus dem Verzögerungsda­ tenspeicher 113C synchron mit dem Periodenzyklussignal LRAT ausgelesen. Fig. 15C zeigt den Inhalt der an einen Adreßanschluß ADRESS (ADR) des Verzögerungsdatenspeichers 113C angelegten Adresse. Bei dem Beispiel gemäß Fig. 15 ist ein Fall gezeigt, bei dem die Verzöge­ rungsdaten DYS1, auf DYS1, = 30 ns eingestellt sind, die Verzögerungsdaten DYS2 auf DYS2 = 7,5 ns festgelegt sind und der feste Wert SKEW auf SKEW = 12 ns eingestellt ist.
Die Summiereinrichtung 30 berechnet in einer ersten Testperiode TS1 30 ns + 12 ns = 42 ns und dividiert das errechnete Ergebnis 42 ns gleichzeitig durch die Periode des Referenztakts REFCLK (bei dem gezeigten Beispiel 8 ns), um hierdurch einen ganzzahligen Wert VDAT = 5 (40 ns) und einen ungeraden Wert bzw. Restwert MDAT = 2 (2 ns) zu erhalten. Die Summiereinrich­ tung 30 berechnet in der zweiten Testperiode TS2 (7,5 ns + 12 ns = 19,5 ns) und dividiert das Rechenergebnis 19,5 ns durch 8 ns, so daß ein ganzer Wert VDAT = 2 (16 ns) und ein Restwert MDAT = 3,5 (3,5 ns) erhalten wird.
Das Periodenzyklussignal LRAT wird ebenfalls an einen Dateneingangsanschluß D der Zwischen­ speicherschaltung 32 angelegt. Diese Zwischenspeicherschaltung 32 verzögert, wie in Fig. 15H gezeigt wird, das angelegte Periodenzyklussignal LRAT auf den Zeitpunkt, zu dem der nächste Referenztakt REFCLK an sie angelegt wird, so daß das verzögerte Periodenzyklussignal LRAT an einen Ladeanschluß LD des Abwärtszählers 11 und an einen Aktivierungsanschluß E der ersten Zwischenspeicherschaltung 12 angelegt wird. Als Ergebnis wird der von der Summiereinrichtung 30 stammende ganzzahlige Wert VDAT = 5 in dem Abwärtszähler 11 zu einem um die Größe einer Periode des Referenztakts REFCLK verzögerten Zeitpunkt geladen. Zusätzlich speichert die erste Zwischenspeicherschaltung 12 zu demselben Zeitpunkt den von der Summiereinrichtung 30 stammenden Restwert MDAT = 2. Der in dem Abwärtszähler 11 geladene ganzzahlige VDAT und der in der ersten Zwischenspeicherschaltung 12 zwischengespeicherte Restwert werden bei dem Anlegen eines nächsten Periodenzyklussignal LRAT auf einen ganzzahligen Wert und einen Restwert für die nächste Testperiode aktualisiert.
Der Abwärtszähler 11 zählt den in ihn eingeladenen ganzzahligen Wert VDAT zu jedem, bei­ spielsweise zum Anstiegszeitpunkt, des Referenztakts REFCLK um 1 herab (dekrementiert den ganzzahligen Wert um 1), wie dies in Fig. 15l gezeigt ist. Wenn der eingeladene ganzzahlige Wert VDAT zu "0" wird, beendet der Abwärtszähler 11 den Zählvorgang und gibt ein ganzzahliges Verzögerungssignal MT mit dem logischen Pegel H aus, wie dies in Fig. 15J im oberen Bereich gezeigt ist.
Das von dem Abwärtszähler 11 abgegebene ganzzahlige Verzögerungssignal MT mit dem logischen Pegel H wird an einen Aktivierungsanschluß E der zweiten Zwischenspeicherschaltung 13 und an einen Dateneingangsanschluß D der dritten Zwischenspeicherschaltung 14 angelegt. Als Ergebnis nimmt die zweite Zwischenspeicherschaltung 13 den in der ersten Zwischenspei­ cherschaltung 12 zwischengespeicherten Restwert MDAT = 2 über seinen Dateneingangsan­ schluß D auf und legt den erhaltenen Restwert MDAT an einen Steuereingangsanschluß der die ungerade Verzögerung bewirkenden Einrichtung 20 an, um hierdurch die Verzögerungszeit der die ungerade Verzögerung bewirkenden Einrichtung 20 auf den ungeraden Wert bzw. Restwert = 2 (2 ns) einzustellen.
Gleichzeitig nimmt die dritte Zwischenspeicherschaltung 14 das ganzzahlige Verzögerungssignal MT auf und speist das ganzzahlige Verzögerungssignal MT an einen Eingangsanschluß des UND- Glieds 15 als einen Verzögerungsimpuls MT' mit dem logischen Pegel H, wie dies in Fig. 15J im unteren Bereich gezeigt ist. Da der durch den Invertierer IN invertierte Impuls des Referenztakts REFCLK an den anderen Eingangsanschluß des UND-Glieds 15 angelegt ist, gibt das UND-Glied 15 einen in Fig. 15K dargestellten Impuls PO während der Zeit aus, während der der Referenztakt REFCLK den logischen Pegel L besitzt. Dieser Impuls PO wird in die die ungerade Verzögerung bewirkende Einrichtung 20 eingespeist.
Da die die ungerade Verzögerung bewirkende Einrichtung 20 bereits durch das Ausgangssignal MDAT der zweiten Zwischenspeicherschaltung 13 auf einen Verzögerungswert von 2 ns eingestellt ist, gibt die die ungerade Verzögerung bewirkende Einrichtung 20 einen Setzimpuls PS1, aus, der gegenüber dem Impuls PO noch weiter um 2 ns verzögert ist. Da der Restwert MDAT in der nächsten Testperiode TS2 gleich 3,5 ns ist, wird die Größe der Verzögerung seitens der die ungerade Verzögerung bewirkenden Einrichtung 20 auf 3,5 ns eingestellt. Daher gibt die die ungerade Verzögerung bewirkende Einrichtung 20 in der nächsten Testperiode TS2 einen Setzimpuls PS2 aus, der gegenüber dem Impuls PO weiter um 3,5 ns verzögert ist.
In dieser Weise wird durch den in der vorstehend erläuterten Weise aufgebauten Taktgenerator 113A ein Setzimpuls PS erzeugt, während durch den anderen Taktgenerator 113B ein Rücksetz­ impuls PR generiert wird. Es ist ersichtlich, daß die Wellenformformatiereinrichtung 114 durch den Setzimpuls PS und den Rücksetzimpuls PR zur Erzeugung eines Testmustersignals TP betrieben wird.
Bei der vorstehenden Erläuterung der Arbeitsweise wird unterstellt, daß sowohl die Verzöge­ rungsdaten DYS als auch die Verzögerungsdaten DYR, die aus dem Verzögerungsdatenspeicher 113C ausgelesen und in die Summiereinrichtung 30 eingegeben werden, einen korrekten Wert aufweisen. In der Praxis sind die in dem Verzögerungsdatenspeicher 113C gespeicherten Verzögerungsdaten allerdings Verzögerungsdaten, die in die in Fig. 11 gezeigte Hauptsteuerein­ richtung 111 eingelesen und von dieser zu dem Verzögerungsdatenspeicher 113C übertragen worden sind. Die in dem Verzögerungsdatenspeicher 113C gespeicherten Verzögerungsdaten sind somit bei Rückverfolgung zum Ursprung diejenigen Verzögerungsdaten, die von dem Benutzer in dem Testprogramm PM geschrieben worden sind. Daher liegt möglicherweise der Fall vor, daß der Benutzer einen fehlerhaften (ungeeigneten) Sollwert in dem Testprogramm geschrie­ ben hat.
Wenn beispielsweise ein Setzzustand, bei dem die Zeitdauer ab der Erzeugung eines Setzimpulses PS bis zum Zeitpunkt der Erzeugung eines Rücksetzimpulses PR (Setz-Rücksetz-Zeitdauer oder - Zeitbreite) in einer Testperiode zu kurz ist, oder ein Setzzustand, bei dem die Zeitdauer ab der Erzeugung eines Rücksetzimpulses PR bis zum Zeitpunkt der Erzeugung eines nächsten Setzim­ pulses PS (Rücksetz-Setz-Zeitdauer oder -Zeitbreite) zu kurz ist, oder dergl., d. h. ein Fall vorliegt, bei dem der Benutzer diese Zeitdauern fehlerhaft vorgegeben hat, kann der IC-Tester möglicher­ weise nicht normal arbeiten. In einem solchen Fall, bei dem ein Test bei Vorliegen eines Setz- oder Einstellfehlers ausgeführt wird, tritt der Betriebsfehler auf, daß ein normaler IC als fehlerhaf­ ter IC eingestuft wird. Aus diesem Grund tritt bei einem unter Einsatz einer herkömmlichen Zeitsteuersignal-Erzeugungseinrichtung arbeitenden IC-Tester der erhebliche Nachteil auf, daß die Fehlerrate hoch wird und die Analyse der Ursache lange Zeit benötigt.
KURZFASSUNG DER ERFINDUNG
Es ist eine erste Aufgabe der vorliegenden Erfindung, eine Zeitsteuersignal-Erzeugungseinrichtung zu schaffen, die jegliche fehlerhafte, in einem Programm bezüglich eines Zeitsteuersignals vorhandene Einstellzustände sofort erfassen kann.
Es ist eine zweite Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement-Testgerät zu schaffen, das mit einer Einstellfehler-Erfassungseinrichtung versehen ist, die jeden in einem Programm bezüglich eines Zeitsteuersignals vorhandenen Vorgabefehler sofort erfassen kann.
Es ist ein dritte Aufgabe der vorliegenden Erfindung, ein Verfahren zum Erfassen jeglicher Einstellfehler eines Zeitsteuersignals zu schaffen, das irgendwelche fehlerhaften, in einem Programm bezüglich eines Zeitsteuersignals vorhandene Einstellfehler sofort erfassen kann.
Zur Lösung der vorstehend genannten Aufgaben wird gemäß einem ersten Gesichtspunkt der vorliegenden Erfindung eine Zeitsteuersignal-Erzeugungsvorrichtung zum Erzeugen eines Setzimpulses und eines Rücksetzimpulses mit einer vorbestimmten Zeitverzögerung zwischen ihnen auf der Grundlage eines Programms, sowie zum Erzeugen eines logischen Signals mit einem vorbestimmten Pegel unter Verwendung dieser Setz- und Rücksetzimpulse geschaffen, die eine erste Einstellfehler-Erfassungseinrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt, zu dem der Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem der Rücksetzimpuls generiert wird, und zum Mitteilen eines Einstellfehlers umfaßt, wenn die erfaßte Zeitdauer kürzer ist als ein vorgegebener Grenzwert.
Bei einem bevorzugten Ausführungsbeispiel erfaßt die erste Einstellfehler-Erfassungseinrichtung die Zeitdauer ab dem Zeitpunkt, zu dem der Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem der Rücksetzimpuls innerhalb derselben Periode eines Referenztakts erzeugt wird, und gibt ein den Einstellfehler repräsentierendes logisches Signal ab, wenn die erfaßte Zeitdauer kürzer ist als ein erster vorbestimmter Grenzwert.
Zusätzlich erfaßt die erste Einstellfehler-Erfassungseinrichtung die Zeitdauer ab dem Zeitpunkt, zu dem der Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem der Rücksetzimpuls innerhalb benachbarter Perioden des Referenztakts erzeugt wird, und generiert ein den Einstellfehler repräsentierendes logisches Signal, wenn die erfaßte Zeitdauer kürzer ist als ein zweiter vorgege­ bener Grenzwert.
Die erste Einstellfehler-Erfassungseinrichtung umfaßt: eine Gleichzyklus-Beurteilungseinrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt, zu dem der Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem der Rücksetzimpuls innerhalb derselben Periode eines Referenztakts erzeugt wird, und zum Ermitteln, ob die erfaßte Zeitdauer kürzer ist als ein erster vorbestimmter Grenzwert oder nicht; eine Unterschiedszyklus-Beurteilungseinrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt, zu dem der Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem der Rücksetzimpuls innerhalb einer benachbarten Periode des Referenztakts erzeugt wird, und zum Beurteilen, ob die erfaßte Zeitdauer kürzer ist als ein zweiter vorbestimmter Grenzwert; und eine Einrichtung zum Erzeugen eines den Einstellfehler darstellenden logischen Signals, wenn die von der Gleichzyklus-Beurteilungseinrichtung erfaßte Zeitdauer kürzer ist als der erste vorbe­ stimmte Grenzwert, oder wenn die von der Unterschiedszyklus-Beurteilungseinrichtung erfaßte Zeitdauer kürzer ist als der zweite vorbestimmte Grenzwert.
Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung wird eine Zeitsteuersignal- Erzeugungsvorrichtung zum Erzeugen eines Setzimpulses und eines Rücksetzimpulses mit einer vorbestimmten Zeitverzögerung zwischen den Impulsen auf der Grundlage eines Programms und zum Erzeugen eines logischen, einen vorbestimmten Pegel aufweisenden Signals unter Verwen­ dung dieser Setz- und Rücksetzimpulse geschaffen, die eine zweite Einstellfehler-Erfassungsein­ richtung zum Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses und zum Mitteilen eines Einstellfehlers umfaßt, wenn die erfaßte Zeitdauer kürzer ist als ein vorgegebener Grenzwert.
Bei einem bevorzugten Ausführungsbeispiel erfaßt die zweite Einstellfehler-Erfassungseinrichtung die Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses innerhalb der gleichen Referenztaktperiode und erzeugt ein den Einstellfehler repräsentierendes logisches Signal, wenn die erfaßte Zeitdauer kürzer ist als ein erster vorgegebener Grenzwert.
Zusätzlich erfaßt die zweite Einstellfehler-Erfassungseinrichtung die Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses in der benachbarten Periode eines Referenztakts, und erzeugt ein den Einstellfehler repräsentierendes logisches Signal, wenn die erfaßte Zeitdauer kürzer ist als ein zweiter vorgegebener Grenzwert.
Die zweite Einstellfehler-Erfassungseinrichtung umfaßt eine Gleichzyklus-Beurteilungseinrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses innerhalb derselben Referenztaktperiode, und zum Beurteilen, ob die erfaßte Zeitdauer kürzer ist als ein erster vorbestimmter Grenzwert; eine Unterschiedszyklus-Beurteilungseinrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses innerhalb benachbarter Referenztaktperioden, und zum Beurteilen, ob die erfaßte Zeitdauer kürzer ist als ein zweiter vorgegebener Grenzwert; und eine Einrichtung zum Erzeugen eines den Einstellfehler repräsentierenden logischen Signals, wenn die von der Gleichzyklus-Beurteilungseinrichtung erfaßte Zeitdauer kürzer ist als der erste vorgegebene Grenzwert, oder wenn die von der Unterschiedszyklus-Beurteilungseinrichtung erfaßte Zeitdauer kürzer ist als der zweite vorgege­ bene Grenzwert.
Gemäß einem dritten Gesichtspunkt der vorliegenden Erfindung wird eine Zeitsteuersignal- Erzeugungseinrichtung geschaffen, die die vorstehend erläuterte zweite Einstellfehler-Erfassungs­ einrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses und zum Informieren über einen Einstellfehler, wenn die erfaßte Zeitdauer kürzer ist als ein vorgegebener Grenzwert, umfaßt.
Gemäß einem vierten Gesichtspunkt der vorliegenden Erfindung wird ein Halbleiterbauelement- Testgerät geschaffen, bei dem ein Setzimpuls und ein Rücksetzimpuls mit einer vorbestimmten Zeitverzögerung zwischen diesen Impulsen durch einen Zeitsteuersignalgenerator auf der Grundlage eines Programms erzeugt werden, wobei ein Testmustersignal mit einem vorbestimm­ ten Pegel unter Heranziehung dieser Setz- und Rücksetzimpulse erzeugt wird, und das Testmu­ stersignal an ein im Test befindliches Halbleiterbauelement angelegt wird, wobei das Halbleiter­ bauelement-Testgerät eine erste Einstellfehler-Erfassungseinrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Setzimpulses bis zum Zeitpunkt der Erzeugung des Rücksetzimpulses und zum Informieren über einen Einstellfehler umfaßt, wenn die erfaßte Zeitdauer kürzer ist als ein vorgegebener Grenzwert.
Gemäß einem fünften Gesichtspunkt der vorliegenden Erfindung wird ein Halbleiterbauelement- Testgerät geschaffen, bei dem ein Einstellimpuls und ein Rücksetzimpuls mit einer vorbestimmten Zeitverzögerung zwischen den Impulsen durch einen Zeitsteuersignalgenerator auf der Grundlage eines Programms erzeugt werden, ein Testmustersignal mit einem vorbestimmten Pegel unter Verwendung dieser Setz- und Rücksetzimpulse generiert wird und das Testmustersignal an ein im Test befindliches Halbleiterbauelement angelegt wird, wobei das Halbleiterbauelement-Testgerät eine zweite Einstellfehler-Erfassungseinrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses und zum Informieren über einen Einstellfehler umfaßt, wenn die erfaßte Zeitdauer kürzer ist als ein vorbestimmter Grenzwert.
Gemäß einem sechsten Gesichtspunkt der vorliegenden Erfindung wird ein Halbleiterbauelement- Testgerät geschaffen, das die vorstehend erwähnte zweite Einstellfehler-Erfassungseinrichtung zum Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses und zum Informieren über einen Einstellfehler umfaßt, wenn die erfaßte Zeitdauer kürzer ist als ein vorgegebener Grenzwert.
Gemäß einem siebten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Erfassen von Einstellfehlern bezüglich eines Zeitsteuersignals geschaffen, das die Schritte umfaßt: Erzeugen eines Setzimpulses und eines Rücksetzimpulses zu vorbestimmten Zeitpunkten auf der Grundlage eines Programms; Erzeugen eines logischen Signals mit einem vorbestimmten Pegel unter Verwendung dieser Setz- und Rücksetzimpulse; Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Setzimpulses bis zum Zeitpunkt der Erzeugung des Rücksetzimpulses; und Informieren über einen Einstellfehler, wenn die erfaßte Zeitdauer kürzer ist als ein vorgegebener Grenzwert.
Der Zeitdauererfassungsschritt enthält einen Schritt der Erfassung der Zeitdauer ab dem Zeitpunkt der Erzeugung des Setzimpulses bis zum Zeitpunkt der Erzeugung des Rücksetzimpul­ ses innerhalb derselben Referenztaktperiode. Der Schritt der Informierung über einen Einstellfeh­ ler umfaßt die Schritte: Ermitteln, ob die erfaßte Zeitdauer kürzer ist als ein erster vorbestimmter Grenzwert, und Erzeugen eines den Einstellfehler repräsentierenden logischen Signals, wenn die erfaßte Zeitdauer kürzer ist als der erste vorbestimmte Grenzwert.
Zusätzlich enthält der Zeitdauererfassungsschritt einen Schritt der Erfassung der Zeitdauer ab dem Zeitpunkt der Erzeugung des Setzimpulses bis zum Zeitpunkt der Erzeugung des Rücksetz­ impulses innerhalb benachbarter Referenztaktperioden. Der Schritt der Informierung über den Einstellfehler enthält die Schritte: Ermitteln, ob die erfaßte Zeitdauer kürzer ist als ein zweiter vorbestimmter Grenzwert; und Erzeugen eines den Einstellfehler repräsentierenden logischen Signals, wenn die erfaßte Zeitdauer kürzer ist als der zweite vorgegebene Grenzwert.
Gemäß einem achten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Erfassen von Einstellfehlern bezüglich eines Zeitsteuersignals geschaffen, das die Schritte umfaßt: Erzeugen eines Setzimpulses und eines Rücksetzimpulses bei vorgegebenen Zeitpunkten auf der Grundlage eines Programms, Erzeugen eines logischen Signals mit einem vorbestimmten Pegel unter Verwendung dieser Setz- und Rücksetzimpulse, Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses, und Informieren über einen Einstellfehler, wenn die erfaßte Zeitdauer kürzer ist als ein vorgegebener Grenzwert.
Der Zeitdauererfassungsschritt enthält einen Schritt der Erfassung der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpul­ ses innerhalb derselben Referenztaktperiode, während der Schritt des Informierens über den Einstellfehler die Schritte umfaßt: Ermitteln, ob die erfaßte Zeitdauer kürzer als ein erster vorbestimmter Grenzwert ist oder nicht, und Erzeugen eines den Einstellfehler repräsentierenden logischen Signals, wenn die erfaßte Zeitdauer kürzer ist als der erste vorbestimmte Grenzwert.
Zusätzlich enthält der Zeitdauererfassungsschritt einen Schritt zur Erfassung der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses innerhalb benachbarter Referenztaktperioden. Der Schritt des Informierens über den Einstellfehler enthält die Schritte: Ermitteln, ob die erfaßte Zeitdauer kürzer ist als ein zweiter vorgegebener Grenzwert, und Erzeugen eines den Einstellfehler repräsentierenden logischen Signals, wenn die erfaßte Zeitdauer kürzer ist als der zweite vorgegebene Grenzwert.
Gemäß einem neunten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Erfassen von Einstellfehlern bezüglich eines Zeitsteuersignals geschaffen, das die Schritte umfaßt: Erzeugen eines Setzimpulses und eines Rücksetzimpulses zu vorbestimmten Zeitpunkten auf der Grundlage eines Programms; Erzeugen eines logischen Signals mit einem vorbestimmten Pegel unter Verwendung dieser Setz- und Rücksetzimpulse; Erfassen der Impulsdauer des logischen Signals ab dem Zeitpunkt der Erzeugung des Setzimpulses bis zum Zeitpunkt der Erzeugung des Rücksetzimpulses; Mitteilen eines ersten Einstellfehlers, wenn die erfaßte Impulsdauer kürzer ist als ein vorgegebener Grenzwert; Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses; und Mitteilen eines zweiten Einstellfehlers, wenn die erfaßte Zeitdauer kürzer ist als ein zweiter vorgegebener Grenzwert.
Der Impulsdauererfassungsschritt umfaßt die Schritte: Erfassen der Impulsdauer ab dem Zeitpunkt der Erzeugung des Setzimpulses bis zum Zeitpunkt der Erzeugung des Rücksetzimpul­ ses innerhalb derselben Referenztaktperiode; und Erfassen der Impulsdauer ab dem Zeitpunkt der Erzeugung des Setzimpulses bis zum Zeitpunkt der Erzeugung des Rücksetzimpulses innerhalb benachbarter Referenztaktperioden. Der Zeitdauererfassungsschritt enthält die Schritte: Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses innerhalb derselben Referenztaktperiode; und Erfassen der Zeitdauer ab dem Zeitpunkt der Erzeugung des Rücksetzimpulses bis zum Zeitpunkt der Erzeugung des Setzimpulses innerhalb benachbarter Referenztaktperioden. Der Schritt des Mitteilens eines ersten Einstellfehlers umfaßt die Schritte: Ermitteln, ob die erfaßte Impulsdauer kürzer ist als ein erster vorgegebener Grenzwert oder als ein zweiter vorgegebener Grenzwert; und Erzeugen eines den ersten Einstellfehler repräsentierenden logischen Signals, wenn die erfaßte Impulsdauer kürzer ist als der erste vorgegebene Grenzwert oder der zweite vorgegebene Grenzwert. Der Schritt des Mitteilens des zweiten Einstellfehlers umfaßt die Schritte: Ermitteln, ob die erfaßte Zeitdauer kürzer ist als ein erster vorgegebener Grenzwert oder ein zweiter vorgegebener Grenzwert; und Erzeugen eines den zweiten Einstellfehler repräsentierenden logischen Signals, wenn die erfaßte Zeitdauer kürzer ist als der erste vorbestimmte Grenzwert oder der zweite vorbestimmte Grenzwert.
Gemäß der vorliegenden Erfindung kann ein Einstellfehler, der in einem Programm bezüglich eines Zeitsteuersignals enthalten ist, sofort bei einmaliger Ausführung dieses Programms ermittelt werden. Da der Grund des Auftretens einer hohen Fehlerrate oder dergl. innerhalb einer kurzen Zeitdauer analysiert oder geklärt werden kann, wird der Vorteil erzielt, daß die Effizienz des Tests beispielsweise in einem Fall, bei dem die vorliegende Erfindung bei einem IC-Tester zum Testen eines ICs eingesetzt wird, erhöht werden kann.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Figur zeigt ein Blockschaltbild eines Taktgenerators, der bei einem Ausführungsbeispiel der erfindungsgemäßen Zeitsteuersignal-Erzeugungsvorrichtung eingesetzt wird;
Fig. 2 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise des in Fig. 1 dargestellten Taktgenerators;
Fig. 3 zeigt ein Blockschaltbild zur Veranschaulichung einer ersten Einstellfehler-Erfassungs­ einrichtung, die bei einem Ausführungsbeispiel der erfindungsgemäßen Zeitsteuer­ signal-Erzeugungsvorrichtung eingesetzt wird;
Fig. 4 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise der ersten, in Fig. 3 dargestell­ ten Einstellfehler-Erfassungseinrichtung;
Fig. 5 zeigt ebenfalls ein Zeitdiagramm zur Erläuterung der Arbeitsweise der ersten, in Fig. 3 dargestellten Einstellfehler-Erfassungseinrichtung;
Fig. 6 zeigt gleichfalls ein Zeitdiagramm zur Erläuterung der Arbeitsweise der ersten, in Fig. 3 dargestellten Einstellfehler-Erfassungseinrichtung;
Fig. 7 zeigt ein Blockschaltbild einer zweiten Einstellfehler-Erfassungseinrichtung, die in einem Ausführungsbeispiel der erfindungsgemäßen Zeitsteuersignal-Erzeugungsvorrichtung eingesetzt wird;
Fig. 8 zeigt ein Zeitdiagramm zur Erläuterung der. Arbeitsweise der zweiten, in Fig. 7 dargestellten Einstellfehler-Erfassungseinrichtung;
Fig. 9 zeigt ebenfalls ein Zeitdiagramm zur Erläuterung der Arbeitsweise der zweiten, in Fig. 7 dargestellten Einstellfehler-Erfassungseinrichtung;
Fig. 10 zeigt ein Blockschaltbild des gesamten Aufbaus der zusammengefaßten Anordnung der ersten, in Fig. 3 dargestellten Einstellfehler-Erfassungseinrichtung und der zweiten, in Fig. 7 gezeigten Einstellfehler-Erfassungseinrichtung;
Fig. 11 zeigt ein Blockschaltbild, in dem der allgemeine Aufbau einer Ausführungsform des herkömmlichen Halbleiterbauelement-Testgeräts veranschaulicht ist;
Fig. 12 zeigt ein Blockschaltbild zur Veranschaulichung der Ausgestaltung eines Zeitsteuerge­ nerators und einer Wellenformformatiereinrichtung, die in dem in Fig. 11 dargestellten Halbleiterbauelement-Testgerät eingesetzt werden;
Fig. 13 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Zeitsteuergenerators und der Wellenformformatiereinrichtung, die in Fig. 12 dargestellt sind;
Fig. 14 zeigt ein Blockschaltbild, das den detaillierten Aufbau eines Taktgenerators zeigt, der in dem in Fig. 12 dargestellten Zeitsteuergenerator eingesetzt wird; und
Fig. 15 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise des in Fig. 14 dargestellten Taktgenerators.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Nachfolgend wird die vorliegende Erfindung anhand von bevorzugten Ausführungsbeispielen unter Bezugnahme auf die Fig. 1 bis 10 beschrieben. Hierbei sind die Abschnitte, Wellenfor­ men und Elemente in diesen Zeichnungen, die den in den Fig. 11 bis 15 dargestellten Komponenten entsprechen, mit den gleichen Bezugszeichen versehen und es wird deren Beschreibung, soweit nicht erforderlich, weggelassen.
Fig. 1 zeigt ein Blockschaltbild eines Taktgenerators und seiner zugehörigen Schaltungen, die in einem Ausführungsbeispiel der erfindungsgemäßen Zeitsteuersignal-Erzeugungsvorrichtung benutzt werden. Bei diesem Ausführungsbeispiel ist ein Fall dargestellt, bei dem die Zeitsteuer­ signal-Erzeugungsvorrichtung in einem IC-Tester eingesetzt wird. Hierbei ist in Fig. 1 lediglich der interne Aufbau des Taktgenerators 113A zum Erzeugen eines Setzimpulses PS dargestellt. Da der interne Aufbau des Taktgenerators 113B zum Erzeugen eines Rücksetzimpulses PR einen gleichartigen Aufbau wie der interne Aufbau des Taktgenerators 113A besitzt, ist dieser nicht dargestellt. Im folgenden werden hauptsächlich der Aufbau und die Arbeitsweise des Taktgenera­ tors 113A zum Erzeugen eines Setzimpulses PS beschrieben.
Da die Konfiguration des Taktgenerators 113A gleich ist wie bei dem in Fig. 14 dargestellten herkömmlichen Generator, wird deren detaillierte Beschreibung hier weggelassen. Der Taktgene­ rator 113A umfaßt eine zur Aufprägung einer ganzzahligen Verzögerung dienende Einrichtung zum Bereitstellen einer Zeitverzögerung, die einer mit einer Periode des in Fig. 2A gezeigten Referenztakts REFCLK multiplizierten ganzen Zahl entspricht, wobei jeweils eine Periode des Referenztakts als eine Verzögerungszeiteinheit benutzt wird; eine zum Bewirken einer ungerad­ zahligen Verzögerung (Bruchteilverzögerung) bewirkende Einrichtung 20, die an der Ausgangs­ seite der die ganzzahlige Verzögerung aufprägenden Einrichtung 10 vorgesehen ist; und eine an der Eingangsseite der die ganzzahlige Verzögerung bewirkenden Einrichtung 10 vorgesehene Summiereinrichtung 30; eine an der Eingangsseite der die ganzzahlige Verzögerung bewirkenden Einrichtung 10 vorgesehene Festwertspeichereinrichtung 31; und eine an der Eingangsseite der die ganzzahlige Verzögerung bewirkenden Einrichtung 10 vorgesehene Zwischenspeicherschal­ tung 32. Die die Bruchteilsverzögerung bewirkende Einrichtung 20 stellt eine Verzögerungszeit bereit, die kleiner ist als eine Periode des Referenztakts REFCLK.
Bei der vorliegenden Erfindung zeichnet sich der Aufbau dadurch aus, daß außerhalb des Taktgenerators 113A eine vierte Zwischenspeicherschaltung 16 zum Zwischenspeichern eines von dem Abwärtszähler 11 der die ganzzahlige Verzögerung bewirkenden Einrichtung 10 ausgegebenen ganzzahligen Verzögerungssignals MT, und eine fünfte Zwischenspeicherschaltung 17 zum Zwischenspeichern eines von der ersten Zwischenspeicherschaltung 12 der die ganzzah­ lige Verzögerung bewirkenden Einrichtung 10 ausgegebenen Bruchwerts (eines nicht durch eine Periode dividierbaren Restwerts) MDAT vorgesehen sind.
Die vierte und die fünfte Zwischenspeicherschaltung 16 und 17 werden durch den Referenztakt REFCLK betrieben, und es wird das von dem Abwärtszähler 11 ausgegebene ganzzahlige Verzögerungssignal MT gleichzeitig an einen Dateneingangsanschluß D der vierten Zwischenspei­ cherschaltung 16 und einen Aktivierungsanschluß E der fünften Zwischenspeicherschaltung 17 angelegt. Zudem wird der von der ersten Zwischenspeicherschaltung 12 ausgegebene Bruchwert MDAT ebenfalls an einen Dateneingangsanschluß D der fünften Zwischenspeicherschaltung 17 angelegt. Als Ergebnis nehmen die vierte Zwischenspeicherschaltung 16 das ganzzahlige Verzögerungssignal MT und gleichzeitig die fünfte Zwischenspeicherschaltung 17 den von der ersten Zwischenspeicherschaltung 12 ausgegebenen Bruchwert MDAT auf, wenn der Abwärts­ zähler 12 das ganzzahlige Verzögerungssignal MT ausgibt.
Da der übrige Aufbau im wesentlichen der gleiche wie bei dem in Fig. 14 gezeigten herkömmli­ chen Beispiel ist, werden im folgenden lediglich die Arbeitsweisen der vierten und der fünften Zwischenspeicherschaltung 16 und 17 beschrieben.
Die vierte Zwischenspeicherschaltung 16 speichert das erhaltene ganzzahlige Verzögerungssignal MT und gibt das ganzzahlige Verzögerungssignal MT synchron mit dem nächsten Referenztakt REFCLK aus. Daher verzögert die vierte Zwischenspeicherschaltung 16 das aufgenommene ganzzahlige Verzögerungssignal MT um eine Referenztaktperiode für die Ausgabe des ganzzahli­ gen Verzögerungssignals MT, wie dies in Fig. 20 gezeigt ist. In gleichartiger Weise speichert die fünfte Zwischenspeicherschaltung 17 den aufgenommenen Bruchwert MDAT und gibt, wie in Fig. 2P gezeigt ist, den um eine Referenztaktperiode verzögerten Bruchwert MDATS synchron mit dem nächsten Referenztakt REFCLK aus.
Fig. 3 zeigt einen Aufbau einer ersten Einstellfehler-Erfassungseinrichtung, die bei einem Ausführungsbeispiel der erfindungsgemäßen Zeitsteuersignal-Erzeugungsvorrichtung eingesetzt wird. Diese erste Einstellfehler-Erfassungseinrichtung 200 enthält eine Gleichzyklus-Beurteilungs­ einrichtung 210, eine Unterschiedszyklus-Beurteilungseinrichtung 220, erste und zweite RS- Flipflops SR1 und SR2, erste und zweite UND-Glieder AND1 und AND2, und ein ODER-Glied OR zum Ausführen einer logischen ODER-Verknüpfung eines Teststartsignals TES und eines Datenbusrücksetzsignals DBRES.
Die Gleichzyklus-Beurteilungseinrichtung 210 mißt dann, wenn ein Setzimpuls PS und ein Rücksetzimpuls PR in demselben Zyklus des Referenztakts REFCLK erzeugt werden, die Zeitdiffe­ renz zwischen dem Zeitpunkt der Erzeugung des Setzimpulses PS und dem Zeitpunkt der Erzeugung des Rücksetzimpulses PR, d. h. eine Impulsdauer oder Impulsbreite innerhalb desselben Zyklus, um hierbei zu ermitteln, ob die Impulsdauer gleich oder größer als ein Grenzwert ist, oder gleich oder kleiner als ein (bzw. der) Grenzwert ist. Andererseits mißt die Unterschiedszyklus- Beurteilungseinrichtung 220 dann, wenn der Zeitpunkt der Erzeugung des Setzimpulses PS in einem anderen Zyklus (benachbarten Zyklus) als der Zyklus des Zeitpunkts der Erzeugung des Rücksetzimpulses PR liegt, die Zeitdifferenz zwischen diesen Zeitpunkten, d. h. eine Impulsdauer oder Impulsbreite, um hierbei zu ermitteln, ob die Pulsdauer gleich oder größer als ein Grenzwert ist, oder gleich oder kleiner als ein (bzw. der) Grenzwert ist.
Es sind eine erste Zwischenspeicherschaltungsgruppe DF1 zum Speichern eines ganzzahligen Verzögerungsimpulses MTS und eines Bruchwerts MDATS, die jeweils von der vierten und der fünften, außerhalb des in Fig. 1 gezeigten, zur Setzimpulserzeugung dienenden Taktgenerators 113A angeordneten Zwischenspeicherschaltung 16 bzw. 17 ausgegeben werden, sowie zum Zwischenspeichern eines ganzzahligen Verzögerungsimpulses MTR und eines Bruchwerts MDATR, die jeweils von der vierten und der fünften, außerhalb des in Fig. 1 nicht gezeigten, zur Rück­ setzimpulserzeugung dienenden Taktgenerators 113B angeordneten Zwischenspeicherschaltung ausgegeben werden, und eine zweite Zwischenspeicherschaltungsgruppe DF2 zum Zwischen­ speichern eines ganzzahligen Verzögerungsimpulses MTS1, eines Bruchwerts MDATS1, eines ganzzahligen Verzögerungsimpulses MTR1, bzw. eines Bruchwerts MDATR1, vorhanden.
Diese erste und zweite Zwischenspeicherschaltungsgruppe DF1 und DF2 sind in Kaskade geschaltet, wobei alle Zwischenspeicherschaltungen durch den Referenztakt REFCLK gesteuert werden. Daher werden die durch diese Zwischenspeicherschaltungsgruppen DF1 und DF2 jeweils übertragenen Daten um eine einer Periode des Referenztakts REFCLK entsprechende Größe zwischen der Eingangsseite und der Ausgangsseite der ersten Zwischenspeicherschaltungs­ gruppe DF1, und um eine einer Periode des Referenztakts REFCLK entsprechende Größe zwischen der Eingangsseite und der Ausgangsseite der zweiten Zwischenspeicherschaltungs­ gruppe DF2 verzögert.
Fig. 4 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise der ersten, in Fig. 3 dargestellten Einstellfehler-Erfassungseinrichtung 200, wobei das Zeitverhalten der Daten MTS, MDATS, MTR und MDATR an der Eingangsseite der ersten Zwischenspeicherschaltungsgruppe DF1, der Daten MTS1, MDATS1, MTR1, und MDATR1, an der Ausgangsseite der ersten Speicherschaltungsgruppe DF1 (Eingangsseite der zweiten Zwischenspeicherschaltungsgruppe DF2), und die Daten MTS2, MDATS2, MTR2 und MDATR2 an der Ausgangsseite der zweiten Zwischenspeicherschaltungs­ gruppe DF2 dargestellt ist.
Die Gleichzyklus-Beurteilungseinrichtung 210 erfaßt einen in den Fig. 4D und 4E als "Fall 1 " dargestellten Zustand. Daher umfaßt die Gleichzyklus-Beurteilungseinrichtung 210 ein NAND- Glied NAND1 zum Ausführen einer NAND-Verknüpfung (UND-Verknüpfung mit negiertem Ausgangssignal) der von der ersten Zwischenspeicherschaltungsgruppe DF1 ausgegebenen Daten MTS1, und MTR1, einen Subtrahierer SUB1 zum Ausführen einer Subtraktion zwischen den von der ersten Zwischenspeicherschaltungsgruppe DF1 ausgegebenen Daten MDATS1 und MDATR1 (bei diesem Beispiel wird MDATS1 von MDATR1, subtrahiert), einen Vergleicher MC1 zum Vergleichen des von dem Subtrahierer SUB1 ausgegebenen Subtraktionsergebnisses mit einem Impulsdauer-Grenzwert WMT1, der von einem an der Ausgangsseite der ersten Einstellfehler- Erfassungseinrichtung 200 vorgesehenen Grenzwertspeicher LMT zugeführt wird, eine Zwi­ schenspeicherschaltung DF4 zum Zwischenspeichern des Vergleichsergebnisausgangssignals des Vergleichers MC1, und ein NAND-Glied NAND1A, dessen beide Eingangsanschlüsse invertierende Eingänge zum Sperren des Anlegens eines an einem Borgen-Anschluß BR des Subtrahierers SUB1 ausgegebenen Borgen-Signals an einen Aktivierungsanschluß E des Vergleichers MC1 sind.
Somit erfaßt das NAND-Gate NAND1, daß die ganzzahligen Verzögerungssignale MTS1, und MTR1 für die Setzseite und die Rücksetzseite zum gleichen Zeitpunkt erzeugt werden, und erfaßt, ob ein Setzimpuls PS und ein Rücksetzimpuls PR in derselben Periode des Referenztakts REFCLK erzeugt werden, wie dies in den Fig. 5A, 5B und 5C gezeigt ist.
Gleichzeitig mit dieser Erfassung nimmt der Subtrahierer SUB1 den Bruchwert MDATS1 der Setzseite und den Bruchwert MDATR1 der Rücksetzseite jeweils an seinen Eingangsanschlüssen A bzw. B auf und berechnet B-A (MDATR1-MDATS1) und ermittelt die Impulsdauer TPW des in Fig. 5D gezeigten Testmustersignals TP. Die erhaltene Impulsdauer TPW wird an einen Eingangsan­ schluß A des Vergleichers MC1 angelegt. Ein Impulsdauer-Grenzwert WMT1 wird von dem Grenzwertspeicher LMT an den anderen Eingangsanschluß B des Vergleichers MC1 angelegt, um zu ermitteln, welcher dieser Werte größer ist.
Wenn die an den Eingangsanschluß A des Vergleichers MC1 angelegte Impulsdauer TPW kleiner ist als der Grenzwert WMT1, gibt der Vergleicher MC1 ein Signal mit dem logischen Pegel H aus, das einen Einstellfehler anzeigt. Der Fall TPW < WMT1 bedeutet nämlich, daß die in dem Programm PM eingestellte Impulsdauer TPW schmaler ist als der Grenzwert WMT1. Dieses Signal mit hohem logischen Pegel H wird an einen Setzanschluß S des ersten RS-Flipflops SR1 nach einer Zwi­ schenspeicherung in der Zwischenspeicherschaltung DF4 angelegt. Aufgrund dieser Arbeitsweise wird ein Signal mit logischem Pegel H von dem ersten RS-Flipflop SR1 ausgegeben und an einen Eingangsanschluß des ersten UND-Glieds AND1 angelegt. Ein Lesebefehl RECOM wird an den anderen Eingangsanschluß des ersten UND-Glieds AND1 angelegt. Ein Einstellfehlererfassungs­ signal (Fehlersignal) mit logischem Pegel H wird synchron mit dem Lesebefehl RECOM von dem UND-Glied AND1 an einem Ausgangsanschluß ERR ausgegeben. Ferner wird das erste RS- Flipflop SR1 rückgesetzt, wenn ein Rücksetzsignal wie etwa ein Teststartsignal TES zum Zeitpunkt des Testbeginns angelegt wird, und/oder wenn ein zum Zeitpunkt der Datenbusrück­ setzung zuzuführendes Datenbusrücksetzsignal DBRES an seinen Rücksetzanschluß R über ein ODER-Glied OR angelegt wird.
Im Gegensatz hierzu wird im Fall PPW < WMT von dem Vergleicher MC1 ein Signal mit dem logischen Pegel L ausgegeben, das angibt, daß kein Einstellfehler vorhanden ist. Selbst wenn dieses Signal logisch L an den Setzanschluß S des ersten RS-Fliflops SR1 angelegt wird, gibt das RS-Flipflop SR1 kein Signal logisch H aus. Daher wird an dem Ausgangsanschluß ERR kein Einstellfehlererfassungssignal abgegeben.
Die Unterschiedszyklus-Beurteilungseinrichtung 220 erfaßt einen in den Fig. 4E und 4F gezeigten "Fall 2". Aus diesem Grund umfaßt die Unterschiedszyklus-Beurteilungseinrichtung 220 ein NAND-Glied NAND2 zum Ausführen einer NAND-Verknüpfung (UND-Verknüpfung mit invertiertem Ausgang) der von der zweiten Zwischenspeicherschaltungsgruppe DF2 ausgegebe­ nen Daten MTS2 und der von der ersten Zwischenspeicherschaltungsgruppe DF1 ausgegebenen Daten MTR1, einen Subtrahierer SUB2 zum Ausführen einer Subtraktion zwischen den von der zweiten Zwischenspeicherschaltungsgruppe DF2 ausgegebenen Daten MDATS2 und den von der ersten Zwischenspeicherschaltungsgruppe DF1 ausgegebenen Daten MDATR1 (bei diesem Beispiel wird MDATS2 von MDATR1 subtrahiert), einen Vergleicher MC2 zum Vergleichen des von dem Subtrahierer SUB2 ausgegebenen Subtraktionsergebnisses mit einem von einem Grenzwertspei­ cher LMT zugeführten Impulsdauer-Grenzwert WMT1, und eine Zwischenspeicherschaltung DF5 zum Zwischenspeichern des von dem Vergleicher MC2 ausgegebenen Vergleichsergebnisaus­ gangssignals.
Das NAND-Glied NAND2 erfaßt, daß die ganzzahligen Verzögerungssignale MTS2 und MTR1 auf der Setzseite und der Rücksetzseite zu unterschiedlichen Zeitpunkten erzeugt werden, und erfaßt, daß, wie in den Fig. 6A, 6B und 6C gezeigt ist, ein Setzimpuls PS in einer Periode T1 des Referenztakts REFCLK erzeugt wird und ein Rücksetzimpuls PR in der nächsten Periode T2 des Referenztakts REFCLK generiert wird.
Hierzu ist es notwendig, daß das NAND-Glied NAND2 erfaßt, daß ein ganzzahliges Verzöge­ rungssignal MTS2 der Setzseite an der Ausgangsseite der zweiten Zwischenspeicherschaltungs­ gruppe DF2 ausgegeben wird, und daß ein ganzzahliges Verzögerungssignal MTR1, für die Rücksetzseite an der Ausgangsseite der ersten Zwischenspeicherschaltungsgruppe DF1 ausgege­ ben wird. Gleichzeitig ist es notwendig, daß eine Subtraktion zwischen dem Bruchwert MDATS2 auf der Setzseite und dem Bruchwert MDATR1 der Rücksetzseite durch den Subtrahierer SUB2 ausgeführt wird (bei diesem Beispiel wird der Bruchwert MDATS2 von dem Bruchwert MDATR1 subtrahiert), um hierdurch die Zeitdifferenz zwischen dem Zeitpunkt der Erzeugung des Setzim­ pulses PS bis zu dem Zeitpunkt der Erzeugung des Rücksetzimpulses PR, d. h. die Impulsdauer TPW, zu berechnen. In diesem Fall ist aus den Fig. 6A, 6B und 6C ersichtlich, daß dann, wenn eine Periode des Referenztakts REFCLK als 8 ns angenommen wird und MDATS2 = 3 ns sowie MDATR1 = 4 ns angenommen werden, die von dem Subtrahierer SUB2 ausgeführte Subtraktion wie folgt lautet: 8 + 4 - 3 = 9 ns. Damit wird im Ergebnis die Impulsdauer von 9 ns für das in Fig. 6D gezeigte Testmustersignal TP berechnet.
Folglich wird die Summe des Bruchwerts MDATR1 = 4 ns und des Werts eines Takts TREF = 8 ns des Referenztakts REFCLK, d. h. 12 ns, an den Eingangsanschluß B des in Fig. 3 gezeigten Subtrahierers SUB2 angelegt, und es wird der Bruchwert MDATS2 = 3 ns, der an den Eingangsan­ schluß A des Subtrahierers SUB2 angelegt ist, von dem Summenwert (12 - 3 = 9 ns) subtrahiert, um hierdurch die Impulsdauer TPW = 9 ns der Ausgangswellenform zu erhalten.
Die berechnete Impulsdauer TPW wird an einen Eingangsanschluß A des Vergleichers MC2 angelegt. Ein Impulsdauer-Grenzwert WMT1 wird in den anderen Eingangsanschluß B des Vergleichers MC2 eingespeist, um hierdurch zu ermitteln, welcher Wert größer ist. Wenn TPW < WMT1 ist, wird von dem Vergleicher MC2 ein Signal logisch L ausgegeben, das angibt, daß kein Einstellfehler vorliegt. Selbst wenn dieses Signal logisch L an einen Setzanschluß S des RS- Flipflops SR2 angelegt wird, gibt das RS-Flipflop SR2 kein Signal logisch H aus. Daher wird an dem Anschluß ERR kein Einstellfehlererfassungssignal (Fehlererfassungssignal) ausgegeben.
Wenn TPW < WMT1 ist, gibt der Vergleicher MC2 ein Signal logisch H aus, das einen Einstellfehler anzeigt. Dies bedeutet, daß die in dem Testprogramm PM eingestellte Impulsdauer TPW kleiner ist als der Grenzwert WMT1. Dieses Signal logisch H wird an einen Setzanschluß S des zweiten RS- Flipflops SR2 nach einer Zwischenspeicherung in der Zwischenspeicherschaltung DF5 angelegt. Demzufolge wird von dem zweiten RS-Flipflop SR2 ein Signal logisch H ausgegeben und an einen Eingangsanschluß des zweiten UND-Glieds AND2 angelegt. Ein Lesebefehl RECOM wird an den anderen Eingangsanschluß des zweiten UND-Glieds AND2 angelegt. Von dem UND-Glied AND2 wird an dem Ausgangsanschluß ERR ein Einstellfehlererfassungssignal (Fehlersignal) logisch H synchron mit dem Lesebefehl RECOM ausgegeben. Weiterhin wird das zweite RS-Flipflop SR2 gleichartig wie das erste RS-Flipflop SR1 rückgesetzt, wenn ein Rücksetzsignal wie etwa ein zum Zeitpunkt des Testbeginns anzulegendes Teststartsignal TES und/oder ein zum Zeitpunkt der Datenbusrücksetzung anzulegendes Datenbusrücksetzsignal DBRES an seinen Rücksetzanschluß R über ein ODER-Glied OR angelegt wird.
Fig. 7 zeigt ein Blockschaltbild einer zweiten Einstellfehler-Erfassungseinrichtung, die bei dem Ausführungsbeispiel der erfindungsgemäßen Zeitsteuersignal-Erzeugungsvorrichtung eingesetzt wird. Diese zweite Einstellfehler-Erfassungseinrichtung 300 ermittelt, ob das Zeitintervall ab der abfallenden Flanke eines vorhergehenden Testmustersignals TP (Zeitpunkt der Erzeugung eines Rücksetzimpulses) bis zu ansteigenden Flanke eines nächsten Testmustersignals TP (Zeitpunkt der Erzeugung eines Setzimpulses) in demselben Zyklus des Referenztakts REFCLK kleiner ist als ein Grenzwert WMT2. Die zweite Einstellfehler-Erfassungseinrichtung ermittelt somit, ob das Zeitintervall ab der abfallenden Flanke eines in einer unmittelbar vorhergehenden Referenztakt­ periode oder einer früher vorhergehenden Referenztaktperiode ausgegebenen Testmustersignals TP bis zu der ansteigenden Flanke eines als nächstes ausgegebenen Testmustersignals TP (Rücksetz-Setz-Zeitdauer) kleiner ist als der Grenzwert WMT2.
Diese zweite Einstellfehler-Erfassungseinrichtung 300 umfaßt eine Gleichzyklus-Beurteilungsein­ richtung 310, eine Unterschiedszyklus-Beurteilungseinrichtung 320, ein drittes und ein viertes RS-Flipflop SR3 und SR4, ein drittes und ein viertes UND-Glied AND3 und AND4, und ein ODER- Glied OR zum Ausführen einer logischen ODER-Verknüpfung eines Teststartsignals TES und eines Datenbusrücksetzsignals DBRES.
Die Gleichzyklus-Beurteilungseinrichtung 310 ermittelt, daß ein Rücksetzimpuls PR und Setzim­ puls PS in der Reihenfolge Rücksetzimpuls → Setzimpuls in demselben Zyklus des Referenztakts REFCLK erzeugt werden, und mißt die Zeitdifferenz zwischen dem Zeitpunkt der Erzeugung des Rücksetzimpulses PR und dem Zeitpunkt der Erzeugung des Setzimpulses PS, d. h. die Rücksetz- Setz-Zeitdauer in demselben Zyklus, um zu ermitteln, ob die Zeitdauer gleich oder größer als ein Grenzwert, oder gleich oder kleiner als ein Grenzwert, ist.
Die Gleichzyklus-Beurteilungseinrichtung 310 erfaßt einen in den Fig. 4D und 4E gezeigten "Fall 3". Die Gleichzyklus-Beurteilungseinrichtung 310 umfaßt daher ein NAND-Glied NAND3 zum Ausführen einer NAND-Verknüpfung (UND-Verknüpfung mit invertiertem Ausgangssignal) der von der ersten Zwischenspeicherschaltungsgruppe DF1 ausgegebenen Daten MTS1 und MTR1, einen Subtrahierer SUB3 zum Ausführen einer Subtraktion (B-A) zwischen den von der ersten Zwischenspeicherschaltungsgruppe DF1 ausgegebenen Daten MDATS1, und MDATR1, (bei diesem Beispiel wird MDATS1 von MDATR1 subtrahiert), einen Vergleicher MC3 zum Vergleichen des von dem Subtrahierer SUB3 ausgegebenen Subtraktionsergebnisses mit einem Impulsdauer-Grenz­ wert WMT2, der von dem außerhalb der zweiten Einstellfehler-Erfassungseinrichtung 300 vorgesehenen Grenzwertspeicher LMT3 zugeführt wird, eine Zwischenspeicherschaltung DF6 zum Zwischenspeichern des von dem Vergleicher MC3 ausgegebenen Vergleichsergebnisses, und ein NAND-Glied NAND3A, dessen beide Eingangsanschlüsse invertierende Anschlüsse zum Sperren des Anlegens eines von dem Subtrahierer SUB3 an einem Borgen-Anschluß BR ausgege­ benen Borgen-Signals an einen Aktivierungsanschluß E des Vergleichers MC3 sind.
Das NAND-Glied NAND3 erfaßt somit, daß die ganzzahligen Verzögerungssignale MTS1, und MTR1 der Setz- und Rücksetzseite zum gleichen Zeitpunkt erzeugt werden, und erfaßt, daß ein Rücksetzimpuls PR und ein Setzimpuls PS in derselben Periode (T1) des Referenztakts REFCLK erzeugt werden, wie dies in den Fig. 8A, 8B und 8C gezeigt ist.
Gleichzeitig mit dieser Erfassung nimmt der Subtrahierer SUB3 den Bruchwert MDATS1, der Setzseite und den Bruchwert MDATR1, der Rücksetzseite über seine Eingangsanschlüsse A und B zur Berechnung der Differenz B-A zwischen diesen Daten (MDATR1-MDATS1) auf und ermittelt die in Fig. 8D gezeigte Impulsdauer TPW des Testmustersignals TP. Die ermittelte Impulsdauer TPW wird an einen Eingangsanschluß A des Vergleichers MC3 angelegt. Ein Impulsdauer-Grenzwert WMT2 wird von dem Grenzwertspeicher LMT an den anderen Eingangsanschluß B des Verglei­ chers MC3 zum Ermitteln, welcher Wert größer ist, angelegt.
Falls die in den Eingangsanschluß A des Vergleichers MC3 eingespeiste Zeitdauer TRS kleiner ist als der Grenzwert WMT2 (TRS < WMT2), gibt der Vergleicher MC3 ein einen Einstellfehler anzei­ gendes Signal logisch H aus. Dieses Signal logisch H wird nach einer Zwischenspeicherung in der Zwischenspeicherschaltung DF6 an den Setzanschluß S des vierten RS-Flipflops SR4 angelegt. Daher wird von dem vierten RS-Flipflop SR4 ein Signal logisch H ausgegeben und an einen Eingangsanschluß des vierten UND-Glieds AND4 angelegt. An den anderen Eingangsanschluß des vierten UND-Glieds AND4 wird ein Lesebefehl RECOM angelegt. Ein Einstellfehlererfassungssignal (Fehlererfassungssignal) mit dem logischen Pegel H wird synchron mit dem Lesebefehl RECOM von dem UND-Glied AND4 an einen Ausgangsanschluß ERR gespeist. Ferner wird das vierte RS- Flipflop SR4 rückgesetzt, wenn ein Rücksetzsignal wie etwa ein zum Zeitpunkt des Testbeginns anzulegendes Teststartsignal TES und/oder ein zum Zeitpunkt der Datenbusrücksetzung anzule­ gendes Datenbusrücksetzsignal DBRES über ein ODER-Glied OR an seinen Rücksetzanschluß R gelegt wird.
Bei dem in Fig. 4 gezeigten Beispiel des "Falls 3" wird ein Setzimpuls PS nach 6 ns ab der ansteigenden Flanke der ersten Periode des Referenztakts REFCLK ausgegeben, da der Bruchteil MDATS1 gleich MDATS1 = 6 ns ist und der Bruchwert MDATR1 gleich MDATR1 = 1 ns in dem in Fig. 8B gezeigten Fall sind, bei dem MTS1, und MTR1, gleichzeitig vorhanden sind. In einem Fall, bei dem das Testmustersignal TP vor dem Setzimpuls PS ausgegeben wird und der Abfallzeitpunkt dieser Ausgangswellenform zu einem Zeitpunkt nach 1 ns ab der ansteigenden Flanke der ersten Periode T1 des Referenztakts REFCLK auftritt, ist die Zeitdauer TRS zwischen dem Zeitpunkt der Abfallflanke des vorhergehenden Testmustersignals TP bis zu dem Zeitpunkt der Anstiegsflanke des nächsten Testmustersignals TP gleich 6 - 1 = 5 ns.
Dieser Wert TRS = 5 ns und der von dem Grenzwertspeicher LMT ausgegebene Grenzwert WMT2 werden an den Vergleicher MC3 angelegt. Wenn TRS < WMT2 ist, wird festgelegt, daß der eingestellte Wert (Einstellwert) zu klein ist. Folglich wird entschieden, daß ein Einstellfehler vorliegt, und es wird ein Fehlererfassungssignal mit dem logischen Pegel H an dem Ausgangsan­ schluß ERR ausgegeben.
Im Gegensatz hierzu mißt die Unterschiedszyklus-Beurteilungseinrichtung 320 dann, wenn ein Rücksetzimpuls PR und ein Setzimpuls PS in der Reihenfolge Rücksetzimpuls → Setzimpuls in unterschiedlichen Zyklen des Referenztakts REFCLK erzeugt werden, die Zeitdifferenz zwischen dem Zeitpunkt der Erzeugung des Rücksetzimpulses PR und dem Zeitpunkt der Erzeugung des Setzimpulses PS, d. h. eine über unterschiedliche Zyklen des Referenztakts REFCLK reichende Rücksetz-Setz-Zeitdauer, um zu ermitteln, ob die Zeitdauer gleich oder größer als ein Grenzwert, oder gleich oder kleiner als ein Grenzwert, ist.
Die Unterschiedszyklus-Beurteilungseinrichtung 320 erfaßt einen in den Fig. 4D und 4G gezeigten "Fall 4". Die Unterschiedszyklus-Beurteilungseinrichtung 320 umfaßt deshalb ein NAND-Glied NAND4 zum Ausführen einer NAND-Verknüpfung (UND-Verknüpfung mit invertier­ tem Ausgangssignal) der von der zweiten Zwischenspeicherschaltungsgruppe DF2 ausgegebenen Daten MTR2 und der von der ersten Zwischenspeicherschaltungsgruppe DF1 ausgegebenen Daten MTS1, einen Subtrahierer SUB4 zum Ausführen einer Subtraktion zwischen den von der zweiten Zwischenspeicherschaltungsgruppe DF2 ausgegebenen Daten MDATR2 und der von der ersten Zwischenspeicherschaltungsgruppe DF1 ausgegebenen Daten MDATS1 (bei diesem Beispiel wird MDATR2 von MDATS1, subtrahiert), einen Vergleicher MC4 zum Vergleichen des von dem Subtrahierer SUB4 ausgegebenen Subtraktionsergebnisses mit dem von dem Grenzwertspeicher LMT zugeführten Impulsdauer-Grenzwert WMT2, und eine Zwischenspeicherschaltung DF7 zum Zwischenspeichern des von dem Vergleicher MC4 ausgegebenen Vergleichsergebnisses.
Das NAND-Glied NAND4 erfaßt, daß die ganzzahligen Verzögerungssignale MTR2 und MTS1, zur gleichen Zeit vorhanden sind. Das ganzzahlige Verzögerungssignal MTR2 nimmt, wie in Fig. 9C gezeigt ist, den Pegel logisch H an, wenn ein Rücksetzimpuls PR vor einer Periode des Referenz­ takts REFCLK ausgegeben wird, und es wird das ganzzahlige Verzögerungssignal MTS1, zu logisch H, wenn ein Setzimpuls PS in der nächsten Periode ausgegeben wird. Wenn diese Bedingungen erfüllt sind, gibt das NAND-Glied NAND4 den Pegel logisch L zum Steuern des Vergleichers MC4 in seinen Arbeitsmodus aus. Dieser Zustand ist in Fig. 4 als "Fall 4" dargestellt. Bei diesem Beispiel ist ein Fall gezeigt, bei dem der Bruchwert MDATS1, gleich 4 ns ist und MDATR2 gleich 4 ns ist. Die Zeitdauer TRS ab dem Abfallzeitpunkt des vorhergehenden Testmustersignals TP bis zum Anstiegszeitpunkt des nächsten Testmustersignals TP ist daher, wie in Fig. 9 gezeigt ist, gleich 8 + 4 - 4 = 8 ns.
In dem Subtrahierer SUB4 wird damit eine Periode (8 ns) des Referenztakts REFCLK zu dem Bruchwert MDATS1, hinzuaddiert, und es wird der Bruchwert MTR1 = 4 ns von dem addierten Wert (12 ns) subtrahiert, so daß TRS = 8 ns erhalten wird.
Der Vergleicher MC4 vergleicht die Zeitdauer TRS = 8 ns mit dem Grenzwert WMT2. Wenn TRS < WMT2 ist, wird ein Signal logisch H zum Anzeigen eines Einstellfehlers ausgegeben. Wenn TRS < WMT2 ist, wird ein Signal logisch L ausgegeben und eine normale Einstellung angezeigt.
Bei den in den Fig. 3 und 7 gezeigten Ausführungsbeispielen sind die erste Einstellfehler- Erfassungseinrichtung 200 und zweite Einstellfehler-Erfassungseinrichtung 300 zur Vereinfa­ chung der Beschreibung separat dargestellt. Es ist jedoch leicht ersichtlich, daß in der Realität ein Aufbau eingesetzt wird, wie er in Fig. 10 gezeigt ist, bei dem sowohl die erste Einstellfehler- Erfassungseinrichtung 200 als auch die zweite Einstellfehler-Erfassungseinrichtung 300 einge­ setzt werden.
Bei den vorstehend erläuterten Ausführungsbeispielen sind Fälle beschrieben, bei denen die Zeitsteuersignal-Erzeugungsvorrichtung und das Verfahren zum Erfassen irgendwelcher Einstell­ fehler bezüglich eines Zeitsteuersignals, die jeweils erfindungsgemäß ausgelegt sind, jeweils in einem IC-Tester benutzt werden. Die vorliegende Erfindung kann selbstverständlich auch bei unterschiedlichen Arten von Zeitsteuersignalerzeugungs-Einrichtungen zum Einsatz kommen, die jeweils zum Erzeugen eines Zeitsteuersignals auf der Basis eines Programms ausgelegt sind, sowie bei unterschiedlichen Arten von Geräten, Instrumenten, Vorrichtungen oder Ausrüstungen benutzt werden, die jeweils mit einer derartigen Zeitsteuersignal-Erzeugungsvorrichtung arbeiten, und dergl.
Wie vorstehend erläutert, können gemäß der vorliegenden Erfindung Einstellfehler durch die erste Einstellfehler-Erfassungseinrichtung und die zweite Einstellfehler-Erfassungseinrichtung detektiert werden, wenn Einstellwerte zum Definieren des Anstiegszeitpunkts und des Abfallzeitpunkts eines Testmustersignals in einem Testprogramm fehlerhaft so festgelegt sind, daß ein Testmu­ stersignal mit einer unterhalb einer vorbestimmten Impulsdauer liegenden Impulsdauer erzeugt wird. Wenn das Testprogramm auch nur ein einziges Mal ausgeführt wird, kann dieser fehlerhafte Einstellzustand detektiert werden. Demzufolge kann jeglicher fehlerhafte Einstellzustand in kurzer Zeitdauer ermittelt werden, so daß sich der erhebliche Vorteil ergibt, daß die Analyse oder Erhellung des Zustands, daß beispielsweise die Fehlerauftrittsrate abnormal hoch ist, in einer kurzen Zeitspanne abgeschlossen werden kann.
Wenn die vorliegende Erfindung bei einer Zeitsteuersignal-Erzeugungsvorrichtung beispielsweise eines Halbleiterbauelement-Testgeräts eingesetzt wird, wird der Vorteil erzielt, daß die Effizienz des Tests von Halbleiterbauelementen wie etwa von ICs verbessert werden kann, und es ist folglich der Effekt der vorliegenden Erfindung bei praktischem Einsatz der Erfindung sehr groß.
Auch wenn die vorliegende Erfindung hier im Hinblick auf als Beispiel dargestellte bevorzugte Ausführungsformen erläutert worden ist, ist es für den Fachmann ersichtlich, daß verschiedene Modifikationen, Abänderungen, Veränderungen und/oder kleiner Verbesserungen der gezeigten Ausführungsbeispiele ausgeführt werden können, ohne den Gehalt und Umfang der vorliegenden Erfindung zu verlassen. Es versteht sich somit, daß die vorliegende Erfindung nicht auf die gezeigten und beschriebenen Ausführungsbeispiele beschränkt ist und auch derartige unter­ schiedliche Modifikationen, Abänderungen, Veränderungen und/oder kleinere Verbesserungen im Rahmen der durch die beigefügten Ansprüche definierten Erfindung liegen sollen.

Claims (21)

1. Zeitsteuersignal-Erzeugungsvorrichtung zum Erzeugung einer Folge von Setzimpulsen und einer Folge von Rücksetzimpulsen, von denen jeder Impuls eine von einem Programm beliebig eingestellte Verzögerungszeit aufweist, sowie zur Erzeugung einer Folge von Logiksignalen eines vorbestimmten Logikpegels unter Verwendung jeweiliger Paare dieser Setz- und Rücksetzimpulse, wobei die Vorrichtung eine Dauer-Einstellfehler-Erfassungseinrichtung aufweist zur Ermittlung der Zeitdauer jedes der Logiksignale von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rücksetzimpuls erzeugt wird, und zur Information über das Vorhandensein eines Dauer-Einstellfehlers in dem Programm, wenn die ermittelte Zeitdauer kürzer als ein vorbestimmter Grenzwert ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Dauer-Einstellfehler- Erfassungseinrichtung die Dauer jedes Logiksignals von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird bis zu einem Zeitpunkt ermittelt, zu dem sein Rücksetzimpuls erzeugt wird, wobei der Setzimpuls und der Rücksetzimpuls innerhalb derselben Periode eines Referenztakts erzeugt werden, und ein Dauer-Einstellfehlersignal, das die Existenz des Dauer-Einstellfehlers in dem Programm anzeigt, erzeugt, wenn die ermittelte Zeitdauer kürzer als ein vorbestimmter erster Grenzwert ist.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dauer-Ein­ stellfehler-Erfassungseinrichtung die Zeitdauer jedes Logiksignals von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rücksetzimpuls erzeugt wird, wobei der Setzimpuls und der Rücksetzimpuls innerhalb benachbarter Perioden eines Referenztakts erzeugt werden, und ein Dauer-Einstellfehlersignal erzeugt, das die Existenz des Dauer-Einstell­ fehlers in dem Programm anzeigt, wenn die ermittelte Zeitdauer kürzer als ein vorbestimmter zweiter Grenzwert ist.
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Dauer-Einstellfehler- Erfassungseinrichtung umfaßt:
eine erste Beurteilungseinrichtung zur Ermittlung der Zeitdauer jedes Logiksignals von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rück­ setzimpuls erzeugt wird, wobei der Setzimpuls und der Rücksetzimpuls innerhalb derselben Periode eines Referenztakts erzeugt werden, und zur Feststellung, ob die ermittelte Zeitdauer kürzer als ein vorbestimmter erster Grenzwert ist oder nicht,
eine zweite Beurteilungseinrichtung zur Ermittlung der Zeitdauer jedes Logiksignals von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rück­ setzimpuls erzeugt wird, wobei der Setzimpuls und der Rücksetzimpuls innerhalb benachbarter Perioden des Referenztakts erzeugt werden, und zur Feststellung, ob die ermittelte Zeitdauer kürzer ist als ein zweiter vorbestimmter Grenzwert oder nicht, und
eine Einrichtung zur Erzeugung eines Dauer-Einstellfehlersignals, das die Existenz eines Dauer-Einstellfehlers in dem Programm anzeigt, wenn die von der ersten Beurteilungseinrichtung ermittelte Zeitdauer kürzer als der erste Grenzwert ist oder die von der zweiten Beurteilungsein­ richtung ermittelte Zeitdauer kürzer als der zweite Grenzwert ist.
5. Zeitsteuersignal-Erzeugungsvorrichtung zur Erzeugung einer Folge von Setzimpulsen und einer Folge von Rücksetzimpulsen, von denen jeder Impuls eine von einem Programm beliebig eingestellte Verzögerungszeit aufweist, und zur Erzeugung einer Folge von Logiksignalen mit einem vorbestimmten Logikpegel unter Verwendung jeweiliger Paare dieser Setz- und Rücksetzim­ pulse, wobei die Vorrichtung eine Intervall-Einstellfehler-Erfassungseinrichtung aufweist zur Ermittlung eines Zeitintervalls zwischen zwei einander benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls des vorangehenden der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls des nachfolgenden der beiden Logiksignale erzeugt wird, und zur Information über das Vorhandensein eines Intervall-Einstellfehlers in dem Programm, wenn das ermittelte Zeitintervall kürzer ist als ein vorbestimmter Grenzwert.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Intervall-Einstellfeh­ ler-Erfassungseinrichtung das Zeitintervall zwischen zwei einander benachbarten Logiksignalen ermittelt von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb derselben Periode eines Referenztakts erzeugt werden, und ein Intervall-Einstellfehlersignal erzeugt, welches die Existenz des Intervall-Einstellfehlers in dem Programm anzeigt, wenn das ermittelte Zeitintervall kürzer ist als ein vorbestimmter erster Grenzwert.
7. Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Intervall-Ein­ stellfehler-Erfassungseinrichtung das Zeitintervall zwischen zwei einander benachbarten Logik­ signalen ermittelt von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb benachbarter Perioden eines Referenztakts erzeugt werden, und ein Intervall-Einstellfehlersignal erzeugt, das die Existenz des Intervall-Einstellfehlers in dem Programm anzeigt, wenn das ermittelte Zeitintervall kürzer als ein vorbestimmter zweiter Grenzwert ist.
8. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Intervall-Einstellfeh­ ler-Erfassungseinrichtung umfaßt:
eine erste Beurteilungseinrichtung zur Ermittlung des Zeitintervalls zwischen zwei einan­ der benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorange­ hende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb derselben Periode eines Referenztakts erzeugt werden, und zur Feststellung, ob das ermittelte Zeitintervall kürzer ist als ein vorbestimmter erster Grenzwert oder nicht,
eine zweite Beurteilungseinrichtung zur Ermittlung des Zeitintervalls zwischen zwei ein­ ander benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb benachbarter Perioden des Referenztakts erzeugt werden, und zur Feststel­ lung, ob das ermittelte Zeitintervall kürzer ist als ein vorbestimmter zweiter Grenzwert oder nicht, und
eine Einrichtung zur Erzeugung eines Intervall-Einstellfehlersignals, das die Existenz des Intervall-Einstellfehlers in dem Programm anzeigt, wenn das von der ersten Beurteilungseinrich­ tung ermittelte erste Zeitintervall kürzer ist als der erste Grenzwert oder das von der zweiten Beurteilungseinrichtung ermittelte Zeitintervall kürzer ist als der zweite Grenzwert.
9. Vorrichtung nach einem der Ansprüche 1 bis 4, ferner gekennzeichnet durch eine Intervall-Einstellfehler-Erfassungseinrichtung zur Ermittlung des Zeitintervalls zwi­ schen zwei einander benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, und zur Information über die Existenz eines Intervall-Einstellfehlers in dem Programm, wenn das ermittelte Zeitintervall kürzer ist, als ein vorbestimmter Grenzwert.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Intervall-Einstell­ fehler-Erfassungseinrichtung das Zeitintervall zwischen zwei einander benachbarten Logiksignalen ermittelt von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb derselben Periode eines Referenztakts erzeugt werden, und ein Intervall-Einstellfehlersignal erzeugt, welches die Existenz des Intervall-Einstellfehlers in dem Programm anzeigt, wenn das ermittelte Zeitintervall kürzer ist als ein vorbestimmter dritter Grenzwert.
11. Vorrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Intervall- Einstellfehler-Erfassungseinrichtung das Zeitintervall zwischen zwei einander benachbarten Logiksignalen ermittelt von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfol­ gende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb benachbarter Perioden eines Referenztakts erzeugt werden, und ein Intervall-Einstell­ fehlersignal erzeugt, das die Existenz des Intervall-Einstellfehlers in dem Programm anzeigt, wenn das ermittelte Zeitintervall kürzer als ein vorbestimmter vierter Grenzwert ist.
12. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Intervall-Einstell­ fehler-Erfassungseinrichtung umfaßt:
eine dritte Beurteilungseinrichtung zur Ermittlung des Zeitintervalls zwischen zwei einan­ der benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorange­ hende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb derselben Periode eines Referenztakts erzeugt werden, und zur Feststellung, ob das er­ mittelte Zeitintervall kürzer ist als ein vorbestimmter dritter Grenzwert oder nicht,
eine vierte Beurteilungseinrichtung zur Ermittlung des Zeitintervalls zwischen zwei einan­ der benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorange­ hende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb benachbarter Perioden des Referenztakts erzeugt werden, und zur Feststellung, ob das ermittelte Zeitintervall kürzer ist als ein vorbestimmter vierter Grenzwert oder nicht, und
eine Einrichtung zur Erzeugung eines Intervall-Einstellfehlersignals, das die Existenz des Intervall-Einstellfehlers in dem Programm anzeigt, wenn das von der dritten Beurteilungseinrich­ tung ermittelte erste Zeitintervall kürzer ist als der dritte Grenzwert oder das von der vierten Beurteilungseinrichtung ermittelte Zeitintervall kürzer ist als der vierte Grenzwert.
13. Verwendung der Vorrichtung nach einem der vorhergehenden Ansprüche bei einem Testgerät für Halbleiterbauelemente, bei dem die Folge von Logiksignalen eine Folge von Testmu­ stersignalen ist.
14. Verfahren zur Ermittlung eines Einstellfehlers in einem Programm zur Erzeugung eines Zeitsteuersignals, umfassend die Schritte:
  • a) Erzeugen einer Folge von Setzimpulsen und einer Folge von Rücksetzimpulsen, von denen jeder Impuls eine von dem Programm jeweils eingestellte beliebige Verzögerungszeit aufweist,
  • b) Erzeugen einer Folge von Logiksignalen mit einem vorbestimmten Logikwert unter Verwendung jeweiliger Paare dieser Setz- und Rücksetzimpulse,
  • c) Ermitteln der Zeitdauer jedes der Logiksignale von dem Zeitpunkt, zu dem sein Setz­ impuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rücksetzimpuls erzeugt wird, und
  • d) Informieren über die Existenz eines Dauer-Einstellfehlers in dem Programm, wenn die ermittelte Zeitdauer kürzer ist als ein vorbestimmter Grenzwert.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß Schritt (c) umfaßt:
Ermitteln der Zeitdauer jedes Logiksignals von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rücksetzimpuls erzeugt wird, wobei der Setzim­ puls und der Rücksetzimpuls innerhalb derselben Periode eines Referenztakts erzeugt werden, und
Schritt (d) umfaßt:
Feststellen, ob die ermittelte Zeitdauer kürzer ist als ein vorbestimmter erster Grenzwert oder nicht, und
Erzeugen eines Dauer-Einstellfehlersignals, das die Existenz des Dauer-Einstellfehlers in dem Programm anzeigt, wenn die ermittelte Zeitdauer kürzer ist als der erste Grenzwert.
16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß Schritt (c) umfaßt:
Ermitteln der Zeitdauer jedes Logiksignals von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rücksetzimpuls erzeugt wird, wobei der Setzim­ puls und der Rücksetzimpuls in benachbarten Perioden eines Referenztakts erzeugt werden, und
Schritt (d) umfaßt:
Feststellen, ob die ermittelte Zeitdauer kürzer ist als ein vorbestimmter zweiter Grenzwert oder nicht, und
Erzeugen eines Dauer-Einstellfehlersignals, das die Existenz des Dauer-Einstellfehlers in dem Programm anzeigt, wenn die ermittelte Zeitdauer kürzer ist als der zweite Grenzwert.
17. Verfahren zur Ermittlung eines Einstellfehlers in einem Programm zur Erzeugung eines Zeitsteuersignals, umfassend die Schritte:
  • a) Erzeugen einer Folge von Setzimpulsen und einer Folge von Rücksetzimpulsen, von denen jeder Impuls eine jeweilige von dem Programm beliebig eingestellte Verzögerungszeit aufweist,
  • b) Erzeugen einer Folge von Logiksignalen mit einem vorbestimmten Logikpegel unter Verwendung jeweiliger Paare dieser Setz- und Rücksetzimpulse,
  • c) Ermitteln des Zeitintervalls zwischen zwei einander benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, und
  • d) Informieren über die Existenz eines Intervall-Einstellfehlers in dem Programm, wenn das ermittelte Zeitintervall kürzer ist als ein vorbestimmter Grenzwert.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß
Schritt (c) umfaßt:
Ermitteln des Zeitintervalls zwischen zwei einander benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb derselben Periode eines Referenz­ takts erzeugt werden, und
Schritt (d) umfaßt:
Feststellen, ob das ermittelte Zeitintervall kürzer ist als ein vorbestimmter erster Grenz­ wert oder nicht, und
Erzeugen eines Intervall-Einstellfehlersignals, das die Existenz des Intervall-Einstellfeh­ lers in dem Programm anzeigt, wenn das ermittelte Zeitintervall kürzer ist als der erste Grenzwert.
19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß
Schritt (c) umfaßt:
Ermitteln des Zeitintervalls zwischen zwei einander benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb benachbarter Perioden eines Referenztakts erzeugt werden, und
Schritt (d) umfaßt:
Feststellen, ob das ermittelte Zeitintervall kürzer ist als ein vorbestimmter zweiter Grenz­ wert oder nicht, und
Erzeugen eines Intervall-Einstellfehlersignals, das die Existenz des Intervall-Einstellfeh­ lers in dem Programm anzeigt, wenn das ermittelte Zeitintervall kürzer ist als der zweite Grenzwert.
20. Verfahren zur Ermittlung eines Einstellfehlers in einem Programm zur Erzeugung eines Zeitsteuersignals, umfassend die Schritte:
  • a) Erzeugen einer Folge von Setzimpulsen und einer Folge von Rücksetzimpulsen, von denen jeder Impuls eine jeweilige von dem Programm beliebig eingestellte Verzögerungszeit aufweist,
  • b) Erzeugen einer Folge von Logiksignalen mit einem vorbestimmten Logikwert unter Verwendung jeweiliger Paare dieser Setz- und Rücksetzimpulse,
  • c) Ermitteln der Zeitdauer jedes der Logiksignale von dem Zeitpunkt, zu dem sein Setz­ impuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rücksetzimpuls erzeugt wird,
  • d) Informieren über die Existenz eines Dauer-Einstellfehlers in dem Programm, wenn die ermittelte Zeitdauer kürzer ist als ein vorbestimmter erster Grenzwert,
  • e) Ermitteln des Zeitintervalls von dem Zeitpunkt, zu dem der Rücksetzimpuls für ein Logiksignal erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende Logiksignal erzeugt wird, und
  • f) Informieren über die Existenz eines Intervall-Einstellfehlers in dem Programm, wenn das ermittelte Zeitintervall kürzer ist als ein vorbestimmter zweiter Grenzwert.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß
Schritt (c) umfaßt:
Ermitteln einer ersten Zeitdauer jedes Logiksignals von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rücksetzimpuls erzeugt wird, wobei der Setzimpuls und der Rücksetzimpuls in derselben Periode eines Referenztakts erzeugt werden, und
Ermitteln einer zweiten Zeitdauer jedes Logiksignals von dem Zeitpunkt, zu dem sein Setzimpuls erzeugt wird, bis zu dem Zeitpunkt, zu dem sein Rücksetzimpuls erzeugt wird, wobei der Setzimpuls und der Rücksetzimpuls in benachbarten Perioden des Referenztakts erzeugt,
Schritt (e) umfaßt:
Ermitteln eines ersten Zeitintervalls zwischen einander benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls innerhalb derselben Periode des Referenztakts erzeugt werden, und
Ermitteln eines zweiten Zeitintervalls zwischen zwei einander benachbarten Logiksignalen von dem Zeitpunkt, zu dem der Rücksetzimpuls für das vorangehende der beiden Logiksignale erzeugt wird, bis zu dem Zeitpunkt, zu dem der Setzimpuls für das nachfolgende der beiden Logiksignale erzeugt wird, wobei der Rücksetzimpuls und der Setzimpuls in benachbarten Perioden des Referenztakts erzeugt werden,
Schritt (d) umfaßt:
Feststellen, ob die ermittelte erste Zeitdauer kürzer ist als ein vorbestimmter erster
Dauer-Grenzwert oder die ermittelte zweite Zeitdauer kürzer ist als ein vorbestimmter zweiter Dauer-Grenzwert, und
Erzeugen eines Dauer-Einstellfehlersignals, das die Existenz des Dauer-Einstellfehlers in dem Programm anzeigt, wenn die ermittelte erste Zeitdauer kürzer ist als der erste Dauer-Grenz­ wert ist, oder die ermittelte zweite Zeitdauer kürzer ist als der zweite Dauer-Grenzwert, und
Schritt (f) umfaßt:
Feststellen, ob das ermittelte erste Zeitintervall kürzer ist als ein vorbestimmter erster Intervall-Grenzwert oder das ermittelte zweite Zeitintervall kürzer ist als ein vorbestimmter zweiter Intervall-Grenzwert, und
Erzeugen eines Intervall-Einstellfehlersignals, das die Existenz des Intervall-Einstellfeh­ lers in dem Programm anzeigt, wenn das ermittelte erste Zeitintervall kürzer ist als der erste Intervall-Grenzwert oder das ermittelte zweite Zeitintervall kürzer ist als der zweite Intervall-Grenzwert.
DE19929650A 1998-06-26 1999-06-28 Vorrichtung und Verfahren zum Erzeugen von Zeitsteuersignalen Expired - Fee Related DE19929650C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10180086A JP2000009809A (ja) 1998-06-26 1998-06-26 誤設定検出機能を具備したｉｃ試験装置

Publications (2)

Publication Number Publication Date
DE19929650A1 DE19929650A1 (de) 2000-02-03
DE19929650C2 true DE19929650C2 (de) 2003-05-28

Family

ID=16077213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19929650A Expired - Fee Related DE19929650C2 (de) 1998-06-26 1999-06-28 Vorrichtung und Verfahren zum Erzeugen von Zeitsteuersignalen

Country Status (4)

Country Link
US (1) US6226230B1 (de)
JP (1) JP2000009809A (de)
KR (1) KR20000006499A (de)
DE (1) DE19929650C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171602B2 (en) 2001-12-31 2007-01-30 Advantest Corp. Event processing apparatus and method for high speed event based test system
WO2004055532A1 (ja) * 2002-12-13 2004-07-01 Advantest Corporation タイミング発生回路とこのタイミング発生回路を備えた半導体試験装置
JP4820560B2 (ja) * 2005-03-07 2011-11-24 株式会社アドバンテスト 試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法
US7317343B1 (en) * 2005-10-25 2008-01-08 Lattice Semiconductor Corporation Pulse-generation circuit with multi-delay block and set-reset latches
JP2008216221A (ja) * 2007-03-08 2008-09-18 Yokogawa Electric Corp 半導体試験装置
JP4968035B2 (ja) * 2007-12-12 2012-07-04 横河電機株式会社 エッジ信号生成装置及び半導体試験装置
KR101079898B1 (ko) * 2010-04-09 2011-11-04 엘에스산전 주식회사 피엘씨의 입력 모듈
WO2019024064A1 (zh) * 2017-08-04 2019-02-07 深圳市汇顶科技股份有限公司 定时方法、时钟设备和终端设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399412A (en) * 1981-12-21 1983-08-16 Gte Automatic Electric Labs Inc. Duty cycle monitor circuit
US5522040A (en) * 1990-12-10 1996-05-28 Robert Bosch Gmbh Arrangement for testing a watchdog circuit
DE69407529T2 (de) * 1993-10-11 1998-06-04 Sgs Thomson Microelectronics Vorrichtung zur Überwachung der Phasenverschiebung zwischen zwei Taktsignalen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359232A (en) * 1992-05-08 1994-10-25 Cyrix Corporation Clock multiplication circuit and method
US5336939A (en) * 1992-05-08 1994-08-09 Cyrix Corporation Stable internal clock generation for an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399412A (en) * 1981-12-21 1983-08-16 Gte Automatic Electric Labs Inc. Duty cycle monitor circuit
US5522040A (en) * 1990-12-10 1996-05-28 Robert Bosch Gmbh Arrangement for testing a watchdog circuit
DE69407529T2 (de) * 1993-10-11 1998-06-04 Sgs Thomson Microelectronics Vorrichtung zur Überwachung der Phasenverschiebung zwischen zwei Taktsignalen

Also Published As

Publication number Publication date
US6226230B1 (en) 2001-05-01
DE19929650A1 (de) 2000-02-03
JP2000009809A (ja) 2000-01-14
KR20000006499A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
DE10116380B4 (de) Halbleiterprüfsystem
DE3700251C2 (de)
DE10082751C2 (de) Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion
DE69417281T2 (de) Verfahren und Schaltung zur Verbesserung von Steuerzeit- und Störabstand in einem DRAM Speicher
DE19700513C2 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE4332618A1 (de) Einbrenntestschaltung für eine Halbleiterspeichervorrichtung
DE112007000253T5 (de) Prüfvorrichtung und Prüfverfahren
DE19929650C2 (de) Vorrichtung und Verfahren zum Erzeugen von Zeitsteuersignalen
DE2838549A1 (de) Impulsbreitenmesschaltung
DE19652890A1 (de) Verfahren zum Messen einer Verzögerungszeit und bei einem derartigen Verfahren verwendete Schaltung zum Erzeugen einer Zufalls-Impulsfolge
DE10132241B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE112007003570T5 (de) Erfassungsgerät und Prüfgerät
DE2719291A1 (de) Datenspeichersystem
DE69310848T2 (de) Steuerschaltung zum Testen eines Abfragepfades
DE112004000601T5 (de) Ereignisbasiertes Prüfverfahren zur Beseitigung taktbezogener Fehler in integrierten Schaltkreisen
DE19916903C2 (de) Halbleitervorrichtung, Verfahren, Computerlesbares Medium und Computerprogramm zum Einstellen der Verzögerungszeit
DE3801993C2 (de) Zeitgebersystem
DE60122960T2 (de) Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife
DE19900974C2 (de) Verfahren und System zum Suchen kritischer Pfade in Halbleitervorrichtungen
DE3346942C1 (de) Vergleicherschaltung fuer binaere Signale
DE10320793B4 (de) Schaltungs-Einrichtung, insbesondere Latch- oder Phasen-Detektor-Einrichtung
DE102005051258A1 (de) Steuereinrichtung für einen Automobilgenerator
DE19718467A1 (de) Frequenzunabhängige Abtastkette
DE10120743A1 (de) Schaltung zur Erkennung von Zyklus zu Zyklus auftretenden Synchronisationsstörungen
DE10152102B4 (de) Vorrichtung zum Detektieren von Eingangssignalflanken zur Signalverarbeitungsausführung auf der Basis von Flankenzeitsteuerungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee