DE19809270A1 - Bildungsverfahren eines leitenden Filmes mit aufgerauhter Oberfläche und Halbleitereinrichtung mit einem leitenden Film mit aufgerauhter Oberfläche - Google Patents

Bildungsverfahren eines leitenden Filmes mit aufgerauhter Oberfläche und Halbleitereinrichtung mit einem leitenden Film mit aufgerauhter Oberfläche

Info

Publication number
DE19809270A1
DE19809270A1 DE19809270A DE19809270A DE19809270A1 DE 19809270 A1 DE19809270 A1 DE 19809270A1 DE 19809270 A DE19809270 A DE 19809270A DE 19809270 A DE19809270 A DE 19809270A DE 19809270 A1 DE19809270 A1 DE 19809270A1
Authority
DE
Germany
Prior art keywords
film
oxide film
treatment
forming
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19809270A
Other languages
German (de)
English (en)
Inventor
Yoshihiko Okamoto
Tadashi Yoshida
Hiroshi Ohnishi
Kenichi Hanaoka
Shigeki Nakajima
Junichi Tsuchimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of DE19809270A1 publication Critical patent/DE19809270A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
DE19809270A 1997-08-11 1998-03-04 Bildungsverfahren eines leitenden Filmes mit aufgerauhter Oberfläche und Halbleitereinrichtung mit einem leitenden Film mit aufgerauhter Oberfläche Ceased DE19809270A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9216697A JPH1168061A (ja) 1997-08-11 1997-08-11 粗面化導電性膜の形成方法及び半導体装置

Publications (1)

Publication Number Publication Date
DE19809270A1 true DE19809270A1 (de) 1999-02-25

Family

ID=16692510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19809270A Ceased DE19809270A1 (de) 1997-08-11 1998-03-04 Bildungsverfahren eines leitenden Filmes mit aufgerauhter Oberfläche und Halbleitereinrichtung mit einem leitenden Film mit aufgerauhter Oberfläche

Country Status (5)

Country Link
US (1) US5963815A (enExample)
JP (1) JPH1168061A (enExample)
KR (1) KR19990023080A (enExample)
DE (1) DE19809270A1 (enExample)
TW (1) TW411617B (enExample)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW408447B (en) * 1999-01-04 2000-10-11 United Microelectronics Corp The formation method of semispherical grained silicon (HSG-Si)
JP2000340644A (ja) * 1999-05-27 2000-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
US20040206998A1 (en) * 2002-08-26 2004-10-21 Renesas Technology Corp. Semiconductor device having a roughened surface electrode and method of manufacturing the same
KR102424963B1 (ko) 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2894361B2 (ja) * 1990-02-16 1999-05-24 三菱電機株式会社 半導体装置およびその製造方法
JPH04290219A (ja) * 1991-03-19 1992-10-14 Nec Corp 多結晶シリコン膜の形成方法
JP3034327B2 (ja) * 1991-03-25 2000-04-17 宮崎沖電気株式会社 キャパシタ電極の形成方法
JP3071284B2 (ja) * 1991-12-20 2000-07-31 宮崎沖電気株式会社 半導体素子の製造方法
JPH05343337A (ja) * 1992-06-10 1993-12-24 Fujitsu Ltd 半導体装置の製造方法
US5811344A (en) * 1997-01-27 1998-09-22 Mosel Vitelic Incorporated Method of forming a capacitor of a dram cell

Also Published As

Publication number Publication date
JPH1168061A (ja) 1999-03-09
US5963815A (en) 1999-10-05
KR19990023080A (ko) 1999-03-25
TW411617B (en) 2000-11-11

Similar Documents

Publication Publication Date Title
DE69414764T2 (de) Verfahren zum Steuern der Dicke des Gate-Oxyds für die Herstellung von Halbleiterbauelementen
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE60129566T2 (de) Verfahren zur selektiven ätzung von oxidschichten
DE19825736C2 (de) Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
DE19649445B4 (de) Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE19817486C2 (de) Chemische Reinigungs- und Ätzlösung für die Herstellung von Halbleitervorrichtungen und ein Verfahren zur Herstellung von Halbleitervorrichtungen mittels derselben
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE2720893A1 (de) Verfahren zur herstellung einer metall-halbleiter-grenzflaeche
DE4001372A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2217538B2 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE19727397A1 (de) Verfahren zur Herstellung eines Flashspeicherelementes
DE3108377A1 (de) Verfahren zum herstellen von halbleiterschaltkreisen
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE4340589A1 (de) Verfahren zur Reinigung von Halbleiterbauelementen
DE19935825A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE4391302B4 (de) Verfahren zur Herstellung eines Halbleiters mit einer guten Intrinsic-Getterung
EP0066730A2 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE19809270A1 (de) Bildungsverfahren eines leitenden Filmes mit aufgerauhter Oberfläche und Halbleitereinrichtung mit einem leitenden Film mit aufgerauhter Oberfläche
EP0012863A2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE10134500A1 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/3205

8131 Rejection