DE19808932C2 - Leiterplatte - Google Patents

Leiterplatte

Info

Publication number
DE19808932C2
DE19808932C2 DE19808932A DE19808932A DE19808932C2 DE 19808932 C2 DE19808932 C2 DE 19808932C2 DE 19808932 A DE19808932 A DE 19808932A DE 19808932 A DE19808932 A DE 19808932A DE 19808932 C2 DE19808932 C2 DE 19808932C2
Authority
DE
Germany
Prior art keywords
plating layer
circuit board
holes
layer
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19808932A
Other languages
English (en)
Other versions
DE19808932A1 (de
Inventor
Yoshitaka Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of DE19808932A1 publication Critical patent/DE19808932A1/de
Application granted granted Critical
Publication of DE19808932C2 publication Critical patent/DE19808932C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Leiter­ platte gemäß dem Oberbegriff des Anspruchs 1, speziell eine Leiterplatte, die mit einer seitlichen Durchgangslochstruktur versehen ist, hier als Halbbohrungen an den Außenkanten der Leiterplatte bezeichnet.
Leiterplatten werden in vielen elektrischen Geräten verwendet, wobei die Tendenz zu kleineren und leichteren Geräten zu stark gesteigerten Integrationsbestrebungen bei den Leiter- oder Schaltungsplatten geführt hat. In den letzten Jahren ist z. B. eine vergleichsweise kleine Leiterplatte auf einer Mutterplatte angebracht worden, bei der es sich um die Hauptplatine in einem Fernsehgerät handelt, wobei die Mutterplatte zusammen mit der darauf angebrachten kleinen Leiterplatte verwendet wird.
Leiterplatten der eingangs genannten Art sind bekannt aus der JP 07 18 36 58 A der JP 07 01 51 36 A der JP 0 403 50 86 A oder der JP 07 12 28 31 A.
Dabei wird zum elektrischen Verbinden der kleinen Leiterplatte mit der Mutterplatte ein Verbindungsanschluß durch seitliche Halbbohrungen gebildet, der an einer Außenkante der Leiterplatte ausgebildet ist.
Eine herkömmliche Leiterplatte oder Schaltungsplatte wird nun unter Bezugnahme auf die Fig. 5 bis 8 erläutert.
Fig. 5 zeigt dabei eine herkömmliche Schaltungsplatte 10, Fig. 6 zeigt eine Schnittansicht eines Hauptteils entlang der Linie VI-VI eines seitlichen Halbbohrungsbereichs, Fig. 7 veranschaulicht eine Draufsicht auf eine Basismaterial- bzw. Trägereinrichtung für herkömmliche Schaltungsplatten zur Erläuterung eines Herstellungsvorgangs für die Schaltungsplatten, und Fig. 8 zeigt eine vergrößerte Draufsicht auf einen Bereich D in Fig. 7.
Wie zuerst in Fig. 5 zu sehen ist, ist die herkömmliche Schaltungsplatte 10 aus einem isolierenden Material gebildet, das eine im wesentlichen rechteckige Form aufweist. Auf der Oberseite 10a ist eine spezielle Schaltungsstruktur 20 gebildet, und Chip-Teile 30 sowie separate Bauteile (nicht gezeigt) usw. sind auf der Schaltungsstruktur 20 angebracht, um dadurch die mit einer speziellen Funktion ausgestattete Schaltungsplatte 10 zu bilden.
Die Schaltungsplatten 10 sind durch Zerteilen der Schaltungsplatten-Trägereinrichtung B gebildet.
Ferner ist an einer Außenkante oder Stirnseite 40 der Schaltungsplatte 10 eine Mehrzahl halbkreisförmiger Halbbohrungen 50 gebildet, die aus Löchern 70 gebildet sind, wie dies in Fig. 8 zu sehen ist. Die seitlichen Halbbohrungen 50 werden gebildet durch Trennen jedes Durchgangslochs 70 in eine Kupferplattierungsschicht 50a und eine Lotschicht oder Lötmaterialschicht 50b. Wie in den Fig. 5 und 8 zu sehen ist, enthalten die seitlichen Halbbohrungen 50 der herkömmlichen Schaltungsplatte 10 die in Form eines Substrats aufgebrachte Kupferplattierungsschicht 50a sowie die der Kupferplattierungsschicht 50a überlagerte Lötmaterlalschicht 50b, die vergleichsweise dick ist und z. B. eine Dicke von etwa 20 µm aufweist.
Dabei ist die Lötmaterialschicht 50b zum Verbessern der Löteigenschaften in Verbindung mit dem Verlöten der Halbbohrungen 50 mit der Schaltungsstruktur der nicht gezeigten Mutterplatte vorgesehen. Ein umlaufendes Messer wird zum Zerschneiden der Schaltungsplatten sowie zum Zerteilen der Durchgangslöcher 70 verwendet.
Wie jedoch in Fig. 7 gezeigt ist, weist die Schaltungsplatten-Trägereinrichtung B eine Vielzahl von Schaltungsplatten 10 auf, die gleichzeitig auf einer Trägerplatte (Trägereinrichtung B) gebildet werden und auf dieser miteinander verbunden sind. Beim Zerschneiden der Schaltungsplatten-Trägereinrichtung B entlang von Schneidlinien 60a und 60b zum Zerteilen derselben in einzelne Schaltungsplatten 10 wird üblicherweise eine Schneideinrichtung verwendet, die mit einem umlaufenden Messer versehen ist (nicht gezeigt). Dieser Schneidvorgang führt jedoch dazu, daß das Lötmaterial an dem umlaufenden Messer anhaftet, da die in das Durchgangsloch 70 eingebrachte Lötmaterialschicht 50b (s. Fig. 6) eine hohe Duktilität aufweist.
Ferner unterliegt die Lötmaterialschicht 50 plastischer Verformung und sie besitzt eine hohe Duktilität; aus diesem Grund ist es schwierig, die Schicht 50b in einem exakten Winkel zu zerschneiden, und Späne können nur schwer nach unten fallen. Ferner haften die Späne an dem umlaufenden Messer an, wodurch das Messer stumpf wird. Das führt dazu, daß die Kupferplattierungsschicht 50a Grate und/oder Späne an ihren Schneidkanten bildet; ferner ermöglicht auch die Flexibilität der Lötmaterialschicht 50b die Entstehung von Graten und Spänen.
Bei Anbringung dieser Schaltungsplatte 10 mit den seitlichen Halbbohrungen 50 an der nicht gezeigten Mutterplatte können die Grate, die an der Kupferplattierungsschicht 50a und der Lötmaterialschicht 50b ausgebildet sind und die vergleichsweise groß sind, sich abschälen und von den seitlichen Halbbohrungen 50 der Schaltungsplatte 10 z. B. auf weitere Schaltungsstrukturen auf der Mutterplatte herabfallen, wodurch ein Kurzschluß entsteht.
Aus der EP 0 475 567 A2 ist ein Fertigungsverfahren für Schaltungsplatinen (Leiterplatten) bekannt, bei dem es speziell um die Durchkontaktierung von Bohrungen in einer Isolierstoffplatte geht. Dabei werden Kupferplattierungsbereiche mit einem Überzug aus Nickel oder Cobalt und anschließend mit einer Schutzmaterialschicht überzogen. Die Schutzschicht schützt das Nickel- oder Cobaltmaterial vor Oxidation vor dem Lötvorgang und löst sich beim Löten im Lot auf. Besonders bevorzugtes Schutzmaterial ist Gold. Allerdings geht es hierbei nicht um das oben angesprochene Problem bei der Herstellung einer Leiterplatte mit Halbbohrungen durch Zersägen einer Leiterplatte mit Durchgangsbohrungen an einer Stelle, die den Durchmesser jeweils einer Durchgangsbohrung definiert. Über die Härte der Nickel- oder Cobaltplattierung gegenüber der Cu-Plattierung ist in der EP '567 nichts gesagt.
Der Erfindung liegt die Aufgabe zugrunde, eine Leiterplatte der eingangs genannten Art anzugeben, die sich ohne Schwierigkeiten herstellen läßt, und die auch beim Anschließen an beispielsweise einer Mutterplatte eine einfache Handhabung ohne die Bildung von Kurzschlüssen durch Lotmaterial-Späne oder dergleichen ermöglicht.
Gelöst wird diese Aufgabe durch die in Anspruch 1 genannten Merkmale. Eine spezielle Ausgestaltung ist im abhängigen Anspruch 2 angegeben.
Ferner ist bei der Schaltungsplatte vorzugsweise eine Goldplattierungsschicht als dritte Plattierungsschicht auf der zweiten Plattierungsschicht ausgebildet.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen eines Ausführungsbeispiels noch näher erläutert. In den Zeichnungen zeigen:
Fig. 1 eine Perspektivansicht einer Leiterplatte gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 eine Schnittansicht eines Hauptbereichs entlang der Linie II-II unter Darstellung eines seitlichen Durchgangslochbereichs der Leiterplatte gemäß dem Ausführungsbeispiel der Fig. 1;
Fig. 3 eine Draufsicht auf eine Trägereinrichtung für Leiterplatten gemäß dem Ausführungsbeispiel der Erfindung zur Erläuterung der Herstellungsweise der Leiterplatte;
Fig. 4 eine vergrößerte Draufsicht auf den Bereich C in Fig. 3;
Fig. 5 eine Perspektivansicht einer herkömmlichen Leiterplatte;
Fig. 6 eine Schnittansicht eines Hauptbereichs entlang der Linie VI-VI unter Darstellung eines seitlichen Durchgangslochbereichs der herkömmlichen Leiterplatte der Fig. 5;
Fig. 7 eine Draufsicht auf eine Trägereinrichtung für herkömmliche Leiterplatte zur Erläuterung der Herstellungsweise der herkömmlichen Leiterplatte; und
Fig. 8 eine vergrößerte Draufsicht auf den Bereich D in Fig. 7.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nun unter Bezugnahme auf die Fig. 1 bis 4 erläutert.
Wie in Fig. 1 gezeigt, ist eine Leiter- oder Schaltungsplatte 1 gemäß der Erfindung aus einer isolierenden Platte 1a gebildet, die aus einem isolierenden Material hergestellt ist und eine im wesentlichen rechteckige Form besitzt. Auf einer oberen Oberfläche 1b der isolierenden Platte 1a ist eine gewünschte Schaltungsstruktur 2 gebildet und Chip-Teile 3 sowie separate Bauteile (nicht gezeigt) usw. sind auf der Schaltungsstruktur 2 angebracht, um dadurch die mit einer gewünschten Funktion ausgestattete Schaltungsplatte 1 zu bilden.
An einer Endfläche 4 der Schaltungsplatte 1 ist z. B. eine Mehrzahl halbkreisförmiger oder kreisförmiger seitlicher Halbbohrungen 5 ausgebildet. Wie in Fig. 2 gezeigt ist, enthält eine seitliche Halbbohrung 5 eine erste Plattierungsschicht 5a, die aus einer Kupferplattierungsschicht oder dergleichen gebildet ist und als Substrat dient, sowie eine zweite Plattierungsschicht 5b, die über der ersten Plattierungsschicht 5a aufgebracht ist und aus einem Material, wie z. B. einer Nickelplattierungsschicht gebildet ist, die eine größere Härte als die erste Plattierungsschicht aufweist.
Im allgemeinen ist die Härte der Nickelplattierungsschicht höher als die der Kupferplattierungsschicht, wobei dies jedoch von der Art der Plattierung oder den Bestandteilen der Plattierungskomponenten abhängig ist.
Ferner ist auf der zweiten Plattierungsschicht 5b eine dritte Plattierungsschicht 5c aus einem Material mit ausgezeichneten Löteigenschaften, wie z. B. Gold oder Silber, ausgebildet, wobei diese eine vergleichsweise dünne Schicht mit einer Dicke von beispielsweise einigen wenigen µm bildet.
Im vorliegenden Fall dienen die seitlichen Halbbohrungen 5 als Anschlüsse zur Verbindung mit Schaltungsstrukturen der Mutterplatte (nicht gezeigt).
Wie ferner in den Fig. 3 und 4 gezeigt ist, ist eine Mehrzahl kreisförmiger und/oder elliptischer Durchgangslöcher 7 entlang von in Längsrichtung verlaufenden Schneidlinien 6a auf einer Basismaterialeinrichtung bzw. Trägereinrichtung A (Nutzen) für Schaltungsplatten ausgebildet. Dabei sind die vorstehend genannte erste, zweite und dritte Plattierungsschicht 5a, 5b und 5c in jedem Durchgangsloch 7 ausgebildet. Ferner werden die Durchgangslöcher 7 mittels eines umlaufenden Messers zerteilt und zertrennt, um auf diese Weise die Schaltungsplatten 1 zu erzeugen, die jeweils die seitlichen Halbbohrungen 5 aufweisen.
Wie ferner in Fig. 3 gezeigt ist, enthält die Schaltungsplatten-Trägereinrichtung A eine Mehrzahl von Schaltungsplatten 1, die in einer Mehrzahl von Reihen und in einer Mehrzahl von Spalten (z. B. 30 Schaltungsplatten in 6 Reihen × 5 Spalten), die jeweils zu einer Platte verbunden sind. Durch Zerschneiden der Trägereinrichtung A entlang der in Längsrichtung verlaufenden Schneidlinien 6a und der in Querrichtung verlaufenden Schneidlinien 6b mittels einer Schneideinrichtung, die mit einem umlaufenden Messer ausgestattet ist (nicht gezeigt), werden die einzelnen Schaltungsplatten 1 erzeugt. Ferner ist die Schaltungsplatten-Trägereinrichtung A an ihren beiden Längsrändern mit einem Paar Rändern 8, 8 ausgestattet, durch die eine nicht gezeigte Vorrichtung die Trägereinrichtung A haltern kann.
Bei der erfindungsgemäßen Schaltungsplatte sind die erste Plattierungsschicht, bei der es sich um eine Kupferplattierungsschicht handelt, sowie die zweite Plattierungsschicht, bei der es sich um eine Nickelplattierungsschicht handelt und die aus einem Material mit höherer Härte als der der ersten Plattierungsschicht hergestellt ist, in den seitlichen Halbbohrungen ausgebildet. Beim Zerschneiden der Durchgangslöcher in der Schaltungsplatten- Trägereinrichtung entlang der in Längsrichtung verlaufenden Schneidlinien unter Verwendung eines umlaufenden Messers wird somit die zweite Plattierungsschicht durch die Schneidwirkung des Messers unter Erzeugung pulverförmiger Späne zerschnitten. Da ferner die zweite Plattierungsschicht eine geringere Duktilität als die mit Lötmaterial beschichtete Schicht aufweist, ist die zweite Plattierungsschicht nicht anfällig für ein Anhaften an dem Messer, wodurch eine Verschlechterung der Schärfe des Messers vermieden wird. Da ferner die zweite Plattierungsschicht eine größere Härte als die erste Plattierungsschicht aufweist, unterdrückt die zweite Plattierungsschicht in wirksamer Weise Grate oder Späne, selbst wenn diese an der Schnittfläche der ersten Plattierungsschicht erzeugt werden.
Somit werden beim Zerschneiden der Schaltungsplatten- Trägereinrichtung mittels eines umlaufenden Messers vergleichsweise wenige Grate an der ersten und der zweiten Plattierungsschicht erzeugt. Und falls solche Grate erzeugt werden sollten, sind diese vergleichsweise klein, und sie fallen nicht von der Schaltungsplatte herab; somit werden keine Kurzschlüsse zwischen Schaltungseinrichtungen aufgrund herabfallender Grate bzw. Späne erzeugt, wodurch Schaltungsplatten mit verbesserter Leistung geschaffen werden.
Ferner wird eine Plattierungsschicht aus Gold und/oder Silber mit guter Kompatibilität mit dem Lötmaterial über der zweiten Plattierungsschicht als dritte Plattierungsschicht ausgebildet, wobei diese dritte Plattierungsschicht im Vergleich zu der zweiten Plattierungsschicht bessere Löteigenschaften aufweist. Die Erfindung ermöglicht somit Verbindungsanschlüsse mit ausgezeichneten Löteigenschaften durch die seitlichen Halbbohrungen.
Da ferner die dritte Plattierungsschicht im Vergleich zu der zweiten Plattierungsschicht bemerkenswert dünn ausgebildet ist, haben die Härte und die Duktilität keinen Einfluß auf den Schneidvorgang, wobei es sich um einen weiteren Effekt der vorliegenden Erfindung handelt.

Claims (2)

1. Leiterplatte (1) mit elektrischen Verbindungen zwischen ihren Oberflächen in Form von Cu-metallisierten und mit Lot versehenen Halbbohrungen an den mechanisch herausgearbeiteten Außenkanten, dadurch gekennzeichnet, daß unmittelbar auf der Cu-Schicht (5a) eine Plattierungsschicht aus Nickel (5b) vorgesehen ist, wobei die Plattierungsschicht aus Nickel (6b) eine größere Härte als die Cu- Schicht (5a) und eine geringere Duktilität als das Lot aufweist.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß auf der Plattierungsschicht aus Nickel (5b) als weitere Plattierungsschicht eine Metallplattierungsschicht (5c) vorgesehen ist, deren Lötfähigkeit besser als diejenige der Plattierungsschicht aus Nickel (5b) ist.
DE19808932A 1997-03-03 1998-03-03 Leiterplatte Expired - Fee Related DE19808932C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9065538A JPH10247766A (ja) 1997-03-03 1997-03-03 回路基板

Publications (2)

Publication Number Publication Date
DE19808932A1 DE19808932A1 (de) 1998-09-10
DE19808932C2 true DE19808932C2 (de) 2001-02-22

Family

ID=13289903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19808932A Expired - Fee Related DE19808932C2 (de) 1997-03-03 1998-03-03 Leiterplatte

Country Status (6)

Country Link
JP (1) JPH10247766A (de)
KR (1) KR19980079794A (de)
CN (1) CN1091339C (de)
DE (1) DE19808932C2 (de)
FR (1) FR2760313B1 (de)
GB (1) GB2322974A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2346734B (en) * 1999-01-28 2003-09-24 Marconi Electronic Syst Ltd Optical interface arrangement
TW498602B (en) * 2000-05-30 2002-08-11 Alps Electric Co Ltd Circuit unit
TW527856B (en) * 2001-02-16 2003-04-11 Siemens Dematic Electronics As Interconnection circuit and method of fabricating the same
DE10224057A1 (de) * 2002-05-31 2004-01-08 Robert Bosch Gmbh Kontaktverbindung und Verfahren zu deren Herstellung
KR100451926B1 (ko) * 2002-10-14 2004-10-08 타이코에이엠피 주식회사 자동차 정션박스 인쇄회로기판의 대전류 분배용측면메탈라인의 성형방법 및 이 방법에 의해 제조되는자동차 정션박스의 인쇄회로기판
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
DE10325550B4 (de) 2003-06-05 2007-02-01 Novar Gmbh Elektrisches Kontaktierungsverfahren
CN1324932C (zh) * 2003-10-16 2007-07-04 光宝科技股份有限公司 具有防止切割毛边的印刷电路板
JP4850596B2 (ja) * 2006-06-19 2012-01-11 株式会社 日立ディスプレイズ 液晶表示装置
JP6755096B2 (ja) * 2016-01-22 2020-09-16 日立オートモティブシステムズ株式会社 車載用電子モジュール、カードエッジコネクタ、およびコネクタ
EP3512313A1 (de) * 2018-01-16 2019-07-17 ZKW Group GmbH Leiterplattenanordnung
KR20220052011A (ko) 2020-10-20 2022-04-27 삼성전자주식회사 모듈 기판 및 이를 포함하는 반도체 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0475567A2 (de) * 1990-09-12 1992-03-18 Macdermid Incorporated Verfahren zur Herstellung von gedruckten Schaltungen
JPH07122831A (ja) * 1993-10-25 1995-05-12 Taiyo Yuden Co Ltd 回路基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1085209B (de) * 1959-12-12 1960-07-14 Dielektra Ag Gedruckte elektrische Leiterplatte
US3747210A (en) * 1971-09-13 1973-07-24 Int Standard Electric Corp Method of producing terminal pins of a printed circuit board
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US5060369A (en) * 1990-01-31 1991-10-29 Ford Motor Company Printed wiring board construction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0475567A2 (de) * 1990-09-12 1992-03-18 Macdermid Incorporated Verfahren zur Herstellung von gedruckten Schaltungen
JPH07122831A (ja) * 1993-10-25 1995-05-12 Taiyo Yuden Co Ltd 回路基板及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CD-ROM PAJ: Patent Abstracts of Japan.JP07015136A *
CD-ROM PAJ: Patent Abstracts of Japan.JP07183658A *
Datenbank JAPIO auf STN, Tokio, AN 1992-035086, benutzt am: 24.09.99, JP 04035086 A *

Also Published As

Publication number Publication date
GB9802869D0 (en) 1998-04-08
JPH10247766A (ja) 1998-09-14
GB2322974A (en) 1998-09-09
CN1091339C (zh) 2002-09-18
FR2760313A1 (fr) 1998-09-04
FR2760313B1 (fr) 2000-09-22
KR19980079794A (ko) 1998-11-25
DE19808932A1 (de) 1998-09-10
CN1195960A (zh) 1998-10-14

Similar Documents

Publication Publication Date Title
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE102006004788B4 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE60131677T2 (de) I-kanal-oberflächenmontage-verbinder
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE19808932C2 (de) Leiterplatte
DE10016064B4 (de) Substrat,Einzelsubstrat und Verfahren zur Herstellung derselben
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE4207198A1 (de) Zufuehrungsrahmen und halbleitervorrichtung, welche den zufuehrungsrahmen verwendet
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
EP0193127A1 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
DE3640248A1 (de) Halbleitervorrichtung
DE3838971C2 (de)
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE10001180B4 (de) Doppelseitenmuster-Verbindungskomponente, gedruckte Schaltungsplatte und Verfahren zum Verbinden von auf beiden Seiten einer gedruckten Schaltungsplatte gebildeten Verbindungsmustern
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE69834692T2 (de) Verfahren zur Herstellung oberflächenmontierte elektronische Bauteile und dessen Produkt
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
DE4130569A1 (de) Ic-paketiereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee