DE19724472A1 - Verdrahtung für ein Halbleiterbauteil und Verfahren zum Herstellen derselben - Google Patents

Verdrahtung für ein Halbleiterbauteil und Verfahren zum Herstellen derselben

Info

Publication number
DE19724472A1
DE19724472A1 DE19724472A DE19724472A DE19724472A1 DE 19724472 A1 DE19724472 A1 DE 19724472A1 DE 19724472 A DE19724472 A DE 19724472A DE 19724472 A DE19724472 A DE 19724472A DE 19724472 A1 DE19724472 A1 DE 19724472A1
Authority
DE
Germany
Prior art keywords
conductive layer
insulating film
gate electrode
foreign matter
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19724472A
Other languages
English (en)
Other versions
DE19724472B4 (de
Inventor
Chang-Jae Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19724472A1 publication Critical patent/DE19724472A1/de
Application granted granted Critical
Publication of DE19724472B4 publication Critical patent/DE19724472B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine Verdrahtung für Halbleiterbau­ teile, und spezieller betrifft sie eine Verdrahtung für Halbleiterbauteile, die für hohe Bauteil-Packungsdichte ge­ eignet ist. Außerdem betrifft die Erfindung ein Verfahren zum Herstellen einer derartigen Verdrahtung.
Im Allgemeinen wird eine elektrische Verbindungsverdrahtung für einen Kontakt in einem Halbleiterbauteil durch ein Ver­ fahren ausgebildet, gemäß dem ein Isolierfilm aus einem CVD- Oxid auf einem Substrat hergestellt wird, auf dem ein Halb­ leiterbauteil ausgebildet ist, Löcher in Source/Drain-Fremd­ stoffbereichen hergestellt werden, eine Titanschicht darauf hergestellt wird, um den Kontaktwiderstand zu den Source/ Drain-Fremdstoffbereichen zu verringern, ein TiN- oder Ti/W- Film als Diffusionsverhinderungsfilm hergestellt wird und eine Aluminiumschicht zur gegenseitigen elektrischen Verbin­ dung zwischen Zellen hergestellt wird. Wenn jedoch die Pa­ ckungsdichte von Halbleiterbauteilen zunimmt, nimmt die Chipgröße mit entsprechender Verringerung der Kontaktloch­ größe ab, was zu einer stärkeren Stufe an einem Kontaktloch mit einem größeren Seitenverhältnis führt, weswegen ein ver­ bessertes Verfahren zum Herstellen einer Bauteileverdrahtung erforderlich ist.
Nun werden unter Bezugnahme auf die beigefügten Fig. 1 und 2 eine herkömmliche Verdrahtung und ein Verfahren zum Herstel­ len derselben erläutert, wobei Fig. 1 eine herkömmliche Ver­ drahtung eines Halbleiterbauteils veranschaulicht und die Fig. 2a-2d Querschnitte durch ein Halbleiterbauteil zum Veranschaulichen von Schritten eines Herstellverfahrens für diese Verdrahtung sind.
Gemäß Fig. 1 umfaßt die herkömmliche Verdrahtung einen Feldoxidfilm 2, der auf einem Halbleitersubstrat von erstem Leitungstyp (nachfolgend als p-Halbleitersubstrat bezeich­ net) 1 ausgebildet ist, eine auf diesem p-Halbleitersubstrat 1 isoliert von der Umgebung ausgebildete Gateelektrode 4, Source/Drain-Bereiche 8 von LDD-Struktur, die auf dem Sub­ strat zu beiden Seiten der Gateelektrode 4 ausgebildet sind, einen CVD-Oxidfilm 9 und einen ebenen Schutzfilm 10, der durchgehend auf der gesamten Oberfläche ausgebildet ist, ei­ ne auf diesem ebenen Schutzfilm 10 ausgebildete Titanschicht 11, die in Kontakt mit einem Source/Drain-Bereich 8 steht, eine auf der Titanschicht 11 ausgebildete TiN-Schicht 12, eine auf der TiN-Schicht 12 ausgebildete Aluminiumschicht 13 und einen Silicidbereich 11a, der unter einem Abschnitt der Titanschicht 11 in Kontakt mit den Source/Drain-Bereichen 8 an einer Seite der Gateelektrode 4 ausgebildet ist.
Gemäß Fig. 2a werden ein erster Kontaktfleck-Oxidfilm und ein Nitridfilm durchgehend auf dem p-Halbleitersubstrat 1 hergestellt, und es wird ein Photoresistfilm darauf aufge­ tragen, der für selektive Strukturierung belichtet und ent­ wickelt wird. Unter Verwendung des strukturierten Photore­ sistfilms als Maske werden der Nitridfilm und der Oxidfilm aufeinanderfolgend entfernt (nicht dargestellt). Durch ther­ mische Oxidation wird ein Feldoxidfilm 2 hergestellt, und der Photoresistfilm wird entfernt. Durch thermische Oxida­ tion oder chemische Dampfniederschlagung wird ein Oxidfilm auf der gesamten Oberfläche abgeschieden, um einen Gateoxid­ film 3 auszubilden. Dann wird eine erste dotierte Polysili­ ciumschicht auf der gesamten Oberfläche abgeschieden, und auf dieser wird durch chemische Dampfniederschlagung ein Si­ liciumoxidfilm abgeschieden. Es wird ein Photoresistfilm aufgetragen und zum Strukturieren desselben belichtet und entwickelt, um nur einen Abschnitt zu belassen, in dem die Gateelektrode 4 herzustellen ist. Unter Verwendung des strukturierten Photoresistfilms als Maske werden der Sili­ ciumoxidfilm und die erste Polysiliciumschicht aufeinander­ folgend einem anisotropen Ätzvorgang unterworfen, um eine Gateelektrode 4 und einen Gateabdeckungs-Oxidfilm 5 aus zu­ bilden. Danach werden Phosphorionen zu beiden Seiten der Gateelektrode 4 mit 30 keV Ioneninjektionsenergie mit einer Konzentration von ungefähr 2,3 × 10³ Atome/cm³ in das p- Halbleitersubstrat 1 injiziert, um leicht dotierte Source/ Drain-Bereiche 6 auszubilden. Durch thermische Oxidation oder chemische Dampfniederschlagung wird ein Siliciumoxid­ film abgeschieden, und zum Herstellen von Seitenwand-Oxid­ filmen 7 an den Seiten der Gateelektrode 4 und dem Gateab­ deckungs-Oxidfilm 5 wird dieser Siliciumoxidfilm anisotrop geätzt. Dann werden zu beiden Seiten der Gateelektrode 4 mit den Seitenwandoxidfilmen 7 an den beiden Seiten Arsenionen mit 40 keV Ioneninjektionsenergie und einer Konzentration von ungefähr 4,0 × 10¹⁵ Atome/cm² in das p-Halbleitersub­ strat 1 injiziert, um hoch-dotierte Source/Drain-Bereiche 8 herzustellen.
Gemäß Fig. 2b wird der Gateoxidfilm 3 an einer Seite der Gateelektrode 4 entfernt. Auf der gesamten Oberfläche wird ein undotierter, dünner, durch chemische Dampfniederschla­ gung hergestellter Oxidfilm 9 mit einer Dicke von 100 nm (1.000 Å) hergestellt, und auf der gesamten Oberfläche wird ein ebener Schutzfilm (BPSG) 10 mit einer Dicke von 500 nm hergestellt und bei erhöhter Temperatur von 800-900°C wärmebehandelt, um die Oberfläche eben zu machen. Es wird ein Photoresistfilm aufgetragen und einem Photolithographie- und Entwicklungsprozeß unterzogen, um diesen Photoresist­ film selektiv zu strukturieren.
Gemäß Fig. 2c werden der freigelegte ebene Schutzfilm 10 und der undotierte CVD-Oxidfilm 9 durch reaktives Ionenätzen entfernt, um die Source/Drain-Fremdstoffbereiche 8 freizule­ gen, woraufhin der Photoresistfilm entfernt wird.
Gemäß Fig. 2d wird eine Titanschicht 11 von ungefähr 100 nm Dicke auf die gesamte Oberfläche aufgesputtert, um den Kon­ taktwiderstand zu verringern, eine TiN-Schicht 12 von unge­ fähr 50 nm Dicke wird darauf aufgesputtert, um als Puffer­ schicht für die Titanschicht und Aluminium zu dienen, und es wird auch eine Aluminiumschicht 13 mit einer Dicke von unge­ fähr 700 nm aufgesputtert. Es wird ein Photoresistfilm auf­ getragen und einem Photolithographie- und Entwicklungspro­ zeß unterzogen, um ihn selektiv so zu strukturieren, daß nur ein Abschnitt verbleibt, in dem eine Verdrahtung auszu­ bilden ist. Unter Verwendung des strukturierten Photoresist­ films als Maske werden die freigelegte Aluminiumschicht 13 und die TiN-Schicht 12 aufeinanderfolgend entfernt und einer Wärmebehandlung zum Verringern des Kontaktwiderstands unter­ zogen, was zur Ausbildung eines Silicids 11a unter der Ti­ tanschicht 11 in Kontakt mit dem Source/Drain-Fremdstoffbe­ reich 8 führt.
Bei dieser Verdrahtung eines Halbleiterbauteils bestehen die folgenden Probleme:
  • - Erstens führen die Herstellung der Titanschicht, der TiN- Schicht und der Aluminiumschicht durch Sputtern zu schlech­ ter Überdeckung von Stufen und zu geringer Zuverlässigkeit der Verdrahtung.
  • - Zweitens kann das Halbleitersubstrat mit den Source/Drain- Bereichen beim Ätzen des dicken Isolierfilms auf ihm am fla­ chen Übergang zum Herstellen des Kontakts beschädigt werden.
  • - Drittens verursacht die Implantation von Ätzgas in das Halbleitersubstrat bei der Herstellung des Kontaktlochs ei­ nen Anstieg des Kontaktwiderstands zwischen dem Halbleiter­ substrat und der Verdrahtung.
  • - Viertens können, bei Fortschritten hinsichtlich hoher Bau­ teile-Packungsdichte ein erhöhtes Seitenverhältnis eines Kontaktlochs und verringerte Ausrichtungstoleranz, wie sie von einer Größenverringerung und einer größeren Stufe am Kontaktloch herrühren, Fehlausrichtung verursachen, wodurch die Tendenz besteht, daß die Verdrahtung einen Kurzschluß mit der Gateelektrode oder dem Halbleitersubstrat bildet.
Der Erfindung liegt die Aufgabe zugrunde, eine Verdrahtung für Halbleiterbauteile und ein Verfahren zum Herstellen der­ selben zu schaffen, durch die gute Überdeckung an Stufen und damit hohe Zuverlässigkeit der Verdrahtung erzielt werden.
Diese Aufgabe ist hinsichtlich der Verdrahtung durch die Lehren der beigefügten unabhängigen Ansprüche 1 und 4 sowie hinsichtlich des Verfahrens durch die Lehren der beigefügten unabhängigen Ansprüche 5, 8 und 13 gelöst.
Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung unmittelbar dargelegt, und sie gehen andererseits aus dieser oder aus einer Ausübung der Erfindung hervor.
Es ist zu beachten, daß die vorstehende allgemeine Be­ schreibung und die folgende detaillierte Beschreibung bei­ spielhaft und erläuternd sind und sie die beanspruchte Er­ findung veranschaulichen sollen.
Die beigefügten Zeichnungen, die zum Fördern eines weiteren Verständnisses der Erfindung vorhanden sind, veranschauli­ chen Ausführungsbeispiele derselben und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung.
Fig. 1 ist eine Schnittansicht einer herkömmlichen Verdrah­ tung für Halbleiterbauteile;
Fig. 2a-2d sind Schnittansichten zum Veranschaulichen von Schritten eines herkömmlichen Herstellverfahrens für eine Verdrahtung;
Fig. 3 ist eine Schnittansicht einer Verdrahtung für Halb­ leiterbauteile gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 4a-4d sind Schnittansichten zum Veranschaulichen der Schritte eines Herstellverfahrens für eine Verdrahtung gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 5 ist eine Schnittansicht einer Verdrahtung für Halb­ leiterbauteile gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 6a-6d sind Schnittansichten zum Veranschaulichen der Schritte eines Herstellverfahrens für eine Verdrahtung gemäß dem zweiten Ausführungsbeispiel der Erfindung;
Fig. 7a veranschaulicht das Layout einer Verdrahtung für Halbleiterbauteile gemäß einem dritten Ausführungsbeispiel der Erfindung;
Fig. 7b ist eine Schnittansicht entlang der Linie A-A′ in Fig. 7a, und sie zeigt die Verdrahtung für Halbleiterbautei­ le gemäß dem dritten Ausführungsbeispiel der Erfindung; und
Fig. 8a-8f sind Schnittansichten zum Veranschaulichen der Schritte eines Herstellverfahrens für die Verdrahtung gemäß dem dritten Ausführungsbeispiel der Erfindung.
Gemäß Fig. 3 umfaßt die Verdrahtung für Halbleiterbauteile gemäß dem ersten Ausführungsbeispiel einen Feldoxidfilm 21, der in einem vorbestimmten Bereich eines p-Halbleitersub­ strats 20 hergestellt wurde, einen Gateoxidfilm 22, eine Gateelektrode 23, die in einem vorbestimmten Abschnitt eines durch den Feldoxidfilm 21 isolierten aktiven Bereichs ausge­ bildet wurde, einen auf der Gateelektrode 23 ausgebildeten Gateabdeckungs-Isolierfilm 24, Seitenwand-Oxidfilme 26, die an den beiden Seiten der Gateelektrode 23 ausgebildet sind, Source/Drain-Bereiche mit LDD-Struktur, die im p-Halbleiter­ substrat 20 zu beiden Seiten der Gateelektrode 23 ausgebil­ det sind, eine erste Polysiliciumschicht 28, die auf dem Source/Drain-Bereich an einer Seite der Gateelektrode 23 ausgebildet ist, einen Polysiliciumoxid-Film 30, der auf ei­ nem Abschnitt ausschließlich des oberen Abschnitts der ers­ ten Polysiliciumschicht 28 ausgebildet ist und eine leitende Metallschicht 31, die in Kontakt mit der ersten Polysili­ ciumschicht 28 auf dem Source/Drain-Bereich an einer Seite der Gateelektrode 23 ausgebildet ist.
Gemäß Fig. 4a werden ein Kontaktfleck-Oxidfilm und ein Ni­ tridfilm aufeinanderfolgend auf dem p-Halbleitersubstrat hergestellt, und es wird ein Photoresistfilm auf den Nitrid­ film aufgetragen und einem Belichtungs- und Entwicklungspro­ zeß zum selektiven Strukturieren dieses Photoresistfilms unterworfen. Unter Verwendung des strukturierten Photore­ sistfilms werden der Nitridfilm und der Oxidfilm aufeinan­ derfolgend entfernt (in der Zeichnung nicht dargestellt). Durch thermische Oxidation wird ein Feldoxidfilm 21 herge­ stellt, und der Photoresistfilm wird entfernt. Auf der ge­ samten Oberfläche wird durch thermische Oxidation oder che­ mische Dampfabscheidung ein Oxidfilm zum Herstellen eines Gateoxidfilms 22 abgeschieden. Dann wird auf der gesamten Oberfläche eine dotierte Polysiliciumschicht abgeschieden, und auf dieser wird durch chemische Dampfniederschlagung ein Siliciumoxidfilm abgeschieden. Die Abscheidung der dotierten Polysiliciumschicht kann durch die Abscheidung einer amor­ phen Siliciumschicht ersetzt werden. Auf die gesamte Ober­ fläche wird ein Photoresistfilm aufgetragen und durch einen Belichtungs- und Entwicklungsprozeß selektiv strukturiert. Unter Verwendung des strukturierten Photoresistfilms als Maske werden der Siliciumoxidfilm und die Polysilicium­ schicht aufeinanderfolgend einem anisotropen Ätzen unterwor­ fen, um die Gateelektrode 23 und den Gateabdeckungs-Oxidfilm 24 herzustellen. Danach werden Phosphorionen zu beiden Sei­ ten der Gateelektrode 23 mit einer Konzentration von unge­ fähr 2,3 × 10¹³ Atome/cm² bei 30 keV Ioneninjektionsenergie in das p-Halbleitersubstrat 20 injiziert, um leicht dotierte Source/Drain-Bereiche 25 herzustellen. Wenn das Halbleiter­ substrat vom n-Typ ist, werden Borionen injiziert. Auf der gesamten Oberfläche wird durch thermische Oxidation oder chemische Dampfniederschlagung ein Siliciumoxidfilm abge­ schieden und einem anisotropen Ätzvorgang unter Verwendung reaktiven Ionenätzens unterzogen, um an den beiden Seiten der Gateelektrode 23 und des Gateabdeckungs-Oxidfilms 24 Seitenwand-Abstandshalter 26 auszubilden. Arsenionen werden zu beiden Seiten der Gateelektrode 23 mit den Seitenwand- Oxidfilmen 26 an den beiden Seiten mit einer Konzentration von ungefähr 6,0 × 10¹⁵ Atome/cm² bei 50 keV Ioneninjek­ tionsenergie in das p-Halbleitersubstrat 20 injiziert, um stark-dotierte Source/Drain-Bereiche 27 auszubilden.
Gemäß Fig. 4b wird, nachdem der Gateoxidfilm 22 an einer Seite der Gateelektrode 23 entfernt wurde, eine mit Phosphor oder Arsen dotierte erste Polysiliciumschicht 28 oder eine amorphe Siliciumschicht auf der gesamten Oberfläche abge­ schieden, und durch chemische Dampfniederschlagung bei nied­ rigem Druck (LPCVD) wird ein Siliciumnitridfilm 29 ausgebil­ det. In diesem Fall wird, falls das Halbleitersubstrat vom n-Typ ist, eine mit Bor dotierte erste Polysiliciumschicht 28 oder eine amorphe Siliciumschicht abgeschieden. Auf die gesamte Oberfläche wird ein Photoresistfilm aufgetragen, und dieser wird einem Belichtungs- und Entwicklungsprozeß un­ terzogen, um ihn so zu strukturieren, daß er nur auf dem Nitridfilm auf den Source/Drain-Bereichen verbleibt.
Gemäß Fig. 4c wird, unter Verwendung des strukturierten Pho­ toresistfilms als Maske, der freigelegte Siliciumnitridfilm 29 einem reaktiven Ionenätzen unterzogen, um ihn durch ani­ sotropes Ätzen zu entfernen. Nach dem Entfernen des restli­ chen Photoresistfilms wird die freigelegte erste Polysili­ ciumschicht 28 erhöhter Temperatur von 800°C in einem elek­ trischen Diffusionsofen in H₂/O₂-Umgebung unterzogen, um diese freigelegte erste Polysiliciumschicht 28 zu einem Po­ lysiliciumoxid-Film 30 zu oxidieren.
Gemäß Fig. 4d wird der verbliebene Siliciumnitridfilm 29 in heiße Phosphorsäure getaucht, um ihn vollständig zu entfer­ nen, und auf der gesamten Oberfläche wird zur Verdrahtung ein leitendes Metall 31 abgeschieden.
Gemäß Fig. 5 umfaßt eine Verdrahtung für ein Halbleiterbau­ teil gemäß dem zweiten Ausführungsbeispiel einen Feldoxid­ film 41, der in einem vorbestimmten Bereich eines p-Halblei­ tersubstrats 40 ausgebildet ist, einen Gateoxidfilm 42 und eine Gateelektrode 43, die auf einem vorbestimmten Abschnitt des aktiven Bereichs, der durch den Feldoxidfilm 41 isoliert ist, ausgebildet sind, einen auf der Gateelektrode 43 ausge­ bildeten Gateabdeckungs-Oxidfilm 44, zu beiden Seiten der Gateelektrode 43 ausgebildete Seitenwand-Oxidfilme 46, Source/Drain-Bereiche mit LDD-Struktur, die im p-Halbleiter­ substrat 40 zu beiden Seiten der Gateelektrode 43 ausgebil­ det sind, eine erste Polysiliciumschicht 48, die auf dem Source/Drain-Bereich auf einer Seite der Gateelektrode 43 ausgebildet ist, wobei diese erste Polysiliciumschicht 48 auch auf dem Source/Drain-Bereich an der anderen Seite der Gateelektrode 43 ausgebildet ist, einen durch chemische Dampfniederschlagung hergestellten Oxidfilm 51, der auf ei­ ner Seite der Gateelektrode 43 ausschließlich eines Ab­ schnitts ausgebildet ist, und eine leitende Metallschicht 52, die so ausgebildet ist, daß sie auf dem Source/Drain- Bereich auf einer Seite der Gateelektrode 43 mit der ersten Polysiliciumschicht 48 in Kontakt steht.
Gemäß Fig. 6a werden ein Kontaktfleck-Oxidfilm und ein Ni­ tridfilm aufeinanderfolgend auf dem p-Halbleitersubstrat 40 abgeschieden, und auf den Nitridfilm wird ein Photoresist­ film aufgetragen und einem Belichtungs- und Entwicklungspro­ zeß unterzogen, um ihn selektiv zu strukturieren. Unter Verwendung des strukturierten Photoresistfilms als Maske werden der Nitridfilm und der Oxidfilm aufeinanderfolgend entfernt (in der Zeichnung nicht dargestellt). Durch Wärme­ behandlung wird der Feldoxidfilm 41 hergestellt, und dann wird der Photoresistfilm entfernt. Auf der gesamten Oberflä­ che wird durch thermische Oxidation oder chemische Dampfnie­ derschlagung ein Oxidfilm abgeschieden. Dann wird eine do­ tierte Polysiliciumschicht auf der gesamten Oberfläche abge­ schieden und darauf wird durch chemische Dampfniederschla­ gung ein Siliciumoxidfilm abgeschieden. In diesem Fall kann anstelle der dotierten Polysiliciumschicht eine amorphe Si­ liciumschicht abgeschieden werden. Auf die gesamte Oberflä­ che wird ein Photoresistfilm aufgetragen und einem Belich­ tungs- und Entwicklungsprozeß unterzogen, um in selektiv zu strukturieren. Unter Verwendung dieses strukturierten Photo­ resistfilms als Maske werden der Siliciumoxidfilm und die Polysiliciumschicht aufeinanderfolgend einem anisotropen Ätzen unterzogen, um die Gateelektrode und den Gateabde­ ckungs-Oxidfilm 44 auszubilden. In das p-Halbleitersubstrat 40 werden zu beiden Seiten der Gateelektrode 43 Phosphorio­ nen mit einer Konzentration von 2,3 × 10¹³ Atome/cm² bei 30 keV Toneninjektionsenergie injiziert, um leicht dotierte Source/Drain-Bereiche 45 auszubilden. Wenn das Substrat vom n-Typ ist, werden Borionen injiziert. Auf der gesamten Ober­ fläche wird durch thermische Oxidation oder chemische Dampf­ niederschlagung ein Siliciumoxidfilm abgeschieden, und er wird einem reaktiven Ionenätzen unterzogen, um ihn anisotrop zu ätzen, um an den Seiten der Gateelektrode 43 und des Gateabdeckungs-Oxidfilms 44 Seitenwand-Oxidfilme 46 auszu­ bilden. Zu beiden Seiten der Gateelektrode 43 mit den Sei­ tenwand-Oxidfilmen 46 an den beiden Seiten werden Arsenionen mit einer Konzentration von ungefähr 6,0 × 10¹⁵ Atome/cm² bei 50 keV Ioneninjektionsenergie in das p-Halbleitersub­ strat 40 injiziert, um darin stark-dotierte Source/Drain-Be­ reiche 47 auszubilden.
Gemäß Fig. 6b wird eine mit Phosphor oder Arsen dotierte erste Polysiliciumschicht 48 oder eine amorphe Silicium­ schicht auf der gesamten Oberfläche abgeschieden, und ein Siliciumnitridfilm 49 wird darauf durch LPCVD abgeschieden. Wenn das Halbleitersubstrat vom n-Typ ist, wird eine mit Bor dotierte erste Polysiliciumschicht 48 oder eine amorphe Si­ liciumschicht abgeschieden. Auf die gesamte Oberfläche wird ein Photoresistfilm aufgetragen und einem Photolithographie- und Entwicklungsprozeß unterzogen, um ihn selektiv zu strukturieren.
Gemäß Fig. 6c wird der freigelegte Siliciumnitridfilm 49 un­ ter Verwendung des strukturierten Photoresistfilms als Maske durch anisotropes Ätzen vom Typ mit reaktivem Ionenätzen entfernt. Nach dem Entfernen des restlichen Photoresistfilms wird die freigelegte erste Polysiliciumschicht 48 erhöhter Temperatur von 800°C in einem elektrischen Diffusionsofen in H₂/O₂-Mischgasumgebung unterzogen, um die erste Polysili­ ciumschicht 48 zu einem Polysiliciumoxid-Film 50 zu oxidie­ ren.
Gemäß Fig. 6 wird der Polysiliciumoxid-Film 50 in Flußsäure eingetaucht, um ihn vollständig zu entfernen, und der Sili­ ciumnitridfilm wird in heiße Phosphorsäure eingetaucht, um ihn zu entfernen. Dann wird auf der gesamten Oberfläche durch chemische Dampfniederschlagung ein Oxidfilm 51 abge­ schieden.
Gemäß Fig. 6e wird auf die gesamte Oberfläche ein Photore­ sistfilm aufgetragen und einem Photolithographie- oder Be­ lichtungs- und Entwicklungsprozeß unterzogen, um ihn selek­ tiv zu strukturieren. Unter Verwendung dieses strukturierten Photoresistfilms als Maske wird der freigelegte CVD-Oxidfilm 51 einem anisotropen Ätzen vom Typ gemäß reaktiven Ionenät­ zen unterzogen, um den freigelegten CVD-Oxidfilm 51 zu ent­ fernen. Demgemäß wird in der ersten Polysiliciumschicht 48 auf dem Source/Drain-Bereich auf einer Seite der Gateelek­ trode 43 ein Kontaktloch hergestellt. Dann wird, nach dem Entfernen des Photoresistfilms, auf der gesamten Oberfläche ein leitendes Metall 52 abgeschieden, um Kontakt zur ersten Polysiliciumschicht 48 herzustellen.
Bei diesem zweiten Ausführungsbeispiel kann, unter der Be­ dingung, daß der Polysiliciumoxid-Film 50, d. h. das Oxid der ersten Polysiliciumschicht 48 nicht entfernt wird, der CVD-Oxidfilm 51 abgeschieden werden. Die Aufgabe der Erfin­ dung kann selbst dann gelöst werden, wenn der Siliciumni­ tridfilm 49 auf der ersten Polysiliciumschicht 48 auf den Source/Drain-Bereichen zu beiden Seiten der Gateelektrode 43 nicht entfernt wird. So besteht, wenn das Kontaktloch herge­ stellt wird, ohne den Siliciumnitridfilm 49 zu entfernen, der Vorteil, daß an der ersten Polysiliciumschicht 48 keine Ätzschäden hervorgerufen werden, da der Siliciumnitridfilm 48 als Ätzstopschicht wirkt.
Die in Fig. 7a dargestellte Verdrahtung des dritten Ausfüh­ rungsbeispiels ist ein Beispiel einer erfindungsgemäßen Ver­ drahtung in Anwendung auf einen DRAM der Klasse über 256 M, bei dem Bitleitungen 75 parallel zueinander rechtwinklig zu Wortleitungen 76 so angeordnet sind, daß sie einander nicht überschneiden oder überlappen, wobei I-förmige aktive Berei­ che 74 ausgebildet sind. Über Feldoxidfilmen ist eine Kon­ taktverdrahtung zwischen einem I-förmigen aktiven Bereich 74 und einer Bitleitung 75 ausgebildet. Die Kontaktverdrahtung steht in Kontakt mit den Polysiliciumschichten 68 in Kontakt mit den Source/Drainbereichen, und sie erstreckt sich zu oberen Teilen der Feldoxidfilme.
Gemäß Fig. 7b umfaßt das dritte Ausführungsbeispiel einen Feldoxidfilm 61, der in einem vorbestimmten Bereich eines p- Halbleitersubstrats 60 ausgebildet ist, einen Gateoxidfilm 62 und eine Gateelektrode 63, die auf einem vorbestimmten Abschnitt in einem durch den Gateoxidfilm 61 isolierten ak­ tiven Bereich aufeinanderfolgend ausgebildet sind, einen auf der Gateelektrode 63 ausgebildeten Gateabdeckungs-Oxidfilm 64, Seitenwand-Oxidfilme zu beiden Seiten der Gateelektrode 63, Source/Drain-Bereiche von LDD-Struktur, die im p-Halb­ leitersubstrat 60 zu beiden Seiten der Gateelektrode 63 aus­ gebildet sind, eine erste Polysiliciumschicht 68, die auf dem Source/Drain-Bereich auf einer Seite der Gateelektrode 63 ausgebildet ist und sich bis zu einem oberen Abschnitt des Feldoxidfilms 61 erstreckt und auf dem Source/Drain-Be­ reich der anderen Seite der Gateelektrode 63 ausgebildet ist, einen Polysiliciumoxid-Film 70, der in einem Abschnitt mit Ausnahme des oberen Abschnitts der ersten Polysilicium­ schicht 68 ausgebildet ist, einen CVD-Oxidfilm 71, der auf dem Feldoxidfilm 61 auf einer Seite der Gateelektrode 63 mit Ausnahme eines Abschnitts der ersten Polysiliciumschicht 68 ausgebildet ist, eine zweite Polysiliciumschicht 72, die in Kontakt mit der ersten Polysiliciumschicht 68 auf dem Feld­ oxidfilm 61 auf einer Seite der Gateelektrode 63 ausgebildet ist, und eine Wolframsilicidschicht 73, die auf der zweiten Polysiliciumschicht 72 ausgebildet ist.
Gemäß Fig. 8a werden zum Herstellen einer Struktur zum Er­ zeugen eines I-förmigen aktiven Bereichs 74 auf dem p-Halb­ leitersubstrat 60 ein Kontaktfleck-Oxidfilm und ein Nitrid­ film aufeinanderfolgend auf dem Halbleitersubstrat 60 abge­ schieden, und darauf wird ein Photoresistfilm aufgetragen und einem Belichtungs- und Entwicklungsprozeß zum selekti­ ven Strukturieren unterzogen. Unter Verwendung des struktu­ rierten Photoresistfilms als Maske werden der Nitridfilm und der Oxidfilm aufeinanderfolgend entfernt (in der Zeichnung nicht dargestellt). Dann wird der Feldoxidfilm 61 durch thermische Oxidation hergestellt und der Photoresistfilm wird entfernt. Durch thermische Oxidation bei H₂/O₂-Misch­ gasumgebung wird in einem Elektroofen ein Oxidfilm zum Aus­ bilden des Gateoxidfilms 62 hergestellt. Auf der gesamten Oberfläche wird durch LPCVD eine dotierte Polysilicium­ schicht abgeschieden, und auf dieser wird durch CVD ein Si­ liciumoxidfilm abgeschieden. Anstelle der dotierten Polysi­ liciumschicht kann eine amorphe Siliciumschicht abgeschieden werden. Auf die gesamte Oberfläche wird ein Photoresistfilm aufgetragen und einem Belichtungs- und Entwicklungsprozeß unterzogen, um ihn zu strukturieren. Unter Verwendung dieses strukturierten Photoresistfilms als Maske werden der Sili­ ciumoxidfilm und die Polysiliciumschicht einem anisotropen Ätzen unterzogen, um die Gateelektrode 63 und den Gateabde­ ckungs-Oxidfilm 64 herzustellen. Zu beiden Seiten der Gate­ elektrode 63 werden Phosphorionen mit einer Konzentration von ungefähr 2,3 × 10¹³ Atome/cm² bei 50 keV Ioneninjek­ tionsenergie in das p-Halbleitersubstrat 60 injiziert, um Source/Drain-Bereiche 65 auszubilden. Wenn das Halbleiter­ substrat vom n-Typ ist, werden Borionen injiziert. Auf der gesamten Oberfläche wird durch thermische Oxidation oder chemische Dampfniederschlagung ein Siliciumoxidfilm herge­ stellt und durch reaktives Ionenätzen anisotrop geätzt, um an den Seiten der Gateelektrode 63 und des Gateabdeckungs- Oxidfilms 64 Seitenwand-Oxidfilme 66 auszubilden. Zu beiden Seiten der Gateelektrode 63, an deren beiden Seiten die Sei­ tenwand-Oxidfilme 66 ausgebildet sind, werden Arsenionen (As⁺) mit einer Konzentration von ungefähr 6,0 × 10¹⁵ Atome/ cm² bei 50 keV Ioneninjektionsenergie in das p-Halbleiter­ substrat 60 injiziert, um stark-dotierte Source/Drain-Berei­ che 67 auszubilden.
Gemäß Fig. 8b werden die erste Polysiliciumschicht 68 und der Siliciumnitridfilm 69 aufeinanderfolgend durch chemische Dampfniederschlagung auf der gesamten Oberfläche herge­ stellt. Anstelle der ersten Polysiliciumschicht 68 kann eine amorphe Siliciumschicht hergestellt werden.
Gemäß Fig. 8c wird ein Photoresistfilm auf die gesamte Oberfläche aufgetragen und einem Belichtungs- und Entwick­ lungsprozeß unterzogen, um ihn selektiv so zu strukturie­ ren, daß er auf den Source/Drain-Bereichen im aktiven Be­ reich und auf einem vorbestimmten Abschnitt des Feldoxid­ films 61 verbleibt. Unter Verwendung des strukturierten Pho­ toresistfilms als Maske wird der durch die Strukturierung des Photoresistfilms freigelegte Siliciumnitridfilm 69 reak­ tivem Ionenätzen unterzogen, um ihn zu entfernen, bis die erste Polysiliciumschicht 68 freigelegt ist. Danach wird der Photoresistfilm entfernt.
Gemäß Fig. 8d wird die freigelegte erste Polysiliciumschicht 68 in H₂/O₂-Mischgasumgebung wärmebehandelt, um die freige­ legte erste Polysiliciumschicht 68 zum Polysiliciumoxid-Film 70 zu oxidieren. Wenn die Wärmebehandlung bei hohem Druck ausgeführt wird, kann die Oxidation bei niedriger Temperatur oder in kurzer Zeit ausgeführt werden. Der Siliciumnitrid­ film 69 wird durch Eintauchen in heiße Phosphorsäure ent­ fernt.
Gemäß Fig. 8e werden, falls die erste Polysiliciumschicht 68 nicht dotiert ist, Ionen mit einer Konzentration von 5,0 × 10¹⁵ Atome/cm² bei 30 keV Ioneninjektionsenergie in sie in­ jiziert. Dann wird der CVD-Oxidfilm 71 auf der gesamten Oberfläche abgeschieden, wobei TEOS oder BPSG, die leicht einzuebnen sind, als Material für den CVD-Oxidfilm 71 ver­ wendet wird. Auf die gesamte Oberfläche wird ein Photore­ sistfilm aufgetragen und selektiv strukturiert, um einen Kontakt zur Verwendung beim elektrischen Anschließen einer Bitleitung für DRAM-Datenzugriff und einen Durchlaßtransis­ tor auszubilden. Der CVD-Oxidfilm 71 wird einem reaktiven Ionenätzen unter Verwendung eines Plasmas von CHF₃ oder CF₄- Gas unterzogen, bis die erste Polysiliciumschicht 68 freige­ legt ist. Auf der gesamten Oberfläche wird durch LPCVD eine zweite Polysiliciumschicht 72 oder eine amorphe Silicium­ schicht abgeschieden, und darauf wird eine Wolframsilicid (WSix)-Schicht 73 hergestellt. Auf diese Wolframsilicid­ schicht 73 wird ein Photoresistfilm aufgetragen und einem Belichtungs- und Entwicklungsvorgang unterzogen, um ihn se­ lektiv so zu ätzen, daß nur ein vorbestimmter Abschnitt desselben verbleibt. Unter Verwendung dieses strukturierten Photoresistfilms als Maske werden die freigelegte Metallsi­ licidschicht 73 und die zweite Polysiliciumschicht 72 auf­ einanderfolgend reaktivem Ionenätzen unterzogen, um auf dem vorbestimmten Abschnitt eine Bitleitungsverdrahtung aus zu­ bilden, wodurch die Verdrahtung für ein Halbleiterbauteil gemäß dem dritten Ausführungsbeispiel der Erfindung fertig­ gestellt wird.
Die Verdrahtung für ein Halbleiterbauteil sowie das Verfah­ ren zum Herstellen derselben, wie oben erläutert, weisen die folgenden Vorteile auf:
  • - Erstens können, da eine Kontaktfleckschicht aus Polysili­ cium in Selbstausrichtung auf den Source/Drain-Bereichen hergestellt wird, die Probleme der Überdeckung von Stufen und von Kurzschlüssen zwischen der Verdrahtung und dem Halb­ leitersubstrat oder der Verdrahtung und der Gateelektrode im Fall einer Fehlausrichtung, wobei es sich um Probleme beim Kontaktverdrahtungsprozeß handelt, überwunden werden, und es kann auch der Kontaktwiderstand verringert werden.
  • - Zweitens kann, da es die verbesserte Source/Drain-Struktur ermöglicht, einen Transistor zu schaffen, bei dem keine Be­ schädigung der Source/Drain-Bereiche besteht, wozu bei einem Prozeß zum Herstellen eines Kontaktlochs in einem flachen Übergang die Tendenz besteht, das Funktionsvermögen des Halbleiterbauteils wesentlich verbessert werden.
  • - Drittens kann bei der Herstellung des I-förmigen DRAM-Zel­ lenkontakts, da der Bitleitungskontakt oder der Kondensator­ knotenkontakt aus einem Polysilicium-Kontaktfleckmuster her­ gestellt wird, das größer als die Source/Drain-Bereiche aus­ gebildet ist, eine größere Ausrichtungstoleranz für die Ver­ drahtung gewährleistet werden.

Claims (18)

1. Verdrahtung für Halbleiterbauteile, gekennzeichnet durch:
  • - Fremdstoffbereiche (27, 47, 67), die in einem Substrat (20, 40, 60) zu beiden Seiten einer isolierten Gateelektrode (23, 43, 63) ausgebildet sind;
  • - eine erste leitende Schicht (28, 48, 68), die auf den Fremdstoffbereichen ausgebildet ist; und
  • - eine zweite leitende Schicht (31, 51, 71, 73), die in Kon­ takt mit der ersten leitenden Schicht auf einer Seite der Gateelektrode ausgebildet ist.
2. Verdrahtung nach Anspruch 1, gekennzeichnet durch einen ersten Isolierfilm (30, 50, 70), der auf einem Abschnitt mit Ausnahme der ersten leitenden Schicht (28, 48, 68) ausgebil­ det ist.
3. Verdrahtung nach Anspruch 2, dadurch gekennzeichnet, daß die auf dem Fremdstoffbereich auf der anderen Seite der Gateelektrode ausgebildete erste leitende Schicht vom Fremd­ stoffbereich isoliert ist.
4. Verdrahtung für Halbleiterbauteile, gekennzeichnet durch:
  • - Fremdstoffbereiche (68), die in einem Substrat (60) zu beiden Seiten einer isolierten Gateelektrode (63) ausgebil­ det sind;
  • - eine erste leitende Schicht (68), die auf dem Fremdstoff­ bereich ausgebildet ist und sich bis zu einem Abschnitt ei­ nes Feldisolierfilms (61) erstreckt;
  • - einen ersten Isolierfilm (70), der auf einem Abschnitt mit Ausnahme der ersten leitenden Schicht ausgebildet ist;
  • - einen zweiten Isolierfilm (71), der fast auf der gesamten Oberfläche ausgebildet ist und nur die erste leitende Schicht auf einem Abschnitt des Feldisolierfilms aus läßt und freilegt;
  • - eine zweite leitende Schicht (72), die in Kontakt mit der freigelegten ersten leitenden Schicht ausgebildet ist; und - eine dritte leitende Schicht (73), die auf der zweiten leitenden Schicht ausgebildet ist.
5. Verfahren zum Herstellen einer Verdrahtung für Halblei­ terbauteile, gekennzeichnet durch die folgenden Schritte:
  • (a) Herstellen von Fremdstoffbereichen (28, 48, 68) in einem Substrat (20, 40, 60) zu beiden Seiten einer isolierten Gateelektrode (23, 43, 63);
  • (b) Herstellen einer ersten leitenden Schicht (28, 48, 68) auf den Fremdstoffbereichen und
  • (c) Herstellen einer zweiten leitenden Schicht (31, 51, 72, 73) in Kontakt mit der ersten leitenden Schicht auf einer Seite der Gateelektrode.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die erste leitende Schicht im Schritt (b) aus Polysilicium hergestellt wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die zweite leitende Schicht im Schritt (c) aus einem Metall oder Silicium hergestellt wird.
8. Verfahren zum Herstellen einer Verdrahtung für Halblei­ terbauteile, gekennzeichnet durch die folgenden Schritte:
  • (a) Herstellen von Fremdstoffbereichen (48) in einem Sub­ strat (40) zu beiden Seiten einer isolierten Gateelektrode (43);
  • (b) Abscheiden einer ersten leitenden Schicht (48) und eines ersten Isolierfilms (50) auf der gesamten Oberfläche;
  • (c) Entfernen des ersten Isolierfilms von Bereichen mit Aus­ nahme der Fremdstoffbereiche;
  • (d) Herstellen eines zweiten Isolierfilms (51) auf Bereichen mit Ausnahme der Fremdstoffbereiche und
  • (e) Entfernen des ersten Isolierfilms und Herstellen einer zweiten leitenden Schicht (52) zum Kontaktieren der ersten leitenden Schicht auf einer Seite der Gateelektrode.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die erste leitende Schicht im Schritt (c) aus Silicium her­ gestellt wird.
10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß die auf dem Fremdstoffbereich auf der anderen Seite der Gateelektrode hergestellte erste leitende Schicht im Schritt (e) isoliert vom Fremdstoffbereich herge­ stellt wird.
11. Verfahren nach einem der Ansprüche 8 - 10, ferner ge­ kennzeichnet durch die folgenden Schritte:
  • - Entfernen des zweiten isolierenden Films vor dem Entfernen des ersten isolierenden Films im Schritt (e), und Entfernen des ersten isolierenden Films; und
  • - Herstellen eines dritten isolierenden Films zum Freilegen der ersten leitenden Schicht auf einer Seite der Gateelek­ trode.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der dritte isolierende Film durch chemische Dampfnie­ derschlagung hergestellt wird.
13. Verfahren zum Herstellen einer Verdrahtung für Halblei­ terbauteile, gekennzeichnet durch die folgenden Schritte:
  • (a) Herstellen von Fremdstoffbereichen (67) in einem Sub­ strat (60) zu beiden Seiten einer isolierten Gateelektrode (63);
  • (b) Abscheiden einer ersten leitenden Schicht (68) und eines ersten isolierenden Films (70) aufeinanderfolgend auf der gesamten Oberfläche;
  • (c) Entfernen des ersten isolierenden Films zum Freilegen der ersten leitenden Schicht in Bereichen mit Ausnahme der Fremdstoffbereiche und einem Abschnitt eines Feldisolier­ films (61);
  • (d) Herstellen eines zweiten Isolierfilms (71) auf Bereichen mit Ausnahme des ersten Isolierfilms;
  • (e) Entfernen des ersten Isolierfilms und Herstellen eines dritten Isolierfilms zum Freilegen der ersten leitenden Schicht, wie in einem Abschnitt des Feldisolierfilms auf ei­ ner Seite der Gateelektrode ausgebildet;
  • (f) Herstellen einer zweiten leitenden Schicht (72) in sol­ cher Weise, daß sie nicht in Kontakt mit der freigelegten ersten leitenden Schicht steht; und
  • (g) Herstellen einer dritten leitenden Schicht (73) auf der zweiten leitenden Schicht.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der dritte Isolierfilm im Schritt (e) durch chemische Dampfniederschlagung hergestellt wird.
15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, daß die zweite leitende Schicht im Schritt (f) aus Silicium hergestellt wird und die dritte leitende Schicht im Schritt (g) aus Metall hergestellt wird.
16. Verfahren nach einem der Ansprüche 8-15, dadurch ge­ kennzeichnet, daß die erste leitende Schicht im Schritt (b) aus Silicium hergestellt wird.
17. Verfahren nach einem der Ansprüche 8-16, dadurch ge­ kennzeichnet, daß der erste Isolierfilm im Schritt (b) aus Siliciumnitrid hergestellt wird.
18. Verfahren nach einem der Ansprüche 8-17, dadurch ge­ kennzeichnet, daß der zweite Isolierfilm im Schritt (d) als Polysiliciumoxid-Film hergestellt wird, der durch Oxidieren einer als erste leitende Schicht verwendeten Polysilicium­ schicht hergestellt wird.
DE19724472A 1996-09-07 1997-06-10 Halbleiterbauteil mit einer Verdrahtung und Verfahren zum Herstellen des Halbleiterbauteils Expired - Fee Related DE19724472B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996/38789 1996-09-07
KR1019960038789A KR100198634B1 (ko) 1996-09-07 1996-09-07 반도체 소자의 배선구조 및 제조방법

Publications (2)

Publication Number Publication Date
DE19724472A1 true DE19724472A1 (de) 1998-03-12
DE19724472B4 DE19724472B4 (de) 2006-06-29

Family

ID=19473055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19724472A Expired - Fee Related DE19724472B4 (de) 1996-09-07 1997-06-10 Halbleiterbauteil mit einer Verdrahtung und Verfahren zum Herstellen des Halbleiterbauteils

Country Status (4)

Country Link
US (2) US6303493B1 (de)
JP (1) JP2945964B2 (de)
KR (1) KR100198634B1 (de)
DE (1) DE19724472B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19742120B4 (de) * 1996-09-25 2005-12-22 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen einer Verdrahtung für eine Halbleitervorrichtung

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100968496B1 (ko) 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US6706635B2 (en) * 2002-06-05 2004-03-16 Texas Instruments Incorporated Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis
US6884672B1 (en) * 2003-11-04 2005-04-26 International Business Machines Corporation Method for forming an electronic device
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
FR3033447B1 (fr) * 2015-03-03 2017-03-24 Commissariat Energie Atomique Transistor a connexions mis et procede de fabrication

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US4477962A (en) * 1978-05-26 1984-10-23 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4305760A (en) * 1978-12-22 1981-12-15 Ncr Corporation Polysilicon-to-substrate contact processing
US4822754A (en) * 1983-05-27 1989-04-18 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of FETs with source and drain contacts aligned with the gate electrode
IT1213234B (it) * 1984-10-25 1989-12-14 Sgs Thomson Microelectronics Procedimento perfezionato per la fabbricazione di dispositivi a semiconduttore dmos.
KR890004962B1 (ko) * 1985-02-08 1989-12-02 가부시끼가이샤 도오시바 반도체장치 및 그 제조방법
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
US4675073A (en) * 1986-03-07 1987-06-23 Texas Instruments Incorporated Tin etch process
US5140389A (en) 1988-01-08 1992-08-18 Hitachi, Ltd. Semiconductor memory device having stacked capacitor cells
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
US5091761A (en) 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
JP2777896B2 (ja) 1989-01-20 1998-07-23 富士通株式会社 半導体記憶装置
US5378652A (en) * 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
JP2508288B2 (ja) 1989-08-30 1996-06-19 三菱電機株式会社 半導体記憶装置
GB2252667A (en) * 1990-10-08 1992-08-12 Gold Star Electronics Contact in DRAM device
US5122225A (en) * 1990-11-21 1992-06-16 Texas Instruments Incorporated Selective etch method
US5190893A (en) * 1991-04-01 1993-03-02 Motorola Inc. Process for fabricating a local interconnect structure in a semiconductor device
KR930010081B1 (ko) * 1991-05-24 1993-10-14 현대전자산업 주식회사 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
JP3181357B2 (ja) * 1991-08-19 2001-07-03 株式会社東芝 半導体薄膜の形成方法および半導体装置の製造方法
TW209308B (en) * 1992-03-02 1993-07-11 Digital Equipment Corp Self-aligned cobalt silicide on MOS integrated circuits
KR930020669A (ko) * 1992-03-04 1993-10-20 김광호 고집적 반도체장치 및 그 제조방법
JP3256048B2 (ja) * 1993-09-20 2002-02-12 富士通株式会社 半導体装置及びその製造方法
KR970007830B1 (ko) * 1993-12-21 1997-05-17 현대전자산업 주식회사 반도체 장치 및 그 제조방법
KR0162673B1 (ko) * 1994-01-11 1998-12-01 문정환 반도체 도전층 및 반도체소자의 제조방법
JP2891092B2 (ja) * 1994-03-07 1999-05-17 日本電気株式会社 半導体装置の製造方法
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
US5480837A (en) * 1994-06-27 1996-01-02 Industrial Technology Research Institute Process of making an integrated circuit having a planar conductive layer
JP3280803B2 (ja) * 1994-08-18 2002-05-13 沖電気工業株式会社 半導体装置及びその製造方法
US5683924A (en) * 1994-10-31 1997-11-04 Sgs-Thomson Microelectronics, Inc. Method of forming raised source/drain regions in a integrated circuit
US5457065A (en) * 1994-12-14 1995-10-10 United Microelectronics Corporation method of manufacturing a new DRAM capacitor structure having increased capacitance
JPH08250739A (ja) * 1995-03-13 1996-09-27 Nec Corp 半導体装置の製造方法
US5595928A (en) * 1995-09-18 1997-01-21 Vanguard International Semiconductor Corporation High density dynamic random access memory cell structure having a polysilicon pillar capacitor
US5643819A (en) * 1995-10-30 1997-07-01 Vanguard International Semiconductor Corporation Method of fabricating fork-shaped stacked capacitors for DRAM cells
US5733816A (en) * 1995-12-13 1998-03-31 Micron Technology, Inc. Method for depositing a tungsten layer on silicon
US5563088A (en) * 1996-02-02 1996-10-08 Vanguard International Semiconductor Corporation Method for fabricating a stacked capacitor in a DRAM cell
US5688713A (en) * 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US5668051A (en) * 1996-08-29 1997-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming poly plug to reduce buried contact series resistance
US5731239A (en) * 1997-01-22 1998-03-24 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance
US6001697A (en) * 1998-03-24 1999-12-14 Mosel Vitelic Inc. Process for manufacturing semiconductor devices having raised doped regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19742120B4 (de) * 1996-09-25 2005-12-22 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen einer Verdrahtung für eine Halbleitervorrichtung

Also Published As

Publication number Publication date
DE19724472B4 (de) 2006-06-29
US20010030334A1 (en) 2001-10-18
JPH1098009A (ja) 1998-04-14
US6495920B2 (en) 2002-12-17
KR100198634B1 (ko) 1999-06-15
KR19980020347A (ko) 1998-06-25
US6303493B1 (en) 2001-10-16
JP2945964B2 (ja) 1999-09-06

Similar Documents

Publication Publication Date Title
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE4340419C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
US4326213A (en) Semiconductor device and process for producing the same
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE19516339A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit niederohmiger Gateelektrode
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE10164049A1 (de) Passive Bauelementstruktur und zugehöriges integriertes Schaltkreisbauelement und Halbleiterbauelement
DE19625883A1 (de) Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE4336003A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4445796A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4421633C2 (de) Halbleitereinrichtung, mit inselförmigen Halbleiterschichten in Matrixform, Verwendung derselben und Verfahren zur Herstellung derselben
DE10208577A1 (de) Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung
US4299862A (en) Etching windows in thick dielectric coatings overlying semiconductor device surfaces
KR100232984B1 (ko) 반도체 장치의 제조 방법
DE4007582A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19540124A1 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE19849938A1 (de) Flashspeicher und Verfahren zu seiner Herstellung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE4407532C2 (de) DRAM-Speicherzelle und Verfahren zur Herstellung derselben
DE19724472A1 (de) Verdrahtung für ein Halbleiterbauteil und Verfahren zum Herstellen derselben
DE19629774A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101