DE19722441C2 - IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung - Google Patents

IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung

Info

Publication number
DE19722441C2
DE19722441C2 DE19722441A DE19722441A DE19722441C2 DE 19722441 C2 DE19722441 C2 DE 19722441C2 DE 19722441 A DE19722441 A DE 19722441A DE 19722441 A DE19722441 A DE 19722441A DE 19722441 C2 DE19722441 C2 DE 19722441C2
Authority
DE
Germany
Prior art keywords
doping region
main surface
trench
region
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19722441A
Other languages
English (en)
Other versions
DE19722441A1 (de
Inventor
Hideki Nakamura
Tadaharu Minato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19722441A1 publication Critical patent/DE19722441A1/de
Application granted granted Critical
Publication of DE19722441C2 publication Critical patent/DE19722441C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

Die vorliegende Erfindung bezieht sich auf einen bipolaren Transistor mit isoliertem Gate (im folgenden als IGBT" bezeichnet) vom vertikalen Typ, der eine Grabengatestruktur aufweist, und ein Verfahren zu seiner Herstellung.
Allgemein wird ein IGBT als ein Element zur Steuerung eines Motors oder zum Schalten eines Inverters bzw. Umwandlers oder ähnlichem verwendet. Ein IGBT ist ein Spannungstreiberelement, das mit den beiden Eigenschaften eines niedrigen Spannungsabfalls im An-Zustand eines bipolaren Transistors und einer hohen Schaltgeschwindigkeit eines MOSFET ausgestattet ist, das dadurch gekennzeichnet ist, daß der Verlust an Treiberleistung und der Verlust beim An/Aus-Schalten klein sind. Unterschiedlich von einem IGBT, der eine plane Gatestruktur aufweist, erlaubt der IGBT, der mit der Grabengatestruktur vor­ gesehen ist, eine Verminderung des Spannungsabfalls im An-Zustand durch eine Miniaturisierung des MOSFET, der auf einer Chipoberfläche ausgebildet ist, und eine Verbesserung seiner Integrierung. Daher ist er weithin in Gebrauch gekommen.
Es wird nun ein herkömmlicher vertikaler n-Kanal-IGBT, der eine Graben­ gatestruktur aufweist, beschrieben. Ein derartiger IGBT ist z. B. aus der DE 38 20 677 A1 bekannt. Fig. 33 ist eine Schnittansicht des herkömmlichen vertikalen n-Kanal-IGBT, der eine Grabengatestruktur aufweist.
Unter Bezugnahme auf Fig. 33, ein n-Driftbereich 1 ist an einer (ersten) Hauptoberfläche 14a eines Halbleitersubstrates 14, das intrinsisch oder von einem ersten Leitungstyp ist, ausgebildet. Ein p-Basisbereich 2 ist selektiv an der Oberfläche des n-Driftbereiches 1 ausgebildet. Ein n-Emitterbereich 3 ist selektiv an der Oberfläche des p-Basisbereiches 2 ausgebildet. Ein Graben 4 ist, sich von der ersten Hauptoberfläche 14a des Halbleitersubstrates 14 zu dem n-Driftbereich 1 erstreckend, vorgesehen. Der Graben 4 ist derart ausge­ bildet, daß er den n-Emitterbereich 3 und den p-Basisbereich 2 in der Tiefen­ richtung des Halbleitersubstrates 14 durchdringt.
Eine Gateelektrode 6 ist in dem Graben 4 mit einer dazwischen angeordneten Gateisolierschicht 5 vorgesehen. Der Abschnitt, in dem der p-Basisbereich 2 dem Graben 4 benachbart ist, ist ein Kanalausbildungsbereich 2a. Auf der ersten Hauptoberfläche 14a des Halbleitersubstrates 14 ist eine Isolierschicht 7 zum Bedecken der Gateelektrode 6 ausgebildet. Kontaktlöcher 7a und 7b sind entsprechend in der Isolierschicht 7 ausgebildet. Eine Metallelektrodenschicht 8 ist so vorgesehen, daß sie sich von den Kontaktlöchern 7a und 7b auf der Isolierschicht 7 erstreckt. Die Metallelektrodenschicht 8 ist in ohmschem Kontakt mit dem p-Basisbereich 2 und dem n-Emitterbereich 3 und der p- Basisbereich 2 und der n-Emitterbereich 3 sind durch die Metallelektroden­ schicht 8 kurzgeschlossen.
Andererseits ist ein p-Kollektorbereich 10 an einer zweiten Hauptoberfläche 14b des Halbleitersubstrates 14 ausgebildet. Eine Metallelektrodenschicht 11 ist in ohmschem Kontakt mit der Oberfläche des p-Kollektorbereiches 10 vorgesehen.
Eine Beschreibung des Betriebsprinzips des herkömmlichen vertikalen n-Kanal- IGBT, der die oben beschriebene Struktur aufweist, wird gegeben. Der Betrieb wird in vier Prozessen bzw. Abläufen beschrieben, d. h. einem Übergang vom AUS(abgeschnittenen bzw. ausgeschalteten)-Zustand zum AN(leitenden)-Zu­ stand, einen Gleichgewichtszustand, einem Übergang vom AN-Zustand zum AUS-Zustand und einem AUS-Zustand.
(1) Übergang vom AUS-Zustand zum AN-Zustand
Um den IGBT vom AUS-Zustand in den AN-Zustand zu bringen, wird eine positive Spannung an die Metallelektrodenschicht 11, die mit dem p-Kollektor­ bereich 10 verbunden ist, angelegt, die Metallelektrodenschicht 8, die mit dem n-Emitterbereich 3 verbunden ist, wird auf Masse gelegt, und eine positive Spannung wird an die Gateelektrode 6 angelegt. Ein n-Kanal wird derart in dem Kanalausbildungsbereich 2a ausgebildet. Elektronen werden von dem n- Emitterbereich 3 in den n-Driftbereich 1 durch den n-Kanal injiziert. Diese Elektronen fließen in Richtung des p-Kollektorbereiches 10. Wenn diese Elek­ tronen den p-Kollektorbereich 10 erreichen, werden Löcher von dem p-Kollek­ torbereich 10 in den n-Driftbereich 1 injiziert. Diese Löcher bewegen sich in Richtung des n-Emitterbereiches 3 auf Massepotential und erreichen den Ab­ schnitt, in dem der n-Kanal in Kontakt mit dem n-Driftbereich 1 ist. Dieser Prozeß wird als so genannter Speicherprozeß genannt, und die Zeit, die für diesen Prozeß benötigt wird, wird die Anschaltverzögerungszeit genannt. Der Leistungsverlust während dieses Prozesses ist extrem klein und vernachläßig­ bar.
Nachdem Elektronen und Löcher ausreichend angesammelt sind, wie oben be­ schrieben wurde, produziert ein Paar aus Elektronen-Loch einen Niedrig­ widerstandszustand, der als Leitfähigkeitsmodulation bezeichnet wird. Der An­ schaltbetrieb ist dann vervollständigt. Dieser Prozeß wird ein Anstiegsprozeß genannt, und die Zeit, die für diesen Prozeß benötigt wird, wird Anstiegszeit genannt. Der Leistungsverlust während dieses Prozesses ist relativ groß.
(2) AN-Zustand
Der Gleichgewichtszustand nach der Vervollständigung des Anschaltbetriebes wird AN-Zustand genannt, und die Spannung, die anliegt, wenn ein Strom von 100 A/cm2 fließt, wird AN-Zustandsspannung genannt. Der Spannungsverlust während dieses AN-Zustandes wird als AN-Verlust oder Gleichgewichtsverlust bezeichnet, und er wird durch das Produkt aus dem Vorwärtsspannungsabfall, der durch ein Widerstandselement erzeugt wird, und dem AN-Strom darge­ stellt. Der Leistungsverlust während dieses AN-Zustandes ist im allgemeinen signifikant groß.
Als nächstes wird unter Bezugnahme auf Fig. 34 das Widerstandselement wäh­ rend des AN-Zustandes beschrieben. Der Widerstand während des AN-Zustan­ des wird durch die Summe jedes Widerstandselementes, das zwischen den Metallelektrodenschichten 8 und 11 angeordnet ist, bestimmt. Der Widerstand R während des AN-Zustandes wird insbesondere durch den folgenden Ausdruck dargestellt.
R = Rcn + Rn + Rch + Ra + Rd + Rdiode + Rs + Rcp
In dem obigen Ausdruck bezeichnet Rcn den Kontaktwiderstand zwischen dem n-Emitterbereich 3 und der Metallelektrodenschicht 8, Rn bezeichnet den Widerstand des n-Emitterbereiches 3, Rch bezeichnet den Widerstand des n- Kanals, Ra bezeichnet den Widerstand der Anreicherungsschicht, Rd bezeichnet den Widerstand des n-Driftbereiches 1, Rdiode stellt den Vorwärtsspannungsabfall der Diode zwischen dem Kollektorbereich 10 und dem n-Driftbereich 1 dar, Rs stellt den Widerstand des p-Kollektorbereiches 10 dar, und Rcp stellt den Kontaktwiderstand zwischen dem p-Kollektorbereich 10 und der Metall­ elektrodenschicht 11 dar. Ic, Ih und Ie, die in Fig. 34 gezeigt sind, bezeichnen entsprechend den Kollektorstrom des IGBT, den Lochstrom und den Elek­ tronenstrom.
(3) Übergang vom AN-Zustand zum AUS-Zustand
Um vom AN-Zustand zum AUS-Zustand zu wechseln, wird eine Spannung unterhalb der Schwellspannung des MOS-Transistors entlang des Grabens 4 an die Gateelektrode 6 angelegt. Durch das Anlegen einer solchen Spannung an die Gateelektrode 6 verschwindet der n-Kanal, der in der Grabenseitenwand 2a ausgebildet war. Das Zuführen von Elektronen von dem n-Emitterbereich 3 zu dem n-Driftbereich 1 wird dann gestoppt. Dieser Prozeß wird Speicherprozeß genannt und die Zeit, die für diesen Prozeß benötigt wird, wird Verzögerungs­ zeit oder Abschaltverzögerungszeit genannt. Der Leistungsverlust während dieses Prozesses ist extrem klein und vernachläßigbar.
Nachdem die Zufuhr der Elektronen gestoppt ist, nimmt die Konzentration der Elektronen in dem Bereich, der dem n-Emitterbereich 3 benachbart ist, nach und nach ab. Die Anzahl der Löcher, die zum Aufrechterhalten des elektrisch neutralen Zustandes in den n-Driftbereich 1 injiziert werden, beginnt ebenfalls abzunehmen. Eine Verarmungsschicht beginnt sich dann an der Grenzfläche zwischen dem p-Basisbereich 2 und dem n-Driftbereich 1 auszudehnen. Die Verarmungsschicht dehnt sich bis zu einer Dicke, die den Betrag der Spannung, die an die Metallelektrodenschichten 8 und 11 angelegt ist, entspricht, aus. Dieser Verlust ist signifikant groß wie der Leistungsverlust während des oben beschriebenen AN-Zustandes.
Nachdem sich die Verarmungsschicht ausreichend an der Grenzfläche zwischen dem p-Basisbereich 2 und dem n-Driftbereich 1 ausgedehnt hat, erreichen die Löcher außerhalb des Verarmungsbereiches die Metallelektrodenschicht 8 durch den verarmten Bereich und den p-Basisbereich 2. Der Abschaltprozeß ist dann vervollständigt. Dieser Prozeß wird Ausläuferprozeß bzw. Abschnürr­ prozeß genannt, und die Zeit, die für diesen Prozeß benötigt wird, wird Aus­ läuferzeit genannt. Der Leistungsverlust während dieses Prozesses wird als Ausläuferverust bezeichnet. Der Leistungsverlust während dieses Prozesses ist signifikant groß.
(4) AUS-Zustand
Der Gleichgewichtszustand nach der Vervollständigung des oben beschriebenen Abschaltprozesses wird AUS-Zustand genannt. Der Leistungsverlust in diesem Zustand ist im allgemeinen sehr klein und vernachlässigbar.
Wie oben beschrieben wurde, weist jeder Prozeß bzw. jeder der oben beschrie­ benen Vorgänge des herkömmlichen Graben-IGBTs einen Leistungsverlust auf. Es ist zu bevorzugen, daß jeder dieser Prozeßverluste reduziert werden kann. Fig. 35 zeigt eine erste verbesserte Modifikation eines IGBT, die zum Reduzie­ ren des Leistungsverlustes während des AN-Zustandes in der Lage ist.
Unter Bezugnahme auf Fig. 35 sind entsprechend der ersten verbesserten Modifikation eine Mehrzahl von Gräben 4a, 4b, 4c und 4d an der ersten Hauptoberfläche 14a des Halbleitersubstrates 14 ausgebildet, und p-Basisbe­ reiche 2 sind entsprechend zwischen den Gräben 4a und 4b und den Gräben 4c und 4d ausgebildet. An der Oberfläche des p-Basisbereiches 2 sind n-Emitter­ bereiche 3 voneinander getrennt ausgebildet. Eine Gateisolierschicht 5b und eine Gateelektrode 6b sind sich von dem Graben 4b zu dem Graben 4c er­ streckend vorgesehen, und Gateisolierschichten 5c und 5a und Gateelektroden 6c und 6a sind entsprechend in den Gräben 4d und 4a ausgebildet. Die Struk­ tur, ausgenommen das oben beschriebene, ist im wesentlichen ähnlich zu der­ jenigen des in Fig. 33 gezeigten herkömmlichen IGBT.
Der in Fig. 35 gezeigte IGBT erlaubt die Zuführung von Elektronen zu dem Bereich, der zwischen den Gräben 4b und 4c angeordnet ist, während des AN- Zustandes. In anderen Worten, der Bereich, der Elektronen liefert, ist ver­ glichen mit dem Bereich, der in Fig. 33 gezeigt ist, ausgedehnt. Die Elektronen können wirksam während des AN-Zustandes geliefert werden, und der AN- Widerstand kann dementsprechend reduziert werden. Als ein Ergebnis werden sowohl die Reduzierung der AN-Zustandsspannung als auch die Reduzierung des Leistungsverlustes während des AN-Zustandes möglich.
Jedoch weist die oben beschriebene erste verbesserte Modifikation ein Problem einer längeren Übergangszeit zum AUS-Zustand auf. Der Grund dafür ist wie folgt. Während des Übergangs zum AUS-Zustand erreichen Löcher die Metall­ elektrodenschicht 8 durch den p-Basisbereich 2. Bei der ersten Verbesserung, die in Fig. 35 gezeigt ist, ist der Bereich, durch welchen Löcher herausgezogen werden können, reduziert. Dann kann die Übergangszeit zum AUS-Zustand länger als diejenige des in Fig. 33 gezeigten IGBT werden. Die zweite verbes­ serte Modifikation, die in Fig. 36 gezeigt ist, ist vorgeschlagen worden, um die Übergangszeit zum AUS-Zustand zu verkürzen.
Entsprechend der zweiten verbesserten Modifikation, die in Fig. 36 gezeigt ist, ist ein p-Typ Lochherausziehbereich 26 zwischen den Gräben 4c und 4d vorge­ sehen. Die übrige Struktur ist im wesentlichen ähnlich zu derjenigen der in Fig. 35 gezeigten ersten Verbesserung.
Löcher können wirksamer als bei der ersten Verbesserung durch das Vorsehen des Lochherausziehbereiches 26 herausgezogen werden, was in der Reduzie­ rung der Übergangszeit zu dem AUS-Zustand resultiert.
Jedoch ist der Bereich, welcher während des AN-Zustandes bei der zweiten Verbesserung Löcher liefert, aufgrund der Anwesenheit des Lochherausziehbe­ reiches 26 kleiner als der entsprechende Bereich bei der ersten Verbesserung. Der AN-Widerstand wird daher höher als bei der ersten Verbesserung, und die AN-Zustandsspannung wird ebenfalls höher.
Im allgemeinen weist ein IGBT ein Problem bezüglich eines Latch-Up, d. h. be­ züglich eines unerwünschten Sperrens, zusätzlich zu den oben beschriebenen Problemen auf. Das Problem des Latch-Up wird bei der zweiten Verbesserung ebenso wie bei dem in Fig. 33 gezeigten herkömmlichen Beispiel und bei der ersten Verbesserung aus Fig. 35 gefunden. Das Latch-Up-Phänomen (im fol­ genden Verriegelungsphänomen) wird im folgenden unter Bezugnahme auf Fig. 37 beschrieben.
Fig. 37 ist eine äquivalente Schaltung bzw. ein Ersatzschaltbild eines IGBT. Unter Bezugnahme auf Fig. 37, ein bipolarer npn-Transistor Tr1 wird durch den Emitterbereich 3, den p-Basisbereich 2 und den n-Driftbereich 1 gebildet, und ein bipolarer pnp-Transistor Tr2 wird durch den p-Basisbereich 2, den n- Driftbereich 1 und den p-Kollektorbereich 10 gebildet.
Das Verriegelungsphänomen tritt dort auf wo es eine positive Rückkopplung zwischen dem parasitären bipolaren pnp-Transistor Tr1 und dem bipolaren pnp- Transitor Tr2 gibt, wenn der parasitäre bipolare npn-Transistor Tr1 angeschal­ tet ist. Wenn ein Lochstrom Ih von dem n-Driftbereich 1 zu dem p-Basisbereich 2 fließt, sind der n-Emitterbereich 3 und der p-Basisbereich 2 durch den Span­ nungsabfall, der durch ein Widerstandselement RB in dem Basisbereich 2 er­ zeugt wird, in einen in Vorwärtsrichtung vorgespannten Zustand gesetzt. Wenn der Spannungsabfall die eingebaute Spannung bzw. Kontaktspannung des bipolaren npn-Transistors (im allgemeinen ungefähr 0,7 V in dem Fall eines bipolaren npn-Transistors, der auf einem Siliziumwafer ausgebildet ist) überschreitet, werden Elektronen direkt von dem n-Emitterbereich 3 in den p- Basisbereich 2 injiziert, was in dem Verriegelungsphänomen resultiert. Wenn das Verriegelungsphänomen einmal aufgetreten ist, wird die Steuerung des Stromflusses durch die Vorrichtung (IGBT) mittels der Spannung, die an die Gatelelektrode angelegt ist bzw. wird, unmöglich, und die Vorrichtung kann zerstört werden. Darum muß das Verriegelungsphänomen vermieden werden.
Die vorliegende Erfindung ist zur Lösung der obigen beschriebenen Probleme gemacht. Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervor­ richtung und ein Verfahren zur Herstellung derselben anzugeben, bei der das Verriegelungsphänomen verhindert wird, die Spannung im AN-Zustand redu­ ziert ist, bzw. die Übergangszeit zum AUS-Zustand ebenfalls reduziert wird.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. ein Verfahren nach Anspruch 12 oder 13.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die Halbleitervorrichtung ist mit gegenüberliegenden ersten und zweiten Hauptoberflächen vorgesehen und steuert das Leiten/Abschneiden des Stromes, der zwischen der ersten und zweiten Hauptoberfläche fließt. Die Halbleiter­ vorrichtung nach einem Aspekt weist ein Halbleitersubstrat, das die erste und die zweite Hauptoberfläche aufweist, einen ersten Dotierungsbereich des ersten Leitungstyps (z. B. n-Typ), einen zweiten Dotierungsbereich eines zweiten Leitungstyps (z. B. p-Typ), einen dritten Dotierungsbereich des ersten Leitungstyps, einen Graben, eine Gateelektrode, ein Vorwärtsspannungsmittel und einen vierten Dotierungsbereich des zweiten Leitungstyps auf. Der erste Dotierungsbereich ist so ausgebildet, daß er sich von der ersten Hauptober­ fläche in das Halbleitersubstrat erstreckt. Der zweite Dotierungsbereich ist selektiv innerhalb des ersten Dotierungsbereiches ausgebildet. Der dritte Dotierungsbereich ist selektiv innerhalb des zweiten Dotierungsbereiches aus­ gebildet. Der Graben erstreckt sich von der ersten Hauptoberfläche in das Halbleitersubstrat in Kontakt mit sowohl dem zweiten als auch dem dritten Dotierungsbereich und hat seine Bodenoberfläche innerhalb des ersten Dotie­ rungsbereiches. Die Gateelektrode ist in dem Graben mit einer dazwischen an­ geordneten Gateisolierschicht ausgebildet. Das Vorwärtsspannungsmittel liefert eine Vorspannung in Vorwärtsrichtung des pn-Übergangs zwischen dem zwei­ ten und dem dritten Dotierungsbereich während des Leitens (AN-Zustand). Der vierte Dotierungsbereich ist so ausgebildet, daß er sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt.
Wie oben beschrieben worden ist, ist die Halbleitervorrichtung mit einem Vor­ wärtsspannungsmittel vorgesehen. Das Vorwärtsspannungsmittel macht es möglich, die Vorspannung an den pn-Übergang zwischen dem zweiten und dem dritten Dotierungsbereich während des Leitens anzulegen. Das Potential des zweiten Dotierungsbereiches kann derart erhöht werden, und des weiteren wird die Injektion von Elektronen von dem dritten Dotierungsbereich in den zweiten Dotierungsbereich möglich. Das höhere Potential des zweiten Dotierungsberei­ ches ermöglicht das erhöhte Potential des pn-Überganges zwischen dem ersten und dem zweiten Dotierungsbereich. Die Injektion von Löchern von dem ersten Dotierungsbereich in den zweiten Dotierungsbereich kann gefördert werden. Als ein Ergebnis kann die Speicherung von Ladungsträgern in dem ersten und dem zweiten Dotierungsbereich erhöht werden, was in der höheren Konzentra­ tion von Ladungsträgern in dem ersten und zweiten Dotierungsbereich resul­ tiert. Der Widerstand der Halbleitervorrichtung während des Leitens kann re­ duziert werden, und die AN-Zustandsspannung der Halbleitervorrichtung kann ebenfalls reduziert werden. Durch die Reduzierung der AN-Zustandsspannung kann der Anstieg der AN-Zustandsspannung effektiv unterdrückt werden, selbst falls ein Lochherausziehbereich 26 ausgebildet ist, wie in Fig. 36 gezeigt ist.
Bevorzugterweise ist die Spannung, die durch das Vorwärtsspannungsmittel an den pn-Übergang zwischen dem zweiten und dem dritten Dotierungsbereich angelegt wird, kleiner als die eingebaute Spannung bzw. Kontaktspannung des pn-Überganges. Die Verriegelung (Latch-Up) der Halbleitervorrichtung kann derart wirksam verhindert werden.
Auf der ersten Hauptoberfläche ist bevorzugterweise ein erste Elektroden­ schicht, die elektrisch mit dem zweiten Dotierungsbereich verbunden ist, aus­ gebildet, und eine zweite Elektrodenschicht, die mit dem dritten Dotierungsbe­ reich verbunden ist, ist vorgesehen. Das Vorwärtsspannungsmittel ist elektrisch mit der ersten und der zweiten Elektrodenschicht verbunden und kann eine Gleichstromleistungsquelle bzw. -spannungsquelle zum Halten des Potentials des zweiten Dotierungsbereiches relativ höher als das Potential des ersten Do­ tierungsbereiches sein. Auf der zweiten Hauptoberfläche ist eine dritte Elek­ trodenschicht, die elektrisch mit dem vierten Dotierungsbereich verbunden ist, ausgebildet. Durch Verwenden der Gleichstrom-Leistungsquelle als das Vor­ wärtsspannungsmittel kann die Vorspannung an den pn-Übergang zwischen dem zweiten und dem dritten Dotierungsbereich angelegt werden und die an den pn- Übergang zwischen dem zweiten und dem dritten Dotierungsbereich angelegte Spannung kann kleiner als die Kontaktspannung des pn-Überganges gehalten werden. Das Auftreten der Verriegelung kann dementsprechend verhindert werden und die Reduzierung der AN-Zustandsspannung kann ebenfalls realisiert werden.
Die zweite Elektrodenschicht wird bevorzugterweise mit einer Metallschicht gebildet, die in ohmschem Kontakt mit der Oberfläche des dritten Dotierungs­ bereiches ausgebildet ist, und die erste Elektrodenschicht wird bevorzugter­ weise durch eine Metallschicht gebildet, die in ohmschem Kontakt mit der Oberfläche des zweiten Dotierungsbereiches ausgebildet ist. Zwischen der er­ sten und der zweiten Elektrodenschicht ist bevorzugterweise eine Isolierschicht vorgesehen, die sich von der ersten Hauptoberfläche zu dem Bereich zwischen der ersten und der zweiten Elektrodenschicht erstreckt.
Die erste Elektrodenschicht, die elektrisch mit den zweiten und den dritten Dotierungsbereich verbunden ist, kann auf der ersten Hauptoberfläche vorge­ sehen sein. In diesem Fall kann das Vorspannungsmittel ein Spannungsabfall­ mittel aufweisen, das zwischen der ersten Elektrodenschicht und dem zweiten Dotierungsbereich angeordnet ist. Auf der zweiten Oberfläche ist die zweite Elektrodenschicht, die elektrisch mit dem vierten Dotierungsbereich verbunden ist, ausgebildet. Das Spannungsabfallmittel, das zwischen die erste Elektroden­ schicht und den zweiten Dotierungsbereich gesetzt ist, kann einen Spannungs­ abfall verursachen, so wie Strom durch das Spannungsabfallmittel während des Leitens der Halbleitervorrichtung läuft bzw. fließt. Als ein Ergebnis kann das Potential des zweiten Dotierungsbereichs höher als das Potential des dritten Dotierungsbereiches gemacht werden, und dann kann die Injektion von Elek­ tronen von dem dritten Dotierungsbereich in den zweiten Dotierungsbereich und die Injektion von den Löchern von dem vierten Dotierungsbereich in den zweiten Dotierungsbereich leicht ausgeführt werden. Die Reduzierung der AN- Zustandspannung der Halbleitervorrichtung kann dementsprechend realisiert werden.
Es ist zu bemerken, daß das Spannungsabfallmittel durch eine Widerstands­ schicht, die einen Widerstand aufweist, der höher als der Schichtwiderstand des zweiten Dotierungsbereiches ist, ausgebildet sein kann.
Das Spannungsabfallmittel kann durch einen Schottky-Übergang, der zwischen dem zweiten Dotierungsbereich und der ersten Elektrodenschicht ausgebildet ist, ausgebildet sein.
Eine Halbleitervorrichtung nach einem anderen Aspekt weist ein Halbleiter­ substrat, das die erste und die zweite Hauptoberfläche aufweist, einen ersten Dotierungsbereich des ersten Leitungstyps, einen zweiten Dotierungsbereich des zweiten Leitungstyps, einen dritten Dotierungsbereich des ersten Lei­ tungstyps, einen ersten, zweiten und dritten Graben, eine erste und zweite Gateelektrode, ein Vorwärtsspannungsmittel und einen vierten Dotierungs­ bereich des zweiten Leitungstyps auf. Der erste Dotierungsbereich ist so aus­ gebildet, daß er sich von der ersten Hauptoberfläche in das Halbleitersubstrat erstreckt. Der zweite Dotierungsbereich ist selektiv von der ersten Hauptober­ fläche in den ersten Dotierungsbereich ausgebildet. Der dritte Dotierungsbe­ reich ist selektiv von der ersten Hauptoberfläche in den zweiten Dotierungsbe­ reich ausgebildet. Der erste und der zweite Graben erstrecken sich von der ersten Hauptoberfläche in das Halbleitersubstrat in Kontakt mit sowohl dem zweiten als auch dem dritten Dotierungsbereich, haben ihre Bodenoberflächen innerhalb des ersten Dotierungsbereiches und sind auf beiden Seiten des dritten Dotierungsbereiches ausgebildet. Der dritte Graben ist dem ersten Graben gegenüberliegend mit dem zweiten Graben dazwischen, getrennt von dem zweiten Graben, ausgebildet, erstreckt sich von der ersten Hauptoberfläche in das Halbleitersubstrat und hat seine Bodenoberfläche innerhalb des ersten Dotierungsbereiches. Die erste Gateelektrode ist in dem ersten Graben mit einer ersten Gateisolierschicht, die dazwischen angeordnet ist, ausgebildet. Die zweite Gateelektrode ist so ausgebildet, daß sie sich von dem zweiten Graben über die erste Hauptoberfläche in den dritten Graben mit einer dazwischen an­ geordneten zweiten Gateisolierschicht erstreckt. Das Vorwärtsspannungsmittel liefert die Vorspannung in Vorwärtsrichtung des pn-Überganges zwischen dem zweiten und dem dritten Dotierungsbereich während des Leitens. Der vierte Dotierungsbereich ist so ausgebildet, daß er sich von der zweiten Hauptober­ fläche in das Halbleitersubstrat erstreckt.
Vergleichbar zu der Halbleitervorrichtung entsprechend des ersten Aspektes, die oben beschrieben wurde, ist die Halbleitervorrichtung entsprechend des anderen Aspektes ebenfalls mit dem Vorwärtsspannungsmittel vorgesehen, das die Reduzierung der AN-Zustandsspannung der Halbleitervorrichtung erlaubt. Die Halbleitervorrichtung des anderen Aspektes, die oben beschrieben wurde, ist des weiteren mit dem dritten Graben, der von dem zweiten Graben getrennt ist, vorgesehen, und die zweite Gateelektrode ist so vorgesehen, daß sie sich von dem zweiten Graben in den dritten Graben erstreckt. Während des Leitens können Elektronen von dem ersten Bereich, der zwischen dem zweiten und dem dritten Graben angeordnet ist, zugeführt werden, was in einer weiteren Redu­ zierung der AN-Zustandsspannung verglichen mit dem Fall des ersten Aspek­ tes, der oben beschrieben wurde, resultiert.
Bevorzugterweise ist die Spannung, die durch das Vorwärtsspannungsmittel an den pn-Übergang zwischen dem zweiten und dem dritten Dotierungsbereich angelegt wird, ebenfalls niedriger als die Kontaktspannung des pn-Überganges. Das Verriegelungsphänomen (Latch-Up-Phänonen) wird wirksam unterdrückt.
Auf der ersten Hauptoberfläche ist bevorzugterweise eine erste Elektroden­ schicht, die elektrisch mit dem zweiten Dotierungsbereich verbunden ist, aus­ gebildet und eine zweite Elektrodenschicht, die elektrisch mit dem dritten Dotierungsbereich verbunden ist, ist ausgebildet. In diesem Fall ist das Vorwärtsspannungsmittel bevorzugterweise mit der ersten und der zweiten Elek­ trodenschicht verbunden und weist eine Gleichstrom-Leistungsquelle zum Hal­ ten des Potentials des zweiten Dotierungsbereiches relativ höher als das Potential des ersten Dotierungsbereiches auf. Auf der zweiten Hauptoberfläche ist eine dritte Elektronenschicht, die elektrisch mit dem vierten Dotierungs­ bereich verbunden ist, vorgesehen.
Ein fünfter Dotierungsbereich des zweiten Leitungstyps zum Herausziehen von Löchern durch diesen kann in Kontakt mit dem dritten Graben, dem zweiten Graben mit dem dritten Graben dazwischen gegenüberliegend, vorgesehen sein. Der fünfte Dotierungsbereich erstreckt sich von der ersten Hauptoberfläche in den ersten Dotierungsbereich. Der fünfte Dotierungsbereich macht es möglich, Löcher während des Schaltbetriebes von dem AN-Zustand in den AUS-Zustand herauszuziehen. Der Leistungsverlust während des Schaltbetriebes kann derart reduziert werden.
Zusätzlich zu der Struktur des anderen Aspektes, der oben beschrieben wurde, können ein vierter Graben, eine dritte Gateelektrode, ein fünfter Dotierungs­ bereich des zweiten Leitungstyps und ein sechster Dotierungsbereich des ersten Leitungstyps weiterhin ausgebildet sein. Der vierte Graben ist dem zweiten Graben gegenüberliegend mit dem dritten Graben dazwischen ausgebildet, von dem dritten Graben getrennt, erstreckt sich von der ersten Hauptoberfläche in das Halbleitersubstrat und hat seine Bodenoberfläche in dem ersten Dotie­ rungsbereich. Die dritte Gateelektrode ist in dem vierten Graben mit einer dritten Gateisolierschicht dazwischen ausgebildet. Der fünfte Dotierungsbe­ reich ist in dem ersten Dotierungsbereich, der zwischen dem dritten und dem vierten Graben angeordnet ist, ausgebildet, in Kontakt mit sowohl dem dritten als auch dem vierten Graben und erreicht die erste Hauptoberfläche. Der sechste Dotierungsbereich ist selektiv innerhalb des fünften Dotierungsbe­ reiches so ausgebildet, daß er die erste Hauptoberfläche erreicht, und er ist in Kontakt mit dem dritten oder dem vierten Graben.
Zwischen dem zweiten und dem dritten Graben in dem anderen Aspekt, der oben beschrieben wurde, kann ein vierter Graben, der eine Bodenoberfläche in dem ersten Dotierungsbereich hat, so ausgebildet sein, daß er sich von der ersten Hauptoberfläche in das Halbleitersubstrat erstreckt. Bevorzugterweise erstrecken sich die zweite Gateisolierschicht und die zweite Gateelektrode in den vierten Graben. Die AN-Zustandsspannung kann weiter durch das Vor­ sehen des vierten Grabens reduziert werden.
Auf der ersten Hauptoberfläche kann bei dem anderen Aspekt eine erste Elek­ trodenschicht, die elektrisch mit dem zweiten und dem dritten Dotierungsbe­ reich verbunden ist, vorgesehen sein. In diesem Fall weist das Vorwärtsspan­ nungsmittel bevorzugterweise ein Spannungsabfallmittel auf, das zwischen dem zweiten Dotierungsbereich und der ersten Elektrodenschicht angeordnet ist. Auf der zweiten Hauptoberfläche ist eine zweite Elektrodenschicht, die elektrisch mit dem vierten Dotierungsbereich verbunden ist, vorgesehen. Das Spannungsabfallmittel ermöglicht eine Reduzierung der AN-Zustandsspannung der Halbleitervorrichtung.
Das Vorwärtsspannungsmittel kann eine Widerstandsschicht sein, die einen Widerstand aufweist, der höher als der Schichtwiderstand des zweiten Dotierungsbereiches ist.
Das Spannungsabfallmittel kann einen Schottky-Übergang aufweisen, der zwischen dem zweiten Dotierungsbereich und der ersten Elektrodenschicht ausgebildet ist.
Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung nach einem Aspekt wird ein Halbleitersubstrat, das die erste und die zweite Hauptober­ fläche aufweist, vorbereitet. Ein erster Dotierungsbereich des ersten Lei­ tungstyps wird so ausgebildet, daß er sich von der ersten Hauptoberfläche in das Halbleitersubstrat erstreckt. Ein zweiter Dotierungsbereich des zweiten Leitungstyps wird selektiv in dem ersten Dotierungsbereich so ausgebildet, daß er die erste Hauptoberfläche erreicht. Ein dritter Dotierungsbereich des ersten Leitungstyps wird selektiv in dem zweiten Dotierungsbereich so ausgebildet, daß er die erste Hauptoberfläche erreicht. Ein Graben wird in Kontakt mit dem zweiten und dem dritten Dotierungsbereich so ausgebildet, daß er sich von der ersten Hauptoberfläche in das Halbleitersubstrat erstreckt und seine Bodenoberfläche in dem ersten Dotierungsbereich aufweist. Eine Gateelektrode wird in dem Graben mit einer dazwischen angeordneten Gateisolierschicht aus­ gebildet. Eine erste Metallschicht wird auf der Oberfläche des dritten Dotie­ rungsbereiches ausgebildet. Die erste Metallschicht wird so gemustert, daß die Oberfläche des zweiten Dotierungsbereiches freigelegt wird. Eine Isolierschicht wird zum Bedecken der gemusterten ersten Metallschicht ausgebildet. Eine zweite Metallschicht wird auf der Isolierschicht und der Oberfläche des zwei­ ten Dotierungsbereichs ausgebildet. Ein vierter Dotierungsbereich des zweiten Leitungstyps wird so ausgebildet, daß er sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt. Eine dritte Metallschicht wird auf der Oberfläche des vierten Dotierungsbereiches ausgebildet. Eine Gleichstrom- Leistungsquelle-Vorrichtung, die elektrisch mit der ersten und der zweiten Metallschicht verbunden ist, wird vorgesehen.
Bei dem Verfahren nach dem einen Aspekt werden die erste und die zweite Metallschicht in getrennten Schritten ausgebildet und die Isolierschicht wird zwischen diesen vorgesehen. Die Gleichstrom-Leistungsquelle-Vorrichtung kann dann so vorgesehen werden, daß sie mit der ersten und der zweiten Metallschicht elektrisch verbunden ist. Dementsprechend kann eine Halbleiter­ vorrichtung erhalten werden, die eine Verhinderung der Verriegelung und eine Reduzierung der AN-Zustandsspannung erlaubt.
Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung nach dem ande­ ren Aspekt wird ein Halbleitersubstrat, das die erste und die zweite Haupt­ oberfläche aufweist, vorbereitet. Ein erster Dotierungsbereich des ersten Leitungstyps wird so ausgebildet, daß er sich von der ersten Hauptoberfläche in das Halbleitersubstrat erstreckt. Ein zweiter Dotierungsbereich des zweiten Leitungstyps wird selektiv in dem ersten Dotierungsbereich so ausgebildet, daß er die erste Hauptoberfläche erreicht. Ein dritter Dotierungsbereich des ersten Leitungstyps wird selektiv in dem zweiten Dotierungsbereich so ausgebildet, daß er die erste Hauptoberfläche erreicht. Ein Graben wird in Kontakt mit dem zweiten als auch dem dritten Dotierungsbereich so ausgebildet, daß er sich von der ersten Hauptoberfläche in das Halbleitersubstrat erstreckt und seine Bodenoberfläche in dem ersten Dotierungsbereich hat. Eine Gateelektrode wird in dem Graben mit einer dazwischen angeordneten Gateisolierschicht ausgebil­ det. An der Oberfläche des zweiten Dotierungsbereiches wird ein Spannungsab­ fallbereich, in dem ein Spannungsabfall auftritt, ausgebildet. Eine erste Metall­ schicht wird so ausgebildet, daß sie sich von der Oberfläche des dritten Dotie­ rungsbereiches auf die Oberfläche des Spannungsabfallbereiches erstreckt. Ein vierter Dotierungsbereich des zweiten Leitungstyps wird so ausgebildet, daß er sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt. Eine zweite Metallschicht wird auf der Oberfläche des vierten Dotierungsbereiches ausgebildet.
Wie oben beschrieben worden ist, wird bei dem Verfahren zur Herstellung einer Halbleitervorrichtung nach dem anderen Aspekt der Spannungsabfallbereich an der Oberfläche des zweiten Dotierungsbereiches vorgesehen. Der Spannungsab­ fallbereich kann durch eine Polysiliziumschicht, die Dotierstoff in niedriger Konzentration enthält, einen Schottky-Übergangsabschnitt oder ähnliches aus­ gebildet werden. Der Spannungsabfallbereich macht es möglich, die AN-Zu­ standsspannung der Halbleitervorrichtung zu reduzieren. Unterschiedlich von dem oben beschriebenen einen Aspekt kann der Verfahrensablauf der Herstel­ lung weiter vereinfacht werden, da getrennte Schritte der Ausbildung der ersten und der zweiten Metallschicht auf der ersten Hauptoberfläche nicht not­ wendig sind.
Weitere Merkmale und Zweckmäßigkeiten von Ausführungsformen der Erfin­ dung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen Querschnitt, der eine Halbleitervorrichtung entsprechend einer ersten Ausführungsform der Erfindung zeigt;
Fig. 2 eine perspektivische Ansicht, die ein Beispiel des Verfahrens zum Plazieren einer Gleichstromleistungsquellenvorrichtung in der ersten Ausführungsform zeigt;
Fig. 3 bis 7 Schnittansichten, die entsprechend den ersten bis fünften Schritt des Verfahrens zur Herstellung der Halbleitervorrichtung in der ersten Ausführungsform zeigen;
Fig. 8 eine Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einer zweiten Ausführungsform zeigt;
Fig. 9 bis 16 Querschnitte, die entsprechend den ersten bis achten Schritt des Verfahrensablaufs zur Herstellung der Halbleitervorrichtung in der zweiten Ausführungsform zeigen;
Fig. 17 eine Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einer Modifikation der zweiten Ausführungsform zeigt;
Fig. 18 einen Querschnitt, der eine Halbleitervorrichtung entsprechend einer dritten Ausführungsform der Erfindung zeigt;
Fig. 19 bis 21 Querschnitte, die entsprechend den ersten bis dritten Schritt des Verfahrensablaufes zur Herstellung einer Halbleitervorrichtung ent­ sprechend der dritten Ausführungsform zeigen;
Fig. 22 einen Querschnitt, der eine Halbleitervorrichtung entsprechend einer vierten Ausführungsform zeigt;
Fig. 23 bis 25 Querschnitte, die entsprechend den ersten bis dritten Schritt eines Verfahrensablaufs zur Herstellung einer Halbleitervorrichtung entsprechend der vierten Ausführungsform zeigen;
Fig. 26 einen Querschnitt, der eine Halbleitervorrichtung entsprechend einer fünften Ausführungsform zeigt;
Fig. 27 und 28 Querschnitte, die entsprechend den ersten und zweiten Schritt eines Verfahrensablaufs zur Herstellung einer Halbleitervorrichtung entsprechend der fünften Ausführungsform zeigen;
Fig. 29 eine Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einer sechsten Ausführungsform zeigt;
Fig. 30 bis 32 Querschnitte, die entsprechend den ersten bis dritten Ver­ fahrensablaufschritt der Herstellung einer Halbleitervorrichtung ent­ sprechend der sechsten Ausführungsform zeigen;
Fig. 33 einen Querschnitt, der ein Beispiel einer Halbleitervorrichtung zeigt;
Fig. 34 den elektrischen Strompfad in der in Fig. 33 gezeigten Halbleitervor­ richtung;
Fig. 35 einen Querschnitt, der eine Halbleitervorrichtung entsprechend der ersten verbesserten Modifikation zeigt;
Fig. 36 einen Querschnitt, der eine Halbleitervorrichtung entsprechend der zweiten verbesserten Modifikation zeigt; und
Fig. 37 ein Ersatzschaltbild einer Halbleitervorrichtung, die ein Verriegelungs­ phänomen zeigt.
Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die Fig. 1 bis 32 beschrieben.
1. Ausführungsform
Unter Bezugnahme auf die Fig. 1 bis 7 wird die erste Ausführungsform der vorliegenden Erfindung beschrieben. Fig. 1 ist eine Querschnittsansicht, die einen n-Kanal IGBT entsprechend der ersten Ausführungsform zeigt.
Unter Bezugnahme auf Fig. 1, ein n-Driftbereich 1 ist an der Seite einer ersten Hauptoberfläche 14a in einem Halbleitersubstrat 14 ausgebildet. Das Halb­ leitersubstrat 14 kann ein intrinsisches Halbleitersubstrat sein, oder es kann durch eine Mehrzahl von Halbleiterschichten ausgebildet sein. Ein p-Basis­ bereich 2 ist so ausgebildet, daß er sich von der ersten Hauptoberfläche 14a in den n-Driftbereich 1 erstreckt. Da der p-Basisbereich 2 selektiv an der Ober­ fläche des n-Driftbereiches 1 ausgebildet ist, kann ein gewisser Teil des n- Driftbereiches 1 die erste Hauptoberfläche 14a erreichen, aber der Bereich ist zur Erleichterung nicht gezeigt. Ein n-Emitterbereich 3 ist selektiv derart aus­ gebildet, daß er sich von der ersten Hauptoberfläche 14a in den p-Basisbereich 2 erstreckt. Ein p-Kollektorbereich 10 ist an der zweiten Hauptoberfläche 14b des Halbleitersubstrates 14 ausgebildet.
Der Graben 4 ist so ausgebildet, daß er sich von der ersten Hauptoberfläche 14a durch den n-Emitterbereich 3 und den p-Basisbereich 2 zu dem n-Driftbe­ reich 1 erstreckt. Der Abschnitt, in dem der p-Basisbereich 2 den Seitenwänden des Grabens 4 benachbart ist, ist ein Kanalausbildungsbereich 2a. Die Gate­ elektrode 6 ist in dem Graben 4 mit einer dazwischen angeordneten Gate­ isolierschicht 5 ausgebildet. Die Gateisolierschicht 5 ist aus einer Isolierschicht wie einer Siliziumoxidschicht ausgebildet, und die Gateelektrode 6 ist aus, z. B., mit Phosphor dotiertem Polysilizium ausgebildet. Die Isolierschicht 7 ist an der ersten Hauptoberfläche 14a zum Bedecken der Gateelektrode 6 ausge­ bildet. An bzw. in der Isolierschicht 7 sind Kontaktlöcher 7a und 7b, die einen Teil der Oberfläche des n-Emitterbereiches 3 freilegen, und ein Kontaktloch 7c, das einen Teil der Oberfläche des p-Basisbereiches 2 freilegt, vorgesehen.
Eine erste Metallelektrodenschicht 8a ist so ausgebildet, daß sie sich von den Kontaktlöchern 7a und 7b auf der Isolierschicht 7 erstreckt. Eine Zwischen­ schicht-Isolierschicht 13 ist zum Bedecken der ersten Metallelektrodenschicht 8a vorgesehen. Eine zweite Metallelektrodenschicht 8b ist so ausgebildet, daß sie sich von dem Kontaktloch 7c auf der Isolierschicht 7 und der Zwischen­ schicht-Isolierschicht 13 erstreckt. Die erste Metallelektrodenschicht 8a ist in ohmschem Kontakt mit dem n-Emitterbereich 3 und die zweite Metallelek­ trodenschicht 8b ist in ohmschem Kontakt mit dem p-Basisbereich 2. Auf der zweiten Hauptoberfläche 14b ist eine dritte Metallelektrodenschicht 11a in ohmschem Kontakt mit dem p-Kollektorbereich 10 ausgebildet.
In der oben beschriebenen Struktur wird eine Gleichstrom-Leistungsquelle- Vorrichtung 12 so vorgesehen, daß sie elektrisch mit der ersten und der zwei­ ten Metallelektrodenschicht 8a und 8b verbunden ist. Die positive Seite der Gleichstrom-Leistungsquellen-Vorrichtung 12 ist mit der zweiten Metallelek­ trodenschicht 8b verbunden, und die negative Seite derselben ist mit der ersten Metallelektrodenschicht 8a verbunden. Ein gewünschter Betrag einer Poten­ tialdifferenz (Spannungsdifferenz) wird zwischen dem n-Emitterbereich 3, der mit der ersten Metallelektrodenschicht 8a verbunden ist, und dem p-Basisbe­ reich 2, der mit der zweiten Metallelektrodenschicht 8b verbunden ist, erzeugt. Die Potentialdifferenz sollte nicht weniger als die eingebaute Spannung (Kontaktspannung) des pn-Übergangs zwischen dem n-Emitterbereich 3 und dem p-Basisbereich 2 sein. Dementsprechend kann die AN-Zustandsspannung des IGBT ohne Verursachung einer Verriegelung (Latch-Up) reduziert werden.
Unter Bezugnahme auf Fig. 2 wird ein spezifisches Verfahren zum Bereitstellen der Gleichstrom-Leistungsquellen-Vorrichtung 12 beschrieben.
Unter Bezugnahme auf Fig. 2, Metallelektrodenplatten 16, 17, 18, 19 und 20 werden auf einem isolierenden Substrat 15, das aus Keramik oder ähnlichem ausgebildet ist, plaziert. Die Metallelektrodenplatten 20 und 16 werden elek­ trisch verbunden und ein IGBT 21, der oben beschrieben worden ist, wird auf die bzw. mit der Metallelektrodenplatte 20 verbunden, wobei die dritte Metallelektrodenschicht 11a nach unten gerichtet ist. Die Metallelekroden­ platte 16 ist dann elektrisch mit der p-Kollektorschicht 10 des IGBT 21 ver­ bunden. Die Metallelektrodenplatte 17 wird elektrisch mit der Gateelektrode 6 des IGBT 21 durch einen Bonddraht 22 verbunden. Die Metallelektrodenplatte 18 wird elektrisch mit der ersten Metallelektrodenschicht 8a durch einen Bonddraht 22 verbunden. Die Metallelektrodenplatte 19 wird mit der zweiten Metallelektrodenschicht 8b durch einen Bonddraht 22 verbunden. Die Gleich­ strom-Leistungsquellen-Vorrichtung 12 wird auf dem isolierenden Substrat 15 derart plaziert, daß sie elektrisch mit den Metallelektrodenplatten 18 und 19 verbunden ist.
Nun wird unter Bezugnahme auf die Fig. 3 bis 7 ein Verfahren zur Herstellung des n-Kanal-IGBT, der in Fig. 1 gezeigt ist, beschrieben.
Unter Bezugnahme auf zuerst Fig. 3, ein p-Basisbereich 2 und ein n-Emitter­ bereich 3 werden in einem n-Driftbereich 1 durch Ionenimplantation und ther­ mische Diffusion ausgebildet. Wie in Fig. 4 gezeigt ist, wird ein Graben 4 durch anisotropes Ätzen der ersten Hauptoberfläche 14a derart ausgebildet, daß er den n-Emitterbereich 3 und den p-Basisbereich 2 durchdringt. Die Breite des Grabens 4 beträgt ungefähr 1,0 µm und die Tiefe desselben beträgt ungefähr 10,0 µm.
Als nächstes unter Bezugnahme auf Fig. 5, die innere Oberfläche des Grabens 4 und die ersten Hauptoberfläche 14a werden einer thermischen Oxidation unter­ zogen. Derart wird eine Siliziumoxidschicht auf der inneren Oberfläche des Grabens 4 und der ersten Hauptoberfläche 14a ausgebildet. Eine mit Phosphor dotierte Polysiliziumschicht wird zum Füllen des Grabens 4 unter Verwendung eines CVD(Chemische Dampfphasenabscheidung)-Verfahrens abgeschieden. Die mit Phosphor dotierte Polysiliziumschicht wird zum Liefern der Gateelektrode 6 gemustert. Bevorzugterweise wird die Gateelektrode 6 so ausgebildet, daß sie aus dem Graben 4 vorsteht. Die Gateisolierschicht 5 wird durch das Mustern der Siliziumoxidschicht gebildet.
Eine Isolierschicht 7 wird auf der ersten Hauptoberfläche 14a zum Bedecken der Gateelektrode 6 durch das CVD-Verfahren oder ähnliches ausgebildet. Die Isolierschicht 7 wird zum Bereitstellen der Kontaktlöcher 7a und 7b, die den n- Emitterbereich 3 teilweise freilegen, geätzt. Zu diesem Zeitpunkt kann an bzw. in der Isolierschicht 7 eine Öffnung zum Ausbilden einer leitenden Schicht (nicht gezeigt), die elektrisch mit der Gateelektrodenschicht 6 verbunden ist, ausgebildet werden. Eine erste Metallelektrodenschicht 8a wird so ausgebildet, daß sie sich von den Kontaktlöchern 7a und 7b (ausgehend) auf die Isolier­ schicht 7 erstreckt.
Als nächstes unter Bezugnahme auf Fig. 7, die erste Metallelektrodenschicht 8a wird in eine vorgeschriebene Gestalt gemustert und auf der gesamten Ober­ fläche wird eine Zwischenschicht-Isolierschicht 13 durch CVD oder ähnliches ausgebildet. Die Zwischenschicht-Isolierschicht 13 wird in eine vorgeschrie­ bene Gestalt gemustert und die Isolierschicht 7, die sich auf dem p-Basisbe­ reich 2 befindet, wird geätzt. Das Kontaktloch 7c wird derart vorgesehen. Eine zweite Metallelektrodenschicht 8b wird so ausgebildet, daß sie sich von dem Kontaktloch 7c (ausgehend) auf die Zwischenschicht-Isolierschicht 13 er­ streckt.
Der p-Kollektorbereich 10 wird danach in dem Halbleitersubstrat 14 an der zweiten Hauptoberfläche 14b ausgebildet, und die dritte Metallelektroden­ schicht 11a wird auf der zweiten Hauptoberfläche 14b in ohmschem Kontakt mit dem p-Kollektorbereich 10 ausgebildet. Die Gleichstrom-Leistungsquellen- Vorrichtung 12, die elektrisch mit der ersten und der zweiten Metallelek­ trodenschicht 8a und 8b verbunden ist, wird bereitgestellt. Der IGBT, der in Fig. 1 gezeigt ist, wird dementsprechend durch die oben beschriebenen Verfahrensablaufschritte bereitgestellt.
2. Ausführungsform
Als nächstes wird unter Bezugnahme auf die Fig. 8 bis 17 die zweite Ausfüh­ rungsform der vorliegenden Erfindung beschrieben. Fig. 8 zeigt einen Quer­ schnitt eines n-Kanal-IGBT entsprechend der zweiten Ausführungsform.
Unter Bezugnahme auf Fig. 8, Gräben 4a, 4b, 4c und 4d sind mit entsprechen­ den Abständen dazwischen ausgebildet. Eine Gateelektrode 6a ist in dem Gra­ ben 4a mit einer Gateisolierschicht 5a dazwischen ausgebildet. Eine Gateelek­ trode 6b ist so ausgebildet, daß sie sich von dem Graben 4b über die erste Hauptoberfläche 14a in den Graben 4c erstreckt, wobei eine Gateisolierschicht 5b dazwischen gesetzt ist. In dem Graben 4b ist eine Gateelektrode 6c mit einer dazwischen gesetzten Gateisolierschicht 5c ausgebildet. Ein p-Basisbe­ reich 2 ist zwischen den Gräben 4a und 4b ausgebildet, und n-Emitterbereiche 3 sind an der Oberfläche des p-Basisbereiches 2 mit einem Abstand dazwischen ausgebildet.
Ein n-Driftbereich 1 erstreckt sich zwischen den Gräben 4b und 4c und ein Lochherausziehbereich 26 vom p-Typ ist in ohmschem Kontakt mit einer zwei­ ten Metallelektrodenschicht 8b zwischen den Gräben 4c und 4d vorgesehen. Der Lochherausziehbereich 26 liefert einen Bereich, durch den Löcher während des Umschaltbetriebes des IGBT vom AN-Zustand in den AUS-Zustand heraus­ gezogen werden können. Löcher können wirksam während des Umschaltbetrie­ bes durch den Lochherausziehbereich 26 herausgezogen werden. Der Leistungsverlust während des Umschaltbetriebes kann derart reduziert werden. Es ist zu bemerken, daß die Gleichstrom-Leistungsquellen-Vorrichtung 12 die AN-Zustandsspannung am Ansteigen selbst dann hindert, falls der Lochheraus­ ziehbereich 26 vorgesehen ist. Die Spitzenkonzentration des Dotierstoffes vom p-Typ, der in dem Lochherausziehbereich 26 enthalten ist, ist bevorzugter Weise nicht weniger als 1 × 1016/cm3 und nicht mehr als 5 × 1021/cm3. Die Tiefe D des Lochherausziehbereiches 26 ist kleiner als diejenige der Gräben 4a bis 4d gemacht.
Wie in Fig. 8 gezeigt ist, ist die Gateelektrode 6b so vorgesehen, daß sie sich in die beiden Gräben 4b und 4c erstreckt, so daß Elektronen von den Bereich zwischen den Gräben 4b und 4c während des AN-Betriebs geliefert werden können. Dementsprechend kann die AN-Zustandsspannung verglichen mit der ersten Ausführungsform weiter reduziert werden. Es ist zu bemerken, daß die Verriegelung (Latch-Up) bei dieser Ausführungsform wie bei der ersten Aus­ führungsform verhindert werden kann.
Als nächstes wird unter Bezugnahme auf die Fig. 9 bis 16 ein Verfahren zum Herstellen des in Fig. 8 gezeigten IGBT beschrieben. Die Fig. 9 bis 16 sind Querschnittsansichten, die den ersten bis achten Schritt des Verfahrensablaufs zur Herstellung des in Fig. 8 gezeigten IGBTs zeigen.
Zuerst unter Bezugnahme auf Fig. 9, der p-Basisbereich 2 und die n-Emitterbe­ reiche 3 werden selektiv an der Oberfläche des n-Driftbereiches 1 durch Ionenimplantation und ein thermisches Diffusionsverfahren ausgebildet. Wie in Fig. 10 gezeigt ist, wird die erste Hauptoberfläche 14a anisotrop zum Erzeugen der Gräben 4a, 4b, 4c und 4d geätzt.
Als nächstes unter Bezugnahme auf Fig. 11, der Lochherausziehbereich 26 vom p-Typ wird an der Oberfläche des n-Driftbereiches 1, der zwischen den Gräben 4c und 4d angeordnet ist, durch Ionenimplantation und thermische Diffusion ausgebildet. Wie in Fig. 12 gezeigt ist, werden die inneren Oberflächen der Gräben 4a bis 4d und die erste Hauptoberfläche 14a einem thermischen Oxida­ tionsprozeß unterzogen, um eine Siliziumoxidschicht zu erzeugen, und die Siliziumoxidschicht wird in eine vorbestimmte Gestalt gemustert. Die Gateiso­ lierschichten 5a, 5b und 5c sind dann entsprechend ausgebildet. Eine mit Phos­ phor dotierte Polysiliziumschicht wird auf der ersten Hauptoberfläche 14a zum Füllen der Gräben 4a bis 4d durch ein CVD-Verfahren abgeschieden. Die Polysiliziumschicht wird zum Bereitstellen der Gateelektroden 6a, 6b und 6c in eine vorgeschriebene Gestalt gemustert.
Als nächstes wird die Isolierschicht 7 auf der ersten Hauptoberfläche 14a zum Bedecken der Gateelektroden 6a bis 6c ausgebildet. Die Isolierschicht 7 wird zum Erzeugen der Kontaktlöcher 7a, 7b, 7c und 7d geätzt. Eine Metallschicht wird auf der gesamten Oberfläche abgeschieden und dann in eine vorgeschrie­ bene Gestalt gemustert. Die erste Metallelektrodenschicht 8a, die derart vorge­ sehen wird, erstreckt sich von den Kontaktlöchern 7a, 7b auf die Isolierschicht 7, wie in Fig. 15 gezeigt ist.
Die Zwischenschicht-Isolierschicht 13 wird zum Bedecken der ersten Metall­ elektrodenschicht 8a ausgebildet, und dann wird eine Metallschicht auf der Zwischenschicht-Isolierschicht 13 abgeschieden. Die Metallschicht wird in eine vorgeschriebene Gestalt gemustert, um die zweite Metallelektrodenschicht 8b bereitzustellen. Die zweite Metallelektrodenschicht 8b ist in ohmschem Kontakt mit dem p-Basisbereich 2 und ebenso dem Lochherausziehbereich 26. Durch die Schritte, die ähnlich zu denjenigen bei der ersten Ausführungsform sind, wird der in Fig. 8 gezeigte IGBT vervollständigt.
Als nächstes wird unter Bezugnahme auf Fig. 17 eine Modifikation des IGBT der zweiten Ausführungsform, der in Fig. 8 gezeigt ist, beschrieben. Fig. 17 ist ein Querschnitt, der den IGBT in der Modifikation des IGBT entsprechend der zweiten Ausführungsform zeigt.
Unter Bezugnahme auf Fig. 17, unterschiedlich von dem IGBT aus Fig. 8 wer­ den ein p-Basisbereich 2 und n-Emitterbereiche 3 dort ausgebildet, wo bei dem IGBT aus Fig. 8 der Lochherausziehbereich 26 vorgesehen ist. Die übrige Struktur ist im wesentlichen ähnlich zu derjenigen des in Fig. 8 gezeigten IGBT.
Die AN-Zustandsspannung kann verglichen mit der in Fig. 8 gezeigten zweiten Ausführungsform weiter reduziert werden, da der p-Basisbereich 2 und der n- Emitterbereich 3 dort vorgesehen sind, wo der Lochherausziehbereich 26 aus­ gebildet ist bzw. war. Es ist zu bemerken, daß das Prinzip dieser Modifikation auf den IGBT entsprechend der vierten und der sechsten Ausführungsform, die im folgenden noch beschrieben werden, angewendet werden kann. Vergleich­ bare Wirkungen werden ebenfalls in diesen Ausführungsformen erhalten.
3. Ausführungsform
Als nächstes wird unter Bezugnahme auf die Fig. 18 bis 21 die dritte Ausfüh­ rungsform der vorliegenden Erfindung beschrieben. Fig. 18 ist ein Querschnitt, der einen IGBT entsprechend der dritten Ausführungsform zeigt.
Unter Bezugnahme auf Fig. 18, eine Widerstandsschicht 24 ist auf der. Ober­ fläche des p-Basisbereiches 2 bei der dritten Ausführungsform ausgebildet. Die Widerstandsschicht 24 ist, z. B., aus nicht-dotierten Polysilizium oder Polysili­ zium, das mit Phosphor in niedriger Konzentration dotiert ist, ausgebildet. Der Widerstand der Widerstandsschicht 24 ist bevorzugter Weise höher als der Schichtwiderstand des p-Basisbereiches 2. Die Metallelektrodenschicht 8 ist an der ersten Hauptoberfläche 14a zum Bedecken der Widerstandsschicht 24 aus­ gebildet. Die Metallelektrodenschicht 8 ist in ohmschem Kontakt mit dem n-Emitterbereich 3 und elektrisch mit dem p-Basisbereich 2 mit der dazwischen angeordneten Widerstandsschicht 24 verbunden. Die übrige Struktur ist im wesentlichen ähnlich zu derjenigen, die bei der ersten Ausführungsform gezeigt ist.
Die Widerstandsschicht 24 bringt das Potential des p-Basisbereiches 2 auf ein höheres Potential als dasjenige des n-Emitterbereiches 3 während des AN-Be­ triebes des IGBT. Dementsprechend kann eine Vorwärtsspannung an dem pn- Übergang zwischen dem p-Basisbereich 2 und dem n-Emitterbereich 3 angelegt werden. Die AN-Zustandsspannung des IGBT kann derart wie in dem Fall, der in der ersten Ausführungsform gezeigt wurde, reduziert werden.
Insbesondere, wenn der Strom, der eine Dichte von 100 A/cm2 aufweist, in der Zelle mit 5 µm × 5 µm fließt, z. B., kann die AN-Zustandsspannung um bis zu ungefähr 0,17 V durch Einstellen des Widerstands der Widerstandsschicht 24 auf ungefähr 2 × 103(Ω) bis 2 × 105(Ω) reduziert werden. Bevorzugterweise ist der Betrag des Spannungsabfalls, der durch die Widerstandsschicht 24 verursacht wird, niedriger als die eingebaute Spannung des pn-Übergangs zwischen dem p-Basisbereich 2 und dem n-Emitterbereich 3. Die Verriegelung (Latch-Up) kann derart verhindert werden.
Als nächstes wird unter Bezugnahme auf die Fig. 19 bis 21 ein Verfahren zur Herstellung des IGBT entsprechend der dritten Ausführungsform beschrieben. Die Fig. 19 bis 21 sind Querschnitte, die entsprechend den ersten bis dritten Schritt des charakteristischen Verfahrensablauf der Herstellung des IGBT ent­ sprechend der dritten Ausführungsform zeigen.
Unter Bezugnahme auf zuerst Fig. 19, die Struktur wird bis zu der Gateelek­ trode 6 durch Schritte, die ähnlich zu denjenigen der ersten Ausführungsform sind, vervollständigt. Als nächstes wird die Isolierschicht 7 durch dasselbe Verfahren wie bei der ersten Ausführungsform ausgebildet, und die Isolier­ schicht 7 wird in eine vorgeschriebene Form gemustert. Zu diesem Zeitpunkt wird die Isolierschicht 7 so gemustert, daß sie die gesamte Oberfläche des p- Basisbereiches 2, der zwischen den n-Emitterbereichen 3 angeordnet ist, frei­ gibt. Eine mit Phosphor dotierte Polysiliziumschicht wird auf der ersten Hauptoberfläche 14a durch ein CVD-Verfahren oder ähnliches abgeschieden, und die Polysiliziumschicht wird in eine vorgeschriebene Gestalt gemustert. Wie in Fig. 21 gezeigt ist, ist die Widerstandsschicht 24 so vorgesehen, daß sie sich von der Oberfläche des p-Basisbereiches 2 auf einen Teil der Oberfläche des n-Emitterbereiches 3 erstreckt.
Die Metallelektrodenschicht 8 wird zum Bedecken der Widerstandsschicht 24 und des n-Emitterbereiches 3 ausgebildet. Durch die Schritte, die ähnlich zu demjenigen bei der ersten Ausführungsform sind, wird der in Fig. 18 gezeigte IGBT vervollständigt.
4. Ausführungsform
Als nächstes wird unter Bezugnahme auf die Fig. 22 bis 25 die vierte Ausfüh­ rungsform der vorliegenden Erfindung beschrieben. Fig. 22 ist eine Quer­ schnittsansicht, die den IGBT der vierten Ausführungsform illustriert.
Unter Bezugnahme auf Fig. 22, die Prinzipien der zweiten und der dritten Ausführungsform, die oben beschrieben wurden, werden auf den IGBT entspre­ chend der vierten Ausführungsform angewandt. Insbesondere sind Gräben 4a, 4b, 4c und 4d entsprechend mit Zwischenräumen dazwischen ausgebildet, und die Gateisolierschicht 5b und die Gatelelektrode 6b sind derart vorgesehen, daß sie sich von dem Graben 4b in den Graben 4c erstrecken. Der p-Basisbe­ reich 2 ist zwischen den Gräben 4a und 4b ausgebildet, und der Lochheraus­ ziehbereich 26 ist zwischen den Gräben 4c und 4d vorgesehen. Die Wider­ standsschicht 24 ist auf der Oberfläche des p-Basisbereiches 2 abgeschieden, und eine Widerstandsschicht 24a ist außerdem auf der Oberfläche des Lochher­ ausziehbereiches 26 ausgebildet. Die Metallelektrodenschicht 8 ist zum Be­ decken der Widerstandsschichten 24 und 24a und des n-Emitterbereiches 3 ausgebildet. Die übrige Struktur ist im wesentlichen dieselbe wie diejenige ent­ sprechend der zweiten Ausführungsform. Es ist zu bemerken, daß die Wider­ standsschicht 24a vorgesehen sein kann oder nicht.
Die AN-Zustandsspannung des IGBT kann durch Vorsehen der Widerstands­ schicht 24 wie in dem Fall der dritten Ausführungsform reduziert werden. Der Lochherausziehbereich 26 macht es möglich, den Leistungsverlust während des Umschaltbetriebes zu reduzieren. Wie bei der zweiten Ausführungsform kann die AN-Zustandsspannung weiter reduziert werden, da sich die Gateelektrode 6b von dem Graben 4b in den Graben 4c erstreckt.
Als nächstes wird unter Bezugnahme auf die Fig. 23 bis 25 ein Verfahren zur Herstellung des IGBT entsprechend der vierten Ausführungsform beschrieben.
Unter Bezugnahme auf zuerst Fig. 23, die Struktur wird bis zu dem Gateelek­ troden 6a, 6b und 6c durch die Schritte, die ähnlich zu denjenigen der zweiten Ausführungsform sind, vervollständigt. Die Isolierschicht 7 wird zum Bedecken der Gateelektroden 6a, 6b und 6c ausgebildet, und die Isolierschicht 7 wird gemustert. Das Kontaktloch 7a, welches die Oberfläche des p-Basisbereiches 2 und einen Teil der Oberfläche des n-Emitterbereiches 3 freilegt, und das Kontaktloch 7b, welches teilweise die Oberfläche des Lochherausziehbereiches 26 freilegt, werden entsprechend ausgebildet bzw. vorgesehen.
Wie in Fig. 24 gezeigt ist, wird eine mit Phosphor dotierte Polysiliziumschicht auf der gesamten Oberfläche durch ein CVD-Verfahren oder ähnliches ausge­ bildet, und dann wird die Polysiliziumschicht in eine vorgeschriebene Gestalt gemustert. Die Widerstandsschicht 24 wird derart so vorgesehen, daß sie sich von der Oberfläche des p-Basisbereiches 2 auf einen Teil der Oberfläche des n- Emitterbereiches 3 erstreckt, und die Widerstandsschicht 24a wird außerdem auf einem Teil der Oberfläche des Lochherausziehbereiches 26 vorgesehen.
Als nächstes wird, unter Bezugnahme auf Fig. 25, die Metallelektrodenschicht 8 auf der ersten Hauptoberfläche 14a zum Bedecken der Widerstandschichten 24 und 24a ausgebildet. Der in Fig. 22 gezeigte IGBT wird durch die Schritte, die ähnlich zu denjenigen sind, die bei der zweiten Ausführungsform gezeigt sind, vervollständigt.
5. Ausführungsform
Unter Bezugnahme auf die Fig. 26 bis 28 wird eine fünfte Ausführungsform beschrieben. Fig. 26 ist ein Querschnitt, der den IGBT entsprechend der fünf­ ten Ausführungsform zeigt.
Unter Bezugnahme auf Fig. 26, ein Schottky-Übergangsbereich 25 ist an der Oberfläche des p-Basisbereiches 2 entsprechend dieser Ausführungsform aus­ gebildet. Der Schottky-Übergangsbereich 25 kann, z. B., durch Halten der Kon­ zentration des Dotierstoffes, der in den Bereich existiert, wo der p-Basisbe­ reich 2 in Kontakt mit der Metallelektrodenschicht 8 ist, auf einem niedrigen Niveau ausgebildet werden. Der n-Emitterbereich 3 enthält n-Typ Dotierstoff in hoher Konzentration (z. B. mindestens 1019/cm3), was einen ohmschen Kontakt mit der Metallelektrodenschicht 8 erlaubt, bzw. ermöglicht. Die niedrige Konzentration des p-Typ Dotierstoffes in dem Kontaktabschnitt zwischen dem p-Basisbereich 2 und der Metallelektrodenschicht 8 erzeugt eine Energiebar­ riere dort, wo die Metallelektrodenschicht 8 in Kontakt mit dem p-Basisbereich 2 ist. Dementsprechend kann ein Schottky-Übergang zwischen dem p-Basisbe­ reich 2 und der Metallelektrodenschicht 8 vorgesehen werden.
Die Metallelektrodenschicht 8 kann aus einem Material ausgebildet sein, bei dem die Höhe der Energiebarriere, die für den n-Typ Dotierungsbereich er­ zeugt wird, ausreichend niedriger als diejenige für den p-Typ Dotierungsbe­ reich ist. Durch die Verwendung eines solchen Materials kann die Höhe der Energiebarriere zwischen dem p-Basisbereich 2 und der Metallelekrodenschicht 8 höher als diejenige zwischen der Metallelektrodenschicht 8 und dem n-Emit­ terbereich 3 gemacht werden, wodurch der oben gezeigte Schottky-Übergangs­ bereich 25 bereitgestellt wird.
Das Material der Elektrode, das für den Emitterbereich 3 verwendet wird, kann unterschiedlich von demjenigen sein, daß für den p-Basisbereich 2 verwendet wird. Insbesondere werden bzw. können eine erste Metallelektrodenschicht 8a und eine zweite Metallelektrodenschicht 8b vorgesehen werden, wie es in Fig. 1 gezeigt ist, wobei unterschiedliche Arten von Material für die erste und die zweite Metallelektrodenschicht 8a und 8b verwendet werden. In diesem Fall wird als Material für die erste Metallelektrodenschicht 8a das Material ausge­ wählt, dessen Höhe der Energiebarriere, die für den n-Emitterbereich 3 erzeugt wird, so niedrig wie möglich ist. Als Material für die zweite Metallelektroden­ schicht 8b wird das Material verwendet, dessen Höhe der Energiebarriere, die zu dem p-Basisbereich 2 erzeugt wird, höher als diejenige der ersten Metall­ elektrodenschicht 8a ist. Der Schottky-Übergangsbereich 25 kann derart vorge­ sehen werden. Es ist zu bemerken, daß die oben beschriebenen Prinzipien ge­ eignet kombiniert werden können.
Der Schottky-Übergangsbereich 25 verursacht einen Spannungsabfall in sich selbst wie in dem Fall der dritten Ausführungsform, und die AN-Zustandsspannung des IGBT kann reduziert werden. Entsprechend der fünften Ausführungs­ form ist die Potentialdifferenz zwischen dem p-Basisbereich 2 und dem n- Emitterbereich 3, die durch den Schottky-Übergangsbereich 25 verursacht wird, kleiner als die eingebaute Spannung des pn-Übergangs zwischen dem p- Basisbereich 2 und dem n-Emitterbereich 3, wie es bei der dritten Ausführungs­ form beschrieben wurde. Die Verriegelung (Latch-Up) kann dementsprechend verhindert werden.
Als nächstes wird unter Bezugnahme auf die Fig. 27 und 28 das Herstellungs­ verfahren entsprechend der fünften Ausführungsform beschrieben, die Fig. 27 und 28 sind Querschnittsansichten, die den ersten und zweiten Schritt des Herstellungsverfahrensablaufs des IGBTs entsprechend der fünften Ausfüh­ rungsform illustrieren.
Unter Bezugnahme auf Fig. 27, die Struktur wird bis zu der Isolierschicht 7 durch die Schritte, die ähnlich zu denjenigen sind, die bei der dritten Ausfüh­ rungsform gezeigt wurden, vervollständigt. Wie in Fig. 28 gezeigt ist, wird der Schottky-Übergangsbereich 25 an der Oberfläche des p-Basisbereiches 2 vor­ gesehen. Der Schottky-Übergangsbereich 25 kann, z. B., durch Steuerung der Konzentration des p-Typ Dotierstoffes an der Oberfläche des p-Basisbereiches 2 derart, daß die niedrige Konzentration des p-Typ Dotierstoffes, der an der Oberfläche des p-Basisbereiches enthalten ist, erhalten bzw. beibehalten wird, ausgebildet werden. Insbesondere, die Menge des p-Typ Dotierstoffes, der für den Kontakt mit der Metallelektrodenschicht 8 dotiert wird, kann gesteuert werden, oder die Dotierung kann weggelassen werden.
Der in Fig. 26 gezeigte IGBT wird danach durch die Schritte, die ähnlich zu denjenigen entsprechend der dritten Ausführungsform sind, vervollständigt.
6. Ausführungsform
Als nächstes wird unter Bezugnahme auf die Fig. 29 bis 32 die sechstes Aus­ führungsform der vorliegenden Erfindung beschrieben. Fig. 29 ist ein Quer­ schnitt, der einen IGBT entsprechend der sechsten Ausführungsform illustriert.
Unter Bezugnahme auf Fig. 29, unterschiedlich von dem IGBT entsprechend der vierten Ausführungsform ist der Schottky-Übergangsbereich 25 an der Oberfläche des p-Basisbereiches 2 ausgebildet, und ein Schottky-Übergangsbe­ reich 25a ist außerdem an der Oberfläche des Lochherausziehbereiches 26 aus­ gebildet. Die übrige Struktur ist im wesentlichen ähnlich zu derjenigen, die bei der vierten Ausführungsform gezeigt ist. Die Wirkung ähnlich zu derjenigen der vierten Ausführungsform kann dementsprechend erhalten werden. Es ist zu bemerken, daß der Schottky-Übergangsbereich 25a vorgesehen sein kann oder nicht.
Als nächstes wird unter Bezugnahme auf die Fig. 30 bis 32 ein Verfahren zur Herstellung des IGBT entsprechend der sechsten Ausführungsform beschrieben. Die Fig. 30 bis 32 sind Querschnitte, die entsprechend den ersten bis dritten Schritt der Herstellung des IGBT entsprechend der sechsten Ausführungsform zeigen.
Unter Bezugnahme auf Fig. 30, die Struktur bis zu den Kontaktlöchern 7a und 7b wird durch die Schritte, die ähnlich zu denjenigen entsprechend der vierten Ausführungsform sind, geliefert. Unter Bezugnahme auf Fig. 31, die Schottky- Übergangsbereiche 25 und 25a werden entsprechend an den Oberflächen des p- Basisbereiches 2 und des Lochherausziehbereiches 26 ausgebildet. Diese Be­ reiche werden entsprechend desselben Verfahrens wie demjenigen entsprechend der fünften Ausführungsform ausgebildet. Wie in Fig. 32 gezeigt ist, wird die Metallelektrodenschicht 8 zum Bedecken der Schottky-Übergangsbereiche 25 und 25a ausgebildet. Der in Fig. 29 gezeigte IGBT wird durch die Schritte, die ähnlich zu denjenigen entsprechend der vierten Ausführungsform sind, vervoll­ ständigt.
Bei jeder oben gezeigten bzw. beschriebenen Ausführungsform wurde die Be­ schreibung für den Fall eines n-Kanal IGBT gegeben. Jedoch ist die Erfindung auch auf einen p-Kanal-IGBT anwendbar. Obwohl hier keine Darstellung oder Beschreibung dessen gegeben ist, können die Eigenschaften bzw. charakteristi­ schen Merkmale der entsprechenden Ausführungsformen kombiniert werden.
Entsprechend eines Aspektes der vorliegenden Erfindung, die oben beschrieben wurde, ist ein Vorwärtsspannungsmittel in der Halbleitervorrichtung derart vorgesehen, daß eine Vorwärtsspannung an dem pn-Übergang zwischen dem zweiten und dem dritten Dotierungsbereich während eines leitenden Zustands (AN-Zustand) angelegt werden kann. Elektronen können leicht von dem dritten Dotierungsbereich in den zweiten Dotierungsbereich während des leitenden Zustands injiziert werden, wodurch die AN-Zustandsspannung der Halbleiter­ vorrichtung reduziert wird. Zu diesem Zeitpunkt ist die Spannung, die durch das Vorwärtsspannungsmittel an dem pn-Übergang zwischen dem zweiten und dem dritten Dotierungsbereich angelegt ist, bevorzugterweise kleiner als die eingebaute Spannung des pn-Übergangs zwischen dem zweiten und dem dritten Dotierungsbereich. Eine Verriegelung (Latch-Up) kann derart wirksam verhin­ dert werden.
Bei der Halbleitervorrichtung entsprechend eines anderen Aspektes der vorlie­ genden Erfindung ist der zweite Dotierungsbereich zwischen dem ersten und dem zweiten Graben ausgebildet, und der dritte Graben ist um einen Abstand getrennt von dem zweiten Graben ausgebildet. Eine Gateelektrode ist so aus­ gebildet, daß sie sich von dem zweiten Graben in den dritten Graben erstreckt. Elektronen können außerdem von der Oberfläche des ersten Dotierungsberei­ ches, der zwischen dem zweiten und dem dritten Graben angeordnet ist, wäh­ rend des leitenden Zustandes zugeführt werden. Die AN-Zustandsspannung kann verglichen mit dem ersten Aspekt der Erfindung, der oben beschrieben wurde, weiter reduziert werden.
Bei dem Verfahren zur Herstellung der Halbleitervorrichtung entsprechend eines Aspektes der vorliegenden Erfindung werden die zweite Metallelektrodenschicht, die mit dem zweiten Dotierungsbereich verbunden ist, und die erste Metallelektrodenschicht, die mit dem dritten Dotierungsbereich verbunden ist, in getrennten Schritten ausgebildet, und sie sind voneinander isoliert. Eine Gleichstrom-Leistungsquellen-Vorrichtung, die elektrisch mit der ersten und der zweiten Metallelektrodenschicht verbunden ist, kann zwischen der ersten und der zweiten Metallelektrodenschicht vorgesehen werden. Dementsprechend wird eine Halbleitervorrichtung, bei der die AN-Zustandsspannung während des leitenden Zustandes reduziert werden kann, erhalten.
Bei dem Verfahren zur Herstellung der Halbleitervorrichtung entsprechend eines anderen Aspektes der Erfindung wird ein Spannungsabfallbereich an der Oberfläche des zweiten Dotierungsbereiches ausgebildet. Die erste Metall­ schicht wird so ausgebildet, daß sie sich auf dem Spannungsabfallbereich und dem dritten Dotierungsbereich erstreckt. Der Spannungsabfallbereich verur­ sacht einen Spannungabfall während des leitenden Zustandes, was das Anlegen einer Vorwärtsspannung an den pn-Übergang zwischen dem zweiten und dem dritten Dotierungsbereich erlaubt. Eine Halbleitervorrichtung, bei der die AN- Zustandsspannung reduziert werden kann, wird derart erhalten. Unterschiedlich von dem einen Aspekt der Erfindung, der oben beschrieben wurde, benötigt der andere Aspekt der Erfindung keine zwei Metallschichten auf der ersten Hauptoberfläche. Der Verfahrensablauf der Herstellung kann verglichen mit dem einen Aspekt der Erfindung weiter vereinfacht werden.
Obwohl Ausführungsformen der vorliegenden Erfindung im Detail beschrieben und illustriert wurden, ist klar zu verstehen, daß dasselbe nur zum Zwecke der Illustration und des Beispiels dient und nicht als Begrenzung verstanden wer­ den kann.

Claims (13)

1. Halbleitervorrichtung, die eine erste und eine zweite Hauptoberfläche (14a, 14b) aufweist, die einander gegenüberliegen, und die das Lei­ ten/Abschneiden eines Stromes, der zwischen der ersten und der zweiten Hauptoberfläche fließt, steuert, mit
einem Halbleitersubstrat (14), das die erste und die zweite Hauptoberfläche aufweist,
einem ersten Dotierungsbereich (1) eines ersten Leitungstyps, der sich von der ersten Hauptoberfläche (14a) in das Halbleitersubstrat (14) erstreckend aus­ gebildet ist,
einem zweiten Dotierungsbereich (2) eines zweiten Leitungstyps, der selektiv in dem ersten Dotierungsbereich (1) ausgebildet ist,
einem dritten Dotierungsbereich (3) des ersten Leitungstyps, der selektiv in dem zweiten Dotierungsbereich (2) ausgebildet ist,
einem ersten Graben (4), der sich von der ersten Hauptoberfläche (14a) in das Halbleitersubstrat (14) erstreckt, der den zweiten und den dritten Dotierungs­ bereich (2, 3) kontaktiert, und der seine Bodenoberfläche in dem ersten Dotie­ rungsbereich (1) hat,
einer ersten Gateelektrode (6, 6a), die in dem ersten Graben (4, 4a) mit einer dazwischen angeordneten ersten Gateisolierschicht (5, 5a) ausgebildet ist,
einem Vorwärtsspannungsmittel (12, 24, 25) zum Anlegen einer Vorwärtsspan­ nung an einem pn-Übergang zwischen dem zweiten und dem dritten Dotie­ rungsbereich (2, 3) während des Leitens, und
einem vierten Dotierungsbereich (10) des zweiten Leitungstyps, der sich von der zweiten Hauptoberfläche (14b) in das Halbleitersubstrat (14) erstreckend ausgebildet ist.
2. Halbleitervorrichtung nach Anspruch 1, die weiter den ersten und einen zweiten Graben (4a, 4b), die sich von der ersten Haupt­ oberfläche (14a) in das Halbleitersubstrat (14) erstrecken, den zweiten und den dritten Dotierungsbereich (2, 3) kontaktieren, ihre Bodenoberflächen in dem ersten Dotierungsbereich (1) haben und auf den beiden Seiten des dritten Dotierungsbereichs (3) ausgebildet sind,
einen dritten Graben (4c), der dem ersten Graben (4a) gegenüberliegend mit dem zweiten Graben (4b) dazwischen und um einen Abstand von dem zweiten Graben getrennt ausgebildet ist, sich von der ersten Hauptoberfläche (14a) in das Halbleitersubstrat (14) erstreckt und seine Bodenoberfläche in dem ersten Dotierungsbereich (1) hat, und
eine zweite Gateelektrode (6b), die mit einer zweiten dazwischen angeordneten Gateisolierschicht (5b) ausgebildet ist, und die sich von dem zweiten Graben (4b) über die erste Hauptoberfläche (14a) in den dritten Graben (4c) erstreckt, aufweist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der eine Spannung, die durch das Vorwärtsspannungsmittel an den pn-Übergang zwischen dem zweiten und dem dritten Dotierungsbereich (2, 3) angelegt wird, niedriger als die Kontaktspannung des pn-Überganges ist.
4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der
eine erste Elektrodenschicht (8b), die elektrisch mit dem zweiten Dotierungs­ bereich (2) verbunden ist, auf der ersten Hauptoberfläche (14a) ausgebildet ist,
eine zweite Elektrodenschicht (8a), die elektrisch mit dem dritten Dotierungs­ bereich (3) verbunden ist, auf der ersten Hauptoberfläche (14a) ausgebildet ist,
das Vorwärtsspannungsmittel eine Gleichstromleistungsquelle (12), die elek­ trisch mit der ersten und der zweiten Elektrodenschicht (8b, 8a) verbunden ist,
zum Halten eines Potentials des zweiten Dotierungsbereiches (2) relativ höher als das Potential des dritten Dotierungsbereiches (3) aufweist, und
eine dritte Elektrodenschicht (11a), die elektrisch mit dem vierten Dotierungs­ bereich (10) verbunden ist, auf der zweiten Hauptoberfläche (14b) ausgebildet ist.
5. Halbleitervorrichtung nach Anspruch 4, bei der
die zweite Elektrodenschicht (8a) durch eine Metallschicht, die so ausgebildet ist, daß sie in ohmschem Kontakt mit einer Oberfläche des dritten Dotierungs­ bereiches (3) ist, gebildet wird,
die erste Elektrodenschicht (8b) durch eine Metallschicht, die so ausgebildet ist, daß sie in ohmschem Kontakt mit einer Oberfläche des zweiten Dotierungs­ bereiches (2) ist, gebildet wird, und
eine Isolierschicht (13) zwischen der ersten und der zweiten Elektrodenschicht so ausgebildet ist, daß sie sich über der ersten Hauptoberfläche (14a) erstreckt.
6. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, bei der
ein fünfter Dotierungsbereich (26) des zweiten Leitungstyps zum Herausziehen von Löchern dem zweiten Graben (4b) gegenüberliegend mit dem dritten Graben (4c) dazwischen ausgebildet ist, der den dritten Graben (4c) kontak­ tiert, und
der fünfte Dotierungsbereich (26) sich von der ersten Hauptoberfläche (14a) in den ersten Dotierungsbereich (1) erstreckt.
7. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, die aufweist:
einen vierten Graben (4d), der dem zweiten Graben (4b) gegenüberliegend mit den dritten Graben (4c) dazwischen ausgebildet ist, von dem dritten Graben um einen Abstand getrennt ist, sich von der ersten Hauptoberfläche (14a) in das Halbleitersubstrat erstreckt, und seine Bodenoberfläche in dem ersten Dotie­ rungsbereich (1) hat,
eine dritte Gateelektrode (6c), die in dem vierten Graben (4d) mit einer dazwi­ schen angeordneten dritten Gateisolierschicht (5c) ausgebildet ist,
einen fünften Dotierungsbereich (2) des zweiten Leitungstyps, der in dem ersten Dotierungsbereich (1), der zwischen dem dritten und dem vierten Gra­ ben (4c, 4d) angeordnet ist, zum Erreichen der ersten Hauptoberfläche (14a) ausgebildet ist, der den dritten und den vierten Graben kontaktiert, und
einen sechsten Dotierungsbereich (3) des ersten Leitungstyps, der selektiv in dem fünften Dotierungsbereich (2) zum Erreichen der ersten Hauptoberfläche (14a) ausgebildet ist, der einen der dritten und vierten Gräben (4c, 4d) kon­ taktiert.
8. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, bei der
ein vierter Graben zwischen dem zweiten und dem dritten Graben (4b, 4d, 4c) ausgebildet ist, sich von der ersten Hauptoberfläche (14a) in das Halbleiter­ substrat erstreckt, und seine Bodenoberfläche in dem ersten Dotierungsbereich hat, und
die zweite Gateisolierschicht und die zweite Gateelektrode sich in den vierten Graben erstrecken.
9. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der
eine erste Elektrodenschicht (8), die elektrisch mit dem zweiten und dem drit­ ten Dotierungsbereich (2, 3) verbunden ist, auf der ersten Hauptoberfläche (14a) ausgebildet ist,
das Vorwärtsspannungsmittel ein Spannungsabfallmittel (24, 25) enthält, das zwischen dem zweiten Dotierungsbereich (2) und der ersten Elektrodenschicht (8) ausgebildet ist und einen elektrischen Spannungsabfall zwischen diesen erzeugt, und
eine zweite Elektrodenschicht (11), die elektrisch mit dem vierten Dotierungs­ bereich (10) verbunden ist, auf der zweiten Hauptoberfläche (14b) ausgebildet ist.
10. Halbleitervorrichtung nach Anspruch 9, bei der das Spannungsabfallmittel eine Widerstandsschicht (24) enthält, die einen Widerstand aufweist, der höher als der Flächenwiderstand des zweiten Dotie­ rungsbereiches (2) ist.
11. Halbleitervorrichtung nach Anspruch 9, bei der das Spannungsabfallmittel einen Schottky-Übergangsabschnitt (25), der zwi­ schen dem zweiten Dotierungsbereich (2) und der ersten Elektrodenschicht (8) ausgebildet ist, aufweist.
12. Verfahren zur Herstellung einer Halbleitervorrichtung, die eine erste und eine zweite Hauptoberfläche (14a, 14b), die einander gegenüberliegen, auf­ weist und das Leiten/Abschneiden eines Stromes, der zwischen der ersten und der zweiten Hauptoberfläche fließt, steuert, das die Schritte aufweist:
Vorbereiten eines Halbleitersubstrates (14), das die erste und die zweite Hauptoberfläche aufweist,
Ausbilden eines ersten Dotierungsbereiches (1) eines ersten Leitungtyps, der sich von der ersten Hauptoberfläche (14a) in das Halbleitersubstrat erstreckt, selektives Ausbilden eines zweiten Dotierungsbereiches (2) eines zweiten Leitungstyps in dem ersten Dotierungsbereich (1), der die erste Hauptoberflä­ che (14a) erreicht,
selektives Ausbilden eines dritten Dotierungsbereiches (3) des ersten Lei­ tungstyps in dem zweiten Dotierungsbereich (2), der die erste Hauptoberfläche (14a) erreicht,
Ausbilden eines Grabens (4), der sich von der ersten Hauptoberfläche (14a) in das Halbleitersubstrat erstreckt, den zweiten und den dritten Dotierungsbereich (2, 3) kontaktiert und seine Bodenoberfläche in dem ersten Dotierungsbereich (1) hat,
Ausbilden einer Gateelektrode (6) in dem Graben (4) mit einer dazwischen an­ geordneten Gateisolierschicht (5),
Ausbilden einer ersten Metallschicht (8a) auf einer Oberfläche des dritten Dotierungsbereiches (3),
Mustern der ersten Metallschicht (8a) zum Freilegen einer Oberfläche des zweiten Dotierungsbereiches (2),
Ausbilden einer Isolierschicht (13) zum Bedecken der gemusterten ersten Metallschicht (8a),
Ausbilden einer zweiten Metallschicht (8b) auf der Isolierschicht (13) und der Oberfläche des zweiten Dotierungsbereiches (2),
Ausbilden eines vierten Dotierungsbereiches (10) des zweiten Leitungstyps, der sich von der zweiten Hauptoberfläche (14b) in das Halbleitersubstrat erstreckt, Ausbilden einer dritten Metallschicht (11a) auf einer Oberfläche des vierten Dotierungsbereiches (10), und
Vorsehen einer Gleichstrom-Leistungsquelle-Vorrichtung (12), die elektrisch mit der ersten und der zweiten Metallschicht (8a, 8b) verbunden wird.
13. Verfahren zur Herstellung einer Halbleitervorrichtung, die eine erste und eine zweite Hauptoberfläche (14a, 14b), die einander gegenüberliegen, auf­ weist und das Leiten/Abschneiden eines Stromes, der zwischen der ersten und der zweiten Hauptoberfläche fließt, steuert, das die Schritte aufweist:
Vorbereiten eines Halbleitersubstrates (14), das die erste und die zweite Hauptoberfläche aufweist,
Ausbilden eines ersten Dotierungsbereiches (1) eines ersten Leitungtyps, der sich von der ersten Hauptoberfläche (14a) in das Halbleitersubstrat erstreckt, selektives Ausbilden eines zweiten Dotierungsbereiches (2) eines zweiten Lei­ tungstyps in dem ersten Dotierungsbereich (1), der die erste Hauptoberfläche (14a) erreicht,
selektives Ausbilden eines dritten Dotierungsbereiches (3) des ersten Lei­ tungstyps in dem zweiten Dotierungsbereich (2), der die erste Hauptoberfläche (14a) erreicht,
Ausbilden eines Grabens (4), der sich von der ersten Hauptoberfläche (14a) in das Halbleitersubstrat erstreckt, den zweiten und den dritten Dotierungsbereich (2, 3) kontaktiert und seine Bodenoberfläche in dem ersten Dotierungsbereich (1) hat,
Ausbilden einer Gateelektrode (6) in dem Graben (4) mit einer dazwischen an­ geordneten Gateisolierschicht (5),
Ausbilden eines Spannungsabfallbereichs (24, 25) an der Oberfläche des zweiten Dotierungsbereiches (2) zum Liefern eines elektrischen Spannungsab­ falls zwischen dem zweiten Dotierungsbereich (2) und einer auf dem Span­ nungsabfallbereich (24, 25) noch aufzubringenden Metallschicht,
Ausbilden einer ersten Metallschicht (8), die sich von einer Oberfläche des dritten Dotierungsbereiches (3) auf eine Oberfläche des Spannungsabfallsbe­ reiches (24, 25) erstreckt,
Ausbilden eines vierten Dotierungsbereiches (10) des zweiten Leitungstyps, der sich von der zweiten Hauptoberfläche (14b) in das Halbleitersubstrat erstreckt, und
Ausbilden einer zweiten Metallschicht (11) auf einer Oberfläche des vierten Dotierungsbereiches (10).
DE19722441A 1996-06-11 1997-05-28 IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung Expired - Fee Related DE19722441C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8149261A JPH09331062A (ja) 1996-06-11 1996-06-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19722441A1 DE19722441A1 (de) 1997-12-18
DE19722441C2 true DE19722441C2 (de) 2001-11-15

Family

ID=15471387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722441A Expired - Fee Related DE19722441C2 (de) 1996-06-11 1997-05-28 IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US5773851A (de)
JP (1) JPH09331062A (de)
KR (1) KR100227177B1 (de)
DE (1) DE19722441C2 (de)
FR (1) FR2750799B1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004548B4 (de) * 1999-02-05 2010-12-30 Fuji Electric Systems Co., Ltd. Trench-IGBT
DE102004064116B4 (de) * 2003-08-27 2011-03-03 Mitsubishi Denki K.K. Isolierschichttransistor mit eingebauter Diode und Inverterschaltung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335649A (ja) * 1997-05-27 1998-12-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE19727676A1 (de) * 1997-06-30 1999-01-07 Asea Brown Boveri MOS gesteuertes Leistungshalbleiterbauelement
US6576936B1 (en) 1998-02-27 2003-06-10 Abb (Schweiz) Ag Bipolar transistor with an insulated gate electrode
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
US6238981B1 (en) * 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
US6417554B1 (en) * 2000-04-27 2002-07-09 International Rectifier Corporation Latch free IGBT with schottky gate
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP5145665B2 (ja) * 2006-07-26 2013-02-20 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2009135224A (ja) * 2007-11-29 2009-06-18 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
EP4016638A1 (de) * 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Leistungshalbleiteranordnung mit isolierter trench-gate-elektrode
US11776955B2 (en) * 2021-04-15 2023-10-03 Renesas Electronics Corporation Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3820677A1 (de) * 1987-07-13 1989-01-26 Bbc Brown Boveri & Cie Feldeffektgesteuertes, bipolares leistungshalbleiter-bauelement und verfahren zu dessen herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961100A (en) * 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
US5554862A (en) * 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
JPH0793434A (ja) * 1993-09-24 1995-04-07 Toshiba Kansai Syst Kaihatsu Kk 公金処理システム
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3820677A1 (de) * 1987-07-13 1989-01-26 Bbc Brown Boveri & Cie Feldeffektgesteuertes, bipolares leistungshalbleiter-bauelement und verfahren zu dessen herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004548B4 (de) * 1999-02-05 2010-12-30 Fuji Electric Systems Co., Ltd. Trench-IGBT
DE102004064116B4 (de) * 2003-08-27 2011-03-03 Mitsubishi Denki K.K. Isolierschichttransistor mit eingebauter Diode und Inverterschaltung

Also Published As

Publication number Publication date
JPH09331062A (ja) 1997-12-22
FR2750799A1 (fr) 1998-01-09
KR100227177B1 (ko) 1999-10-15
US5773851A (en) 1998-06-30
DE19722441A1 (de) 1997-12-18
FR2750799B1 (fr) 1999-08-13
KR980006243A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE69633310T2 (de) PIN-Diode mit isoliertem Gate.
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE69629069T2 (de) Bipolare Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE4319071C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE4001390C2 (de) Halbleitereinrichtung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102005052731A1 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE19507146C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005012217A1 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE4326052A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69434562T2 (de) Spannungsgesteuerter Thyristor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee