FR2750799A1 - Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif - Google Patents
Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif Download PDFInfo
- Publication number
- FR2750799A1 FR2750799A1 FR9707160A FR9707160A FR2750799A1 FR 2750799 A1 FR2750799 A1 FR 2750799A1 FR 9707160 A FR9707160 A FR 9707160A FR 9707160 A FR9707160 A FR 9707160A FR 2750799 A1 FR2750799 A1 FR 2750799A1
- Authority
- FR
- France
- Prior art keywords
- region
- impurity region
- impurity
- layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000002184 metal Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000009413 insulation Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims description 180
- 238000000034 method Methods 0.000 claims description 36
- 230000010287 polarization Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 185
- 230000008569 process Effects 0.000 description 31
- 238000000605 extraction Methods 0.000 description 21
- 230000007704 transition Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 210000000695 crystalline len Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
Un transistor bipolaire à grille isolée comprend une région de dérive n (1), une région de base p (2) et une région d'émetteur n (3) formées dans un substrat semi-conducteur (14). Une tranchée (4) est formée de façon à être en contact avec la région d'émetteur n (3) et la région de base p (2), et une électrode de grille (6) est formée dans la tranchée (4) avec interposition d'une couche d'isolation de grille (5). Une première couche d'électrode en métal (8a) est connectée à la région d'émetteur n et une seconde couche d'électrode en métal (8b) est connectée à la région de base p. Une source d'énergie à courant continu (12) est connectée aux première et seconde couches d'électrode en métal (8a, 8b). Cette structure permet de réduire la chute de tension du dispositif à l'état passant.
Description
DISPOSITIF A SEMICONDUCTEURS EMPECHANT
LE DEVERROUILLAGE ET PROCEDE DE FABRICATION
DE CE DISPOSITIF
La présente invention concerne un dispositif à semiconducteurs et un procédé de fabrication de celui-ci, et elle concerne plus particulièrement un transistor bipolaire à grille isolée (que l'on appelle ci- après "IGBT" pour "Insulated Gate Bipolar Transistor") de type vertical, ayant
une structure de grille en tranchée.
De façon générale, on utilise un IGBT à titre d'élément pour
commander un moteur ou pour la commutation dans un onduleur ou au-
tre. L'IGBT est un élément à attaque en tension qui possède à la fois les
propriétés d'une faible chute de tension à l'état conducteur d'un transis-
tor bipolaire, et de commutation rapide d'un transistor à effet de champ
MOS, qui est caractérisé par le fait que la dissipation de puissance d'at-
taque et les pertes de commutation pour le passage à l'état conduc-
teur/bloqué sont faibles. A la différence de l'IGBT ayant une structure de grille plane, I'IGBT comportant la structure de grille en tranchée permet
une diminution de la chute de tension à l'état conducteur par la micro-
miniaturisation du transistor à effet de champ MOS qui est formé sur la surface d'une puce, et par l'amélioration de son intégrité. Il devient donc
largement utilisé.
On va maintenant décrire un IGBT à canal n vertical classique, ayant une structure de grille en tranchée. La figure 33 est une coupe de
l'IGBT à canal n vertical classique ayant une structure de grille en tran-
chée.
En se référant à la figure 33, on note qu'une région de dérive
de type n, 1, est formée sur une surface principale 14a d'un substrat se-
miconducteur 14 intrinsèque ou d'un premier type de conductivité. Une région de base de type p, 2, est formée sélectivement sur la surface de la région de dérive de type n, 1. Une région d'émetteur de type n, 3, est
formée sélectivement sur la surface de la région de base de type p, 2.
Une tranchée 4 est formée de façon à s'étendre à partir de la première surface principale 14a du substrat semiconducteur 14 jusqu'à la région de dérive de type n 1. La tranchée 4 est formée de façon à pénétrer dans la région d'émetteur de type n, 3, et dans la région de base de type p, 2,
dans la direction de profondeur du substrat semiconducteur 14.
Une électrode de grille 6 est formée dans la tranchée 4 avec interposition d'une couche d'isolation de grille 5. La partie dans laquelle
la région de base de type p, 2, est adjacente à la tranchée 4, est une ré-
gion de formation de canal 2a. Une couche isolante 7 est formée sur la première surface principale 14a du substrat semiconducteur 14, de façon
à recouvrir l'électrode de grille 6. Des trous de contact 7a et 7b sont res-
pectivement formés dans la couche isolante 7. Une couche d'électrode métallique 8 est formée de façon à s'étendre à partir des trous de contact
7a et 7b jusque sur la couche isolante 7. La couche d'électrode métalli-
que 8 est en contact ohmique avec la région de base de type p, 2, et
avec la région d'émetteur de type n, 3, et cette couche d'électrode métal-
lique 8 court-circuite la région de base de type p, 2, et la région d'émet-
teur de type n, 3.
D'autre part, une région de collecteur de type p, 10, est formée
sur une seconde surface principale 14b du substrat semiconducteur 14.
Une couche d'électrode métallique 11 est formée en contact ohmique
avec la surface de la région de collecteur de type p, 10.
On va présenter une description du principe de fonctionnement
de l'IGBT à canal n vertical classique ayant la structure décrite cidessus.
On décrira le fonctionnement en le divisant en quatre processus, à savoir une transition de l'état bloqué (non conducteur) à l'état passant (conducteur), un état passant stable, une transition de l'état passant à
l'état bloqué, et un état bloqué.
(1) Transition de l'état bloqué à l'état passant Pour faire passer l'IGBT de l'état bloqué à l'état passant, on applique une tension positive à la couche d'électrode métallique 11 qui est connectée à la région de collecteur de type p, 10, on met à la masse
la couche d'électrode métallique 8 qui est connectée à la région d'émet-
teur de type n, 3, et on applique une tension positive à l'électrode de grille 6. Un canal n est ainsi formé dans la région de formation de canal 2a. Des électrons sont injectés dans la région de dérive de type n, 1, à partir de la région d'émetteur de type n, 3, par l'intermédiaire du canal n.
Ces électrons circulent vers la région de collecteur de type p, 10. Lors-
que ces électrons atteignent la région de collecteur de type p, 10, des trous sont injectés dans la région de dérive de type n, 11, à partir de la région de collecteur de type p, 10. Ces trous se déplacent vers la région d'émetteur n, 3, au potentiel de la masse, et ils atteignent la partie dans
laquelle le canal n est en contact avec la région de dérive n, 1. Ce pro-
cessus est appelé un processus de stockage, et le temps nécessaire pour ce processus est appelé le temps de retard au déblocage. La dissipation
de puissance pendant ce processus est extrêmement faible et négligea-
ble.
Après que des électrons et des trous ont été suffisamment ac-
cumulés de la manière décrite ci-dessus, une paire électron-trou produit
un état à faible résistance que l'on appelle une modulation de conducti-
vité. L'opération de déblocage est alors terminée. Ce processus est ap-
pelé un processus de montée, et le temps nécessaire pour le processus est appelé temps de montée. La dissipation de puissance pendant ce
processus est relativement grande.
(2) Etat passant L'état stable après l'achèvement de l'opération de déblocage est appelé état passant, et la tension lorsqu'il circule un courant de 100 A/cm2 est appelée tension à l'état passant. La dissipation de puissance
pendant cet état passant est appelée dissipation à l'état passant ou dis-
sipation en régime permanent, et elle est représentée par le produit de la chute de tension directe que produit un élément résistif, et du courant à I'état passant. La dissipation de puissance pendant cet état passant est
généralement notablement élevée.
En se référant ensuite à la figure 34, on va décrire l'élément résistif pendant l'état passant. La résistance pendant l'état passant est
déterminée par la somme de la valeur de chaque élément résistif se trou-
vant entre les couches d'électrodes métalliques 8 et 11. La résistance R
pendant l'état passant est représentée de façon spécifique par l'expres-
sion suivante: R = Rcn + Rn + Rch + Ra + Rd + Rdiode + Rs + Rcp Dans l'expression ci-dessus, Rcn désigne la résistance de contact entre la région d'émetteur n, 3, et la couche d'électrode métalli- que 8, Rn désigne la résistance de la région d'émetteur n, 3, Rch désigne
la résistance du canal n, Ra désigne la résistance de la couche d'accu-
mulation, Rd désigne la résistance de la région de dérive n, 1, Rdiode
représente la chute de tension directe de la diode entre la région de col-
lecteur 10 et la région de dérive n, 1, Rs représente la résistance de la région de collecteur p, et Rcp représente la résistance de contact entre la région de collecteur p, 10, et la couche d'électrode métallique 11. Les
symboles Ic, Ih et le qui sont représentés sur la figure 34 désignent res-
pectivement le courant de collecteur de l'IGBT, le courant de trous et le
courant d'électrons.
(3) Transition de l'état passant à l'état bloqué
Pour la commutation de l'état passant à l'état bloqué, une ten-
sion inférieure à la tension de seuil du transistor MOS le long de la tran-
chée 4 est appliquée à l'électrode de grille 6. Sous l'effet de l'application d'une telle tension à l'électrode de grille 6, le canal n qui est formé dans la paroi latérale 2a de la tranchée disparaît. La fourniture d'électrons à la
région de dérive n, 1, à partir de la région d'émetteur n, 3, est ainsi ar-
rêtée. Ce processus est appelé un processus de stockage, et le temps nécessaire pour le processus est appelé le temps de retard ou le temps de retard au blocage. La dissipation de puissance pendant ce processus
est extrêmement faible et négligeable.
Après I'arrêt de la fourniture d'électrons, la concentration d'électrons diminue progressivement dans la région adjacente à la région d'émetteur n, 3. Le nombre de trous qui sont injectés dans la région de dérive n, 1, pour maintenir la condition de neutralité électrique commence également à diminuer. Une couche de désertion commence alors à se
développer à l'interface entre la région de base p, 2, et la région de dé-
rive n, 1. La couche de désertion se développe jusqu'à une épaisseur correspondant à la valeur de la tension qui est appliquée aux couches
d'électrodes métalliques 8 et 11. La dissipation correspondante est nota-
blement élevée, comme la dissipation de puissance pendant l'état pas-
sant décrit ci-dessus.
Après que la couche de désertion s'est suffisamment dévelop- pée à l'interface entre la région de base p, 2, et la région de dérive n, 1, les trous qui se trouvent à l'extérieur de la région désertée atteignent la couche d'électrode métallique 8 à travers la région désertée et la région de base p, 2. Le processus de blocage est alors achevé. Ce processus est appelé processus de queue, et le temps nécessaire pour le processus
est appelé temps de queue. La dissipation de puissance pendant ce pro-
cessus est appelée dissipation de queue. La dissipation de puissance
pendant ce processus est notablement élevée.
(4) Etat bloqué L'état de régime permanent après l'achèvement du processus de blocage décrit ci-dessus est appelé l'état bloqué. La dissipation de
puissance dans cet état est généralement très faible et négligeable.
Comme décrit ci-dessus, chaque processus de I'IGBT à tran-
chée classique présente une dissipation de puissance. Il est préférable
de pouvoir réduire n'importe lesquelles de ces dissipation de processus.
La figure 35 montre une première modification d'amélioration d'un IGBT
capable de réduire la dissipation de puissance pendant l'état passant.
En se référant à la figure 35, on note que, conformément à la première forme modifiée améliorée, un ensemble de tranchées 4a, 4b, 4c et 4d sont formées dans la première surface principale 14a du substrat semiconducteur 14, et des régions de base p, 2, sont respectivement
formées entre les tranchées 4a et 4b, et entre les tranchées 4c et 4d.
Des régions d'émetteur n, 3, sont formées de façon mutuellement espa-
cée sur la surface de la région de base p, 2. Une couche d'isolation de grille 5b et une électrode de grille 6b sont formées de façon à s'étendre à partir de la tranchée 4b jusqu'à la tranchée 4c, et des couches d'isolation de grille 5c et 5a et des électrodes de grille 6c et 6a sont respectivement
formées dans les tranchées 4d et 4a. A l'exception de ce qui est décrit ci-
dessus, la structure est presque similaire à celle de l'IGBT classique qui
est représenté sur la figure 33.
L'IGBT représenté sur la figure 35 permet la fourniture d'élec-
trons a la région qui se trouve entre les tranchées 4b et 4c pendant l'état
passant. En d'autres termes, la région qui fournit des électrons est dé-
veloppée en comparaison avec la région qui est représentée sur la figure 33. Les électrons peuvent être fournis efficacement pendant l'état pas-
sant, et la résistance à l'état passant peut être réduite de façon corres-
pondante. Il en résulte qu'il est possible de réduire la tension à l'état passant, et également de réduire la perte de puissance pendant l'état passant.
Cependant, la première forme modifiée améliorée qui est dé-
crite ci-dessus présente un problème qui consiste en un plus long temps de transition vers l'état bloqué. La raison en est la suivante. Pendant la transition vers l'état bloqué, des trous atteignent la couche d'électrode
métallique 8 en traversant la région de base p, 2. Dans la première amé-
lioration qui est représentée sur la figure 35, la région à travers laquelle des trous peuvent être extraits est réduite. Le temps de transition vers l'état bloqué pourrait alors devenir plus long que celui de i'IGBT qui est
représenté sur la figure 33. La seconde forme modifiée améliorée, repré-
sentée sur la figure 36, est proposée dans le but de raccourcir le temps
de transition vers l'état bloqué.
Conformément à la seconde forme modifiée améliorée qui est représentée sur la figure 36, une région d'extraction de trous, 26, de type p, est formée entre les tranchées 4c et 4d. Le reste de la structure est presque similaire à la première forme améliorée qui est représentée sur
la figure 35.
Des trous peuvent être extraits plus efficacement que dans la première forme améliorée, par l'existence de la région d'extraction de trous 26, ce qui entraîne une réduction du temps de transition vers l'état bloqué. Cependant, la région qui fournit des électrons pendant l'état passant dans la seconde forme améliorée est plus petite que la région
correspondante dans la première forme améliorée, à cause de la pré-
sence de la région d'extraction de trous 26. La résistance à l'état passant
devient donc plus élevé que dans la première forme améliorée, et la ten-
sion à l'état passant devient également plus élevée.
De façon générale, I'IGBT présente en outre un problème de déverrouillage, en plus des problèmes décrits ci-dessus. Le problème de déverrouillage se manifeste dans la seconde forme améliorée, ainsi que dans l'exemple classique qui est représenté sur la figure 3 et dans la première forme améliorée de la figure 35. On décrira ci-après le phéno-
mène de déverrouillage en se référant à la figure 37.
La figure 37 est un circuit équivalent d'un IGBT. En se référant à la figure 37, on note qu'un transistor bipolaire npn Trl est constitué par une région d'émetteur 3, une région de base p, 2, et une région de dérive n, 1, et un transistor bipolaire pnp Tr2 est constitué par une région de
base p, 2, une région de dérive n, 1, et une région de collecteur p, 10.
Le phénomène de déverrouillage, encore appelé "latch-up", se produit lorsqu'il y a une réaction positive entre le transistor bipolaire npn parasite Trl et le transistor bipolaire pnp Tr2, au moment o le transistor
bipolaire npn parasite Trl est passant. Lorsqu'un courant de trous Ih cir-
cule à partir de la région de dérive n, 1, vers la région de base p, 2, la région d'émetteur n, 3, et la région de base p, 2, sont placées dans un état polarisé en direct par la chute de tension qui est produite par un
élément résistif RB dans la région de base p, 2. Lorsque la chute de ten-
sion dépasse la tension de seuil interne du transistor bipolaire npn (généralement d'environ 0,7 V dans le cas d'un transistor bipolaire npn
formé sur une tranche de silicium), des électrons sont directement injec-
tés de la région d'émetteur n, 3, vers la région de base p, 2, ce qui occa-
sionne le phénomène de déverrouillage. Une fois que le phénomène de déverrouillage se produit, il devient impossible de commander le courant qui circule à travers le dispositif (IGBT) au moyen de la tension appliquée
à l'électrode de grille, et le dispositif pourrait être détruit. Il est donc né-
cessaire d'éviter le phénomène de déverrouillage.
La présente invention vise à résoudre les problèmes décrits ci-
dessus. Un but de la présente invention est de procurer un dispositif à semiconducteurs et un procédé de fabrication de celui-ci dans lesquels le phénomène de déverrouillage est évité, la tension à l'état passant est
réduite et le temps de transition vers l'état bloqué est également réduit.
Un dispositif à semiconducteurs conforme à l'invention com-
porte des première et seconde surfaces principales opposées et il com-
mande la conduction/blocage du courant qui circule entre les première et seconde surfaces principales. Le dispositif à semiconducteurs conforme à un aspect de la présente invention comprend un substrat semiconducteur ayant des première et seconde surfaces principales, une première région d'impureté d'un premier type de conductivité (par exemple le type n), une seconde région d'impureté d'un second type de conductivité (par exemple
le type p), une troisième région d'impureté du premier type de conducti-
vité, une tranchée, une électrode de grille, des moyens de polarisation en
sens direct, et une quatrième région d'impureté du second type de con-
ductivité. La première région d'impureté est formée de façon à s'étendre
à partir de la première surface principale jusque dans le substrat semi-
conducteur. La seconde région d'impureté est formée sélectivement à
l'intérieur de la première région d'impureté. La troisième région d'impu-
reté est formée sélectivement à l'intérieur de la seconde région d'impu-
reté. La tranchée s'étend à partir de la première surface principale jusque dans le substrat semiconducteur, en étant en contact à la fois avec les seconde et troisième régions d'impureté, et sa surface inférieure se trouve à l'intérieur de la première région d'impureté. L'électrode de grille est formée dans la tranchée, avec interposition d'une couche d'isolation
de grille. Les moyens de polarisation en sens direct appliquent une pola-
risation en sens direct à la jonction pn entre les seconde et troisième ré-
gions d'impureté pendant la conduction (état passant). La quatrième ré-
gion d'impureté est formée de façon à s'étendre à partir de la seconde
surface principale jusque dans le substrat semiconducteur.
Comme indiqué, le dispositif à semiconducteurs conforme à un aspect de la présente invention comporte des moyens de polarisation en
sens direct. Les moyens de polarisation en sens direct permettent d'ap-
pliquer la polarisation en sens direct à la jonction pn entre les seconde et troisième régions d'impureté pendant la conduction. Le potentiel de la
seconde région d'impureté peut ainsi être augmenté, et en outre l'injec-
tion d'électrons vers la seconde région d'impureté, à partir de la troisième région d'impureté, devient possible. Le potentiel plus élevé de la seconde région d'impureté permet d'obtenir le potentiel accru de la jonction pn
entre les première et seconde régions d'impureté. Il est possible de favo-
riser l'injection des trous vers la seconde région d'impureté à partir de la première région d'impureté. Il en résulte que le stockage de porteurs dans les première et seconde régions d'impureté peut être augmenté, ce
qui entraîne une concentration plus élevée des porteurs dans les pre-
mière et seconde régions d'impureté. La résistance du dispositif à semi-
conducteurs pendant la conduction peut être réduite, et la tension à l'état passant du dispositif à semiconducteurs peut également être réduite. Du
fait de la réduction de la tension à l'état passant, il est possible d'empê-
cher effectivement l'augmentation de la tension à l'état passant même si la région d'extraction de trous 26 est formée comme représenté sur la
figure 36.
Il est préférable que la tension que les moyens de polarisation en sens direct appliquent à la jonction pn entre les seconde et troisième
régions d'impureté soit inférieure à la tension interne de la jonction pn.
Le déverrouillage du dispositif à semiconducteurs peut ainsi être effecti-
vement empêché.
Il existe de préférence sur la première surface principale une
première couche d'électrode connectée électriquement à la seconde ré-
gion d'impureté, et une seconde couche d'électrode connectée à la troi-
sième région d'impureté. Les moyens de polarisation en sens direct sont connectés électriquement aux première et seconde couches d'électrode, et ils peuvent consister en une source d'énergie à courant continu pour
maintenir le potentiel de la seconde région d'impureté à un niveau relati-
vement supérieur à celui du potentiel de la première région d'impureté.
Une troisième couche d'électrode, connectée électriquement à la qua-
trième région d'impureté, est formée sur la seconde surface principale.
En utilisant la source d'énergie à courant continu pour les moyens de polarisation en sens direct, il est possible d'appliquer la polarisation en
sens direct à la jonction pn entre les seconde et troisième régions d'im-
pureté, et la tension qui est appliquée à la jonction pn entre les seconde
et troisième régions d'impureté peut être maintenue à une valeur infé-
rieure à la tension interne de la jonction pn. L'apparition du déver-
rouillage peut donc être évitée, et il est également possible de réduire la
tension à l'état passant.
La seconde couche d'électrode est de préférence constituée par une couche de métal formée en contact ohmique avec la surface de la troisième région d'impureté, et la première couche d'électrode est de
préférence constituée par une couche de métal formée en contact ohmi-
que avec la surface de la seconde région d'impureté. Entre les première
et seconde couches d'électrode, il existe de préférence une couche iso-
lante s'étendant depuis la première surface principale jusqu'à la région
qui se trouve entre les première et seconde couches d'électrode.
La première couche d'électrode, connectée électriquement aux seconde et troisième régions d'impureté, peut être formée sur la première
surface principale. Dans ce cas, les moyens de polarisation en sens di-
rect peuvent comprendre des moyens de chute de tension interposés en-
tre la première couche d'électrode et la seconde couche d'impureté. La seconde couche d'électrode, connectée électriquement à la quatrième couche d'impureté, est formée sur la seconde surface principale. Les moyens de chute de tension qui sont interposés entre la première couche d'électrode et la seconde région d'impureté peuvent occasionner une
chute de tension lorsqu'un courant traverse les moyens de chute de ten-
sion pendant la conduction du dispositif à semiconducteurs. Il en résulte
que le potentiel de la seconde région d'impureté peut être établi à un ni-
veau plus élevé que le potentiel de la troisième région d'impureté, ce qui fait que l'injection d'électrons à partir de la troisième région d'impureté vers la seconde région d'impureté, et l'injection de trous à partir de la quatrième région d'impureté vers la seconde région d'impureté, peuvent être effectuées aisément. Il est donc possible d'obtenir la réduction de la
tension à l'état passant du dispositif à semiconducteurs.
Il faut noter que les moyens de chute de tension peuvent être constitués par une couche résistive ayant une résistance supérieure à la
résistance carrée de la seconde région d'impureté.
Les moyens de chute de tension peuvent être constitués par une jonction Schottky formée entre la seconde région d'impureté et la
première couche d'électrode.
Un dispositif à semiconducteurs conforme à un autre aspect de la présente invention comprend un substrat semiconducteur ayant les première et seconde surfaces principales, une première région d'impureté
du premier type de conductivité, une seconde région d'impureté du se-
cond type de conductivité, une troisième région d'impureté du premier type de conductivité, des première, seconde et troisième tranchées, des première et seconde électrodes de grille, des moyens de polarisation en
sens direct, et une quatrième région d'impureté du second type de con-
ductivité. La première région d'impureté est formée de façon à s'étendre à partir de la première surface principale jusque dans le substrat semiconducteur. La seconde région d'impureté est formée sélectivement à partir de la première surface principale jusqu'à l'intérieur de la première
région d'impureté. La troisième région d'impureté est formée sélective-
ment à partir de la première surface principale jusqu'à l'intérieur de la
seconde région d'impureté. Les première et seconde tranchées s'éten-
dent à partir de la première surface principale jusque dans le substrat
semiconducteur, en contact avec à la fois les seconde et troisième ré-
gions d'impureté, leurs surfaces inférieures se trouvent à l'intérieur de la première région d'impureté, et elles sont formées de part et d'autre de la troisième région d'impureté. La troisième région de tranchée est formée
face à la première région de tranchée, avec la seconde région de tran-
chée entre elles, de manière espacée par rapport à la seconde tranchée, et elle s'étend à partir de la première surface principale jusque dans le substrat semiconducteur, et sa surface inférieure se trouve à l'intérieur
de la première région d'impureté. La première électrode de grille est for-
mée à l'intérieur de la première tranchée, avec interposition d'une pre-
mière couche d'isolation de grille. La seconde électrode de grille est for-
mée de façon à s'étendre à partir de la seconde tranchée jusqu'à la troi-
sième tranchée, en passant sur la première surface principale, avec in-
terposition de la seconde couche d'isolation de grille. Les moyens de polarisation en sens direct appliquent la polarisation en sens direct à la jonction pn entre les seconde et troisième régions d'impureté, pendant la
conduction. La quatrième région d'impureté est formée de façon à s'éten-
dre à partir de la seconde surface principale jusque dans le substrat se-
miconducteur.
De façon similaire au dispositif à semiconducteurs conforme à un aspect de la présente invention qui est décrit ci-dessus, le dispositif à semiconducteurs conforme à un autre aspect de l'invention comporte
également les moyens de polarisation en sens direct, permettant la ré-
duction de la tension à l'état conducteur du dispositif à semiconducteurs.
Le dispositif à semiconducteurs conforme à un autre aspect, décrit ci-
dessus, comporte en outre la troisième tranchée espacée vis-à-vis de la seconde tranchée, et la seconde électrode de grille est formée de façon à s'étendre jusque dans la troisième tranchée, à partir de la seconde tranchée. Pendant la conduction, des électrons peuvent être fournis à partir de la première région se trouvant entre les seconde et troisième tranchées, ce qui occasionne une réduction supplémentaire de la tension àl'état passant, en comparaison avec le cas d'un aspect de l'invention
qui est décrit ci-dessus.
Dans un autre aspect de l'invention, la tension que les moyens
de polarisation en sens direct appliquent à la jonction pn entre les se-
conde et troisième régions d'impureté, est également de préférence infé-
rieure à la tension interne de la jonction pn. Le phénomène de déver-
rouillage est effectivement empêché.
Il est préférable qu'une première couche d'électrode, connectée électriquement à la seconde région d'impureté, et une seconde couche d'électrode connectée électriquement à la troisième région d'impureté,
soient formées sur la surface principale. Dans ce cas, les moyens de po-
larisation en sens direct sont connectés de préférence aux première et seconde couches d'électrode, et ils comprennent une source d'énergie à
* courant continu pour maintenir le potentiel de la seconde région d'impu-
reté à un niveau relativement supérieur à celui de la première région d'impureté. Une troisième couche d'électrode connectée électriquement à
la quatrième région d'impureté est formée sur la seconde surface princi-
pale.
Une cinquième région d'impureté du second type de conducti-
vité, destinée à extraire des trous à travers elle, peut être formée en contact avec la troisième tranchée, face à la seconde tranchée, avec la troisième tranchée entre elles. La cinquième région d'impureté s'étend à partir de la première surface principale jusque dans la première région d'impureté. La cinquième région d'impureté permet d'extraire des trous pendant l'opération de commutation de l'état passant à l'état bloqué. La dissipation de puissance pendant l'opération de commutation peut ainsi
être réduite.
En plus de la structure correspondant à l'autre aspect de l'in-
vention décrit ci-dessus, il est possible de former en outre une quatrième
tranchée, une troisième électrode de grille, une cinquième région d'impu-
reté du second type de conductivité, et une sixième région d'impureté du premier type de conductivité. La quatrième tranchée est formée face à la seconde tranchée, avec la troisième tranchée entre elles, en étant espacée vis-à-vis de la troisième tranchée, elle s'étend à partir de la première surface principale jusque dans le substrat semiconducteur, et sa surface
inférieure se trouve à l'intérieur de la première région d'impureté. La troi-
sième électrode de grille est formée dans la quatrième tranchée avec in-
terposition d'une troisième couche d'isolation de grille. La cinquième ré-
gion d'impureté est formée dans la première région d'impureté se trou-
vant entre les troisième et quatrième tranchées, en contact avec à la fois les troisième et quatrième tranchées, et elle s'étend jusqu'à la première surface principale. La sixième région d'impureté est formée sélectivement à l'intérieur de la cinquième région d'impureté, de façon à atteindre la première surface principale, et en contact avec l'une des troisième et
quatrième tranchées.
Dans l'autre aspect de l'invention décrit ci-dessus, une qua-
trième tranchée dont la surface inférieure est à l'intérieur de la première
région d'impureté peut être formée entre les seconde et troisième tran-
chées, de façon a s'étendre à partir de la première surface principale jusque dans le substrat semiconducteur. La seconde couche d'isolation
de grille et la seconde électrode de grille s'étendent de préférence jus-
qu'à l'intérieur de la quatrième tranchée. L'incorporation de la quatrième
tranchée permet de réduire encore davantage la tension à l'état passant.
Dans un autre aspect de l'invention, une première couche d'électrode connectée électriquement aux seconde et troisième régions d'impureté peut être formée sur la première surface principale. Dans ce
cas, les moyens de polarisation en sens direct comprennent de préfé-
rence des moyens de chute de tension qui sont interposés entre la se-
conde région d'impureté et la première couche d'électrode. Une seconde
couche d'électrode, connectée électriquement à la quatrième région d'im-
pureté, est formée sur la seconde surface principale. Les moyens de
chute de tension permettent de réduire la tension à l'état passant du dis-
positif à semiconducteurs, conformément à un aspect de l'invention.
Les moyens de chute de tension peuvent consister en une cou-
che résistive ayant une résistance supérieure à la résistance carrée de la région d'impureté. Les moyens de chute de tension peuvent comprendre une jonction Schottky qui est formée entre la seconde région d'impureté et la première couche d'électrode. Un procédé de fabrication d'un dispositif à semiconducteurs
conforme à la présente invention vise à procurer un dispositif à semicon-
ducteurs ayant les première et seconde surfaces principales, dans lequel la conduction et le blocage du courant entre les première et seconde surfaces principales sont commandés. Dans le procédé de fabrication d'un dispositif à semiconducteurs conforme à un aspect de l'invention, on prépare un substrat semiconducteur comportant les première et seconde
surfaces principales. On forme une première région d'impureté du pre-
mier type de conductivité, de façon qu'elle s'étende à partir de la pre-
mière surface principale jusque dans le substrat semiconducteur. On forme sélectivement une seconde région d'impureté du second type de conductivité dans la première région d'impureté, de façon qu'elle atteigne
la première surface principale. On forme sélectivement une troisième ré-
gion d'impureté du premier type de conductivité dans la seconde région d'impureté, de façon qu'elle atteigne la première surface principale. On forme une tranchée en contact avec les seconde et troisième régions
d'impureté, de façon qu'elle s'étende à partir de la première surface prin-
cipale jusque dans le substrat semiconducteur, et que sa surface infé-
rieure se trouve dans la première région d'impureté. On forme une élec-
trode de grille dans la tranchée, avec interposition d'une couche d'isola-
tion de grille. On forme une première couche de métal sur la surface de
la troisième région d'impureté. On définit un motif dans la première cou-
che de métal pour mettre à nu la surface de la seconde région d'impure-
té. On forme une couche isolante de façon à recouvrir la première couche
de métal dans laquelle on a défini un motif. On forme une seconde cou-
che de métal sur la couche isolante et sur la surface de la seconde ré-
gion d'impureté. On forme une quatrième région d'impureté du second type de conductivité, de façon qu'elle s'étende à partir de la seconde surface principale jusque dans le substrat semiconducteur. On forme une
troisième couche de métal sur la surface de la quatrième région d'impu-
reté. On incorpore un dispositif consistant en une source d'énergie à cou-
rant continu, qui est connecté électriquement aux première et seconde
couches de métal.
Dans le procédé de fabrication d'un dispositif à semiconduc-
teurs conforme à un aspect de la présente invention, on forme les première et seconde couches de métal au cours d'étapes séparées, et on incorpore la couche isolante entre elles. Le dispositif consistant en une source d'énergie à courant continu peut ensuite être incorporé de façon à
être connecté électriquement aux première et seconde couches de métal.
Par conséquent, on peut obtenir un dispositif à semiconducteurs qui per-
met d'éviter le déverrouillage et qui permet de réduire la tension à l'état passant.
Dans un procédé de fabrication d'un dispositif à semiconduc-
teurs conforme à un autre aspect de la présente invention, on prépare un
substrat semiconducteur ayant les première et seconde surfaces princi-
pales. On forme une première région d'impureté du premier type de con-
ductivité, de façon qu'elle s'étende à partir de la première surface princi-
pale jusque dans le substrat semiconducteur. On forme sélectivement une seconde région d'impureté du second type de conductivité dans la première région d'impureté, de façon qu'elle atteigne la première surface principale. On forme sélectivement une troisième région d'impureté du premier type de conductivité dans la seconde région d'impureté, de façon qu'elle atteigne la première surface principale. On forme une tranchée en
contact avec à la fois les seconde et troisième régions d'impureté, de fa-
çon qu'elle s'étende à partir de la première surface principale jusque
dans le substrat semiconducteur, avec sa surface inférieure dans la pre-
mière région d'impureté. On forme une électrode de grille dans la tran-
chée avec interposition d'une couche d'isolation de grille. On forme sur la surface de la seconde région d'impureté une région de chute de tension dans laquelle il se produit une chute de tension. On forme une première couche de métal de façon qu'elle s'étende à partir de la surface de la troisième région d'impureté, jusque sur la surface de la région de chute de tension. On forme une quatrième région d'impureté du second type de conductivité de façon qu'elle s'étende à partir de la seconde surface
principale jusque dans le substrat semiconducteur. On forme une se-
conde couche de métal sur la surface de la quatrième région d'impureté.
Comme décrit ci-dessus, dans le procédé de fabrication d'un dispositif à semiconducteurs conforme à un autre aspect de l'invention, la
région de chute de tension est formée sur la surface de la seconde ré-
gion d'impureté. La région de chute de tension peut être constituée par une couche de silicium polycristallin contenant des impuretés avec une faible concentration, par une partie de jonction Schottky, ou par une structure semblable. La région de chute de tension permet de réduire la tension à l'état passant du dispositif à semiconducteurs. A la différence de l'aspect de l'invention décrit ci-dessus, il est possible de simplifier le processus de fabrication, du fait que les étapes séparées de formation
des première et seconde couches de métal sur la première surface prin-
cipale sont inutiles.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexés, dans lesquels:
La figure 1 est une coupe montrant un dispositif à semicon-
ducteurs conforme au premier mode de réalisation de l'invention.
La figure 2 est une vue en perspective montrant un exemple du procédé d'incorporation d'un dispositif de source d'énergie à courant
continu dans le premier mode de réalisation.
Les figures 3 à 7 sont des coupes montrant respectivement les première à cinquième étapes du procédé de fabrication du dispositif à
semiconducteurs dans le premier mode de réalisation.
La figure 8 est une coupe montrant un dispositif à semicon-
ducteurs conforme au second mode de réalisation de l'invention.
Les figures 9 à 16 sont des coupes montrant respectivement les première à huitième étapes du procédé de fabrication d'un dispositif à
semiconducteurs dans le second mode de réalisation.
La figure 17 est une coupe montrant un dispositif à semicon-
ducteurs conforme à une forme modifiée du second mode de réalisation
de l'invention.
La figure 18 est une coupe montrant un dispositif à semicon-
ducteurs conforme au troisième mode de réalisation de l'invention.
Les figures 19 à 21 sont des coupes montrant respectivement les première à troisième étapes du procédé de fabrication d'un dispositif
à semiconducteurs conforme au troisième mode de réalisation.
La figure 22 est une coupe montrant un dispositif à semicon-
ducteurs conforme au quatrième mode de réalisation de l'invention. Les figures 23 à 25 sont des coupes montrant respectivement les première à troisième étapes du procédé de fabrication d'un dispositif
à semiconducteurs conforme au quatrième mode de réalisation.
La figure 26 est une coupe montrant un dispositif à semicon-
ducteurs conforme au cinquième mode de réalisation de l'invention.
Les figures 27 et 28 sont des coupes montrant respectivement les première et seconde étapes du procédé de fabrication d'un dispositif
à semiconducteurs conforme au cinquième mode de réalisation.
La figure 29 est une coupe montrant un dispositif à semicon-
ducteurs conforme au sixième mode de réalisation de l'invention.
Les figures 30 à 32 sont des coupes montrant respectivement les première à troisième étapes du procédé de fabrication d'un dispositif
à semiconducteurs conforme au sixième mode de réalisation.
La figure 33 est une coupe montrant un exemple d'un dispositif
à semiconducteurs classique.
La figure 34 montre le chemin de courant électrique dans le
dispositif à semiconducteurs qui est représenté sur la figure 33.
La figure 35 est une coupe montrant un dispositif à semicon-
ducteurs conforme à la première forme modifiée améliorée classique.
La figure 36 est une coupe montrant un dispositif à semicon-
ducteurs conforme à la seconde forme modifiée améliorée classique.
La figure 37 est un circuit équivalent d'un dispositif à semicon-
ducteurs montrant le phénomène de déverrouillage.
On décrira les modes de réalisation de la présente invention en
se référant aux figures 1 à 32.
Premier mode de réalisation
On décrira le premier mode de réalisation de la présente inven-
tion en se référant aux figures 1 à 7. La figure 1 est une coupe montrant
un IGBT à canal n conforme au premier mode de réalisation de l'inven-
tion.
En se référant à la figure 1, on note qu'une région de dérive n, 1, est formée sur le côté d'une première surface principale 14a dans un substrat semiconducteur 14. Le substrat semiconducteur 14 peut être un substrat semiconducteur intrinsèque, ou bien il peut être constitué par un ensemble de couches de semiconducteurs. Une région de base p, 2, est formée de façon à s'étendre à partir de la première surface principale 14a jusque dans la région de dérive n, 1. Du fait que la région de base p, 2, est formée sélectivement sur la surface de la région de dérive n, 1, une certaine partie de la région de dérive n, 1, peut atteindre la première
surface principale 14a, mais cette partie n'est pas représentée, par com-
modité. Une région d'émetteur n, 3, est formée sélectivement de façon à s'étendre à partir de la première surface principale 14a jusque dans la région de base p, 2. Une région de collecteur p, 10, est formée dans la
seconde surface principale 14b du substrat semiconducteur 14.
Une tranchée 4 est formée de façon à s'étendre à partir de la première surface principale 14a jusqu'à la région de dérive n, 1, à travers la région d'émetteur n, 3, et la région de base p, 2. La partie dans laquelle la région de base p, 2, est adjacente aux parois latérales de la tranchée 4 est une région de formation de canal 2a. Une électrode de grille 6 est formée dans la tranchée 4, avec interposition d'une couche d'isolation de grille 5. La couche d'isolation de grille 5 est formée par une couche isolante telle qu'une pellicule d'oxyde de silicium, et l'électrode de grille 6 est formée par exemple par du silicium polycristallin dopé avec du phosphore. Une couche isolante 7 est formée sur la première surface principale 14a de façon à recouvrir l'électrode de grille 6. Des trous de contact 7a et 7b qui mettent à nu une partie de la surface de la région d'émetteur n, 3, et un trou de contact 7c qui met à nu une partie de la
surface de la région de base p, 2, sont formés dans la couche isolante 7.
Une première couche d'électrode en métal 8a est formée de fa-
çon à s'étendre sur la couche isolante 7, à partir des trous de contact 7a
et 7b. Une couche d'isolation inter-couche 13 est formée de façon à re-
couvrir la première couche d'électrode en métal 8a. Une seconde couche d'électrode en métal 8b est formée de façon à s'étendre à partir du trou
de contact 7c sur la couche isolante 7 et la couche d'isolation inter-
couche 13. La première couche d'électrode en métal 8a est en contact ohmique avec la région d'émetteur n, 3, et la seconde couche d'électrode en métal 8b est en contact ohmique avec la région de base p, 2. Une troisième couche d'électrode en métal 11la est formée sur la seconde surface principale 14b, en contact ohmique avec la région de collecteur p, 10. Dans la structure décrite ci-dessus, un dispositif de source d'énergie à courant continu 12 est incorporé de façon à être connecté électriquement aux première et seconde couches d'électrode en métal 8a et 8b. Le côté positif du dispositif de source d'énergie à courant continu 12 est connecté à la seconde couche d'électrode en métal 8b, et son côté négatif est connecté à la première couche d'électrode en métal 8a. Une valeur de différence de potentiel désirée est produite entre la région d'émetteur n, 3, connectée à la première couche d'électrode en métal 8a, et la région de base p, 2, connectée à la seconde couche d'électrode en
métal 8b. La différence de potentiel doit être inférieure à la tension in-
terne de la jonction pn entre -l.a. région d'émetteur n, 3, et la région de base p, 2. Par conséquent, la tension à l'état passant de l'IGBT peut être
réduite sans occasionner le déverrouillage.
En se référant à la figure 2, on va décrire un procédé spécifi-
que pour réaliser le dispositif de source d'énergie à courant continu 12.
En se référant à la figure 2, on note que des plaquettes d'élec-
trodes en métal 16, 17, 18, 19 et 20 sont placées sur un substrat isolant consistant en céramique ou en un matériau semblable. Les plaquettes d'électrodes en métal 20 et 16 sont connectées électriquement, et un
IGBT 21, décrit ci-dessus, est accolé sur la plaquette d'électrode en mé-
tal 20 avec la troisième couche d'électrode en métal 11a faisant face vers
le bas. La plaquette d'électrode en métal 16 est ensuite connectée élec-
triquement à la couche de collecteur p, 10, de l'IGBT 21. La plaquette d'électrode en métal 17 est connectée électriquement à l'électrode de grille 6 de l'IGBT 21 par un fil de connexion 22. La plaquette d'électrode
en métal 18 est connectée électriquement à la première couche d'élec-
trode en métal 8a par un fil de connexion 22. La plaquette d'électrode en métal 19 est connectée à la seconde couche d'électrode en métal 8b par
un fil de connexion 22. Le dispositif de source d'énergie à courant conti-
nu 12 est placé sur le substrat isolant 15 de façon à être connecté élec-
triquement aux plaquettes d'électrodes en métal 18 et 19.
On décrira ensuite un procédé de fabrication de l'IGBT à canal
n qui est représenté sur la figure 9, en se référant aux figures 3 à 7.
En se référant tout d'abord à la figure 3, on note que l'on forme une région de base p, 2, et une région d'émetteur n, 3, dans une région de dérive n, 1, par implantation ionique et diffusion thermique. Comme représenté sur la figure 4, la tranchée 4 est formée de façon à pénétrer à travers la région d'émetteur n, 3, et la région de base p, 2, par l'attaque
anisotrope de la première surface principale 14a. La largeur de la tran-
chée 4 est environ de 1,0 Ulm, et sa profondeur est environ de 10,0 p.m.
En se référant ensuite à la figure 5, on note que l'on applique une oxydation thermique à la surface intérieure de la tranchée 4 et à la première surface principale 14a. On forme ainsi une pellicule d'oxyde de
silicium sur la surface intérieure de la tranchée 4 et sur la première sur-
face principale 14a. On dépose une couche de silicium polycristallin dopé avec du phosphore, pour remplir la tranchée 4, en utilisant le procédé de dépôt chimique en phase vapeur, ou CVD. On définit un motif dans la couche de silicium polycristallin dopé avec du phosphore, pour former l'électrode de grille 6. L'électrode de grille 6 est de préférence formée de
façon à faire saillie à partir de la tranchée 4. On forme la couche d'isola-
tion de grille 5 en définissant un motif dans la pellicule d'oxyde de sili-
cium.
On forme la couche isolante 7 sur la première surface princi-
pale 14a, de façon à recouvrir l'électrode de grille 6, par le procédé CVD
ou un procédé semblable. On applique une opération d'attaque à la cou-
che isolante 7 de façon à former des trous de contact 7a et 7b qui met-
tent partiellement à nu la région d'émetteur n 3. A ce moment, on peut former une ouverture dans la couche isolante 7 pour former une couche
conductrice (non représentée) qui est connectée électriquement à l'élec-
trode de grille 6. On forme la première couche d'électrode en métal 8a de façon qu'elle s'étende sur la couche isolante 7, à partir des trous de
contact 7a et 7b.
Ensuite, en se référant à la figure 7, on note que l'on définit un motif dans la première couche d'électrode en métal 8a, pour lui donner une forme déterminée, et on forme la couche d'isolation inter-couche 13 sur la totalité de la surface, par CVD ou un procédé similaire. On définit un motif dans la couche d'isolation inter-couche 13 pour lui donner une forme déterminée, et on attaque la couche isolante 7 qui se trouve sur la région de base p, 2. On forme ainsi le trou de contact 7c. On forme la seconde couche d'électrode en métal 8b de façon qu'elle s'étende sur la
couche d'isolation inter-couche 13, à partir du trou de contact 7c.
On forme ensuite la région de collecteur p, 10, dans le substrat semiconducteur 14, sur la seconde surface principale 14b, et on forme une troisième couche d'électrode en métal 11la sur la seconde surface principale 14b, en contact ohmique avec la région de collecteur p, 10. On incorpore le dispositif de source d'énergie à courant continu 12, qui est connecté électriquement aux première et seconde couches d'électrodes
en métal 8a et 8b. L'IGBT qui est représenté sur la figure 1 est ainsi réa-
lisé par les étapes de processus décrites ci-dessus.
Second mode de réalisation
En se référant ensuite aux figures 8 à 17, on va décrire le se-
cond mode de réalisation de la présente invention. La figure 8 montre une coupe d'un IGBT à canal n conforme au second mode de réalisation
de l'invention.
En se référant à la figure 8, on note que l'on forme des tran-
chées 4a, 4b, 4c et 4d avec des espaces respectifs entre elles. On forme une électrode de grille 6a dans la tranchée 4a, avec interposition d'une couche d'isolation de grille 5a. On forme une électrode de grille 6b de façon qu'elle s'étende jusque dans la tranchée 4c, à partir de la tranchée 4b, en passant par la première surface principale 14a, avec interposition d'une couche d'isolation de grille 5b. Dans la tranchée 4d, on forme une électrode de grille 6c avec interposition d'une couche d'isolation de grille c. La région de base p, 2, est formée entre les tranchées 4a et 4b, et des régions d'émetteur n, 3, sont formées sur la surface de la région de
base p, 2, avec un espace entre elles.
Une région de dérive n, 1, s'étend entre les tranchées 4b et 4c, et une région d'extraction de trous 26, de type p, en contact ohmique avec la seconde couche d'électrode en métal 8b est formée entre les tranchées 4c et 4d. La région d'extraction de trous 26 procure une région à travers laquelle des trous peuvent être extraits pendant l'opération de
commutation de l'IGBT de l'état passant à l'état bloqué. Des trous peu-
vent être extraits efficacement à travers la région d'extraction de trous 26 pendant l'opération de commutation. Il est ainsi possible de réduire la dissipation de puissance pendant l'opération de commutation. On notera que le dispositif de source d'énergie à courant continu 12 évite que la tension à l'état passant ne s'élève, même si la région d'extraction de trous 26 est formée. La concentration de crête des impuretés de type p
qui sont contenues dans la région d'extraction de trous 26 est de préfé-
rence supérieure ou égale à 1 x 1016 cm-3 et inférieure ou égale à 5 x 1021 cm-3. On donne à la profondeur D de la région d'extraction de trous
26 une valeur inférieure à celle des tranchées 4a-4d.
Comme représenté sur la figure 8, une électrode de grille 6b est
formée de façon a s'étendre dans les deux tranchées 4b et 4c, de ma-
nière que des électrons puissent être fournis à partir de la région qui est située entre les tranchées 4b et 4c, pendant le fonctionnement à l'état
passant. Par conséquent, la tension à l'état passant peut être réduite en-
core davantage en comparaison avec le premier mode de réalisation. Il
faut noter que le déverrouillage peut être évité dans ce mode de réalisa-
tion, comme dans le premier mode de réalisation.
En se référant ensuite aux figures 9 à 16, on va décrire un pro-
cédé de fabrication de l'IGBT qui est représenté sur la figure 8. Les figu-
res 9 à 16 sont des coupes qui illustrent les première à huitième étapes
du processus de fabrication de l'IGBT de la figure 8.
En se référant tout d'abord à la figure 9, on note que l'on forme sélectivement la région de base p, 2, et les régions d'émetteur n, 3, sur
la surface de la région de dérive n, 1, par l'implantation ionique et le pro-
cédé de diffusion thermique. Comme représenté sur la figure 10, on ef-
fectue une attaque anisotrope de la première surface principale 14a pour
produire les tranchées 4a, 4b, 4c et 4d.
En se référant ensuite à la figure 11, on note que l'on forme la région d'extraction de trous 26, de type p, sur la surface de la région de dérive n, 1, qui se trouve entre les tranchées 4c et 4d, par l'implantation ionique et la diffusion thermique. Comme représenté sur la figure 12, les
surfaces intérieures des tranchées 4a-4d et la première surface princi-
pale 14a subissent le traitement d'oxydation thermique, pour produire une pellicule d'oxyde de silicium, et on définit un motif dans la pellicule
d'oxyde de silicium pour lui donner une forme déterminée. On forme en-
suite respectivement les couches d'isolation de grille 5a, 5b et 5c. On dépose sur la première surface principale 14a une couche de silicium polycristallin dopé avec du phosphore, pour remplir les tranchées 4a-4d,
par le procédé CVD. On définit un motif dans la couche de silicium poly-
cristallin pour lui donner une forme déterminée, de façon à former les
électrodes de grille 6a, 6b et 6c. On forme ensuite la couche isolante 7 sur la première surface principale
14a, de façon à recouvrir les électrodes de grille 6a-6c. On attaque la couche isolante 7 pour former les trous de contact 7a, 7b, 7c et 7d. On dépose une couche de métal sur la totalité de la surface, et on
définit ensuite un motif dans cette couche pour lui donner une forme dé-
terminée. La première couche d'électrode en métal 8a est ainsi formée de façon à s'étendre sur la couche isolante 7, à partir des trous de contact
7a, 7b, comme représenté sur la figure 15.
On forme la couche d'isolation inter-couche 13 de façon à re-
couvrir la première couche d'électrode en métal 8a, et on dépose ensuite
une couche de métal sur la couche d'isolation inter-couche 13 qui est dé-
posée. On définit un motif dans la couche de métal pour lui donner une forme déterminée, de façon à former la seconde couche d'électrode en
métal 8b. La seconde couche d'électrode en métal 8b est en contact oh-
mique avec la région de base p, 2, ainsi qu'avec la région d'extraction de
trous 26. On achève l'IGBT représenté sur la figure 8, par des étapes si-
milaires à celles du premier mode de réalisation.
Ensuite, en se référant à la figure 17, on va décrire une forme
modifiée de l'IGBT du second mode de réalisation représenté sur la fi-
gure 8. La figure 17 est une coupe montrant l'IGBT dans la forme modi-
fiée de l'IGBT conforme au second mode de réalisation.
En se référant à la figure 17, on note qu'à la différence de l'IGBT de la figure 8, la région de base p, 2, et la région d'émetteur n, 3, sont formées à l'endroit o est formée la région d'extraction de trous 26 dans l'IGBT de la figure 8. La structure restante est presque similaire à
celle de l'IGBT de la figure 8.
Il est possible de réduire encore davantage la tension à l'état passant, en comparaison avec le second mode de réalisation représenté sur la figure 8, du fait que la région de base p, 2, et la région d'émetteur n, 3, sont formées à l'endroit auquel est formée la région d'extraction de
trous 26. On notera que le principe de cette modification peut être appli-
qué aux IGBT conformes aux quatrième et sixième modes de réalisation, décrits ci-après. On peut également obtenir des effets similaires dans ces
modes de réalisation.
Troisième mode de réalisation
On décrira ensuite le troisième mode de réalisation de la pré-
sente invention en se référant aux figures 18 à 21. La figure 18 est une
coupe montrant un IGBT conforme au troisième mode de réalisation.
En se référant à la figure 18, on note qu'une couche résistive 24 est formée sur la surface de la région de base p, 2, dans le troisième mode de réalisation. La couche résistive 24 est constituée par exemple par du silicium non dopé ou du silicium dopé avec du phosphore, avec une faible concentration. La résistance de la couche résistive 24 est de
* préférence supérieure à la résistance carrée de la région de base p, 2.
La couche d'électrode en métal 8 est formée sur la première surface principale 14a de façon à recouvrir la couche résistive 24. La couche d'électrode en métal 8 est en contact ohmique avec la région d'émetteur n, 3, et elle est connectée électriquement à la région de base p, 2, avec
interposition de la couche résistive 24. Le reste de la structure est pres-
que similaire à ce qui est représenté dans le premier mode de réalisation.
La couche résistive 24 donne au potentiel de la région de base p, 2, un niveau supérieur à celui du potentiel de la région d'émetteur n, 3, pendant le fonctionnement de l'IGBT à l'état passant. Par conséquent, une polarisation en sens direct peut être appliquée à la jonction pn entre la région de base p, 2, et la région d'émetteur n, 3. La tension à l'état
passant de l'IGBT peut donc être réduite, comme dans le cas qui est re-
présenté dans le premier mode de réalisation.
Plus précisément, lorsqu'un courant ayant une densité de 100
A/cm2 circule dans la cellule mesurant 5 pLm x 5 p.m, par exemple, la ten-
sion à l'état passant peut être réduite jusqu'à environ 0,17 V, en fixant la
résistance de la couche résistive 24 à une valeur d'environ 2 x 103 (ç2) -
2 x 105 (0). Il est préférable que la valeur de la chute de tension qui est occasionnée par la couche résistive 24 soit inférieure à la tension interne de la jonction pn entre la région de base p, 2, et la région d'émetteur n,
3. On peut ainsi empêcher le déverrouillage.
En se référant ensuite aux figures 19 à 21, on va décrire un procédé de fabrication de l'IGBT conforme au troisième mode de réalisa- tion. Les figures 19 à 21 sont des coupes qui montrent respectivement
les première à troisième étapes du processus caractéristique de fabrica-
tion de l'IGBT conforme au troisième mode de réalisation.
En se référant tout d'abord à la figure 19, on note que la
structure est réalisée jusqu'à l'électrode de grille 16 par des étapes si-
milaires à celles du premier mode de réalisation. Ensuite, on forme la couche isolante 7 par un procédé identique à celui du premier mode de
réalisation, et on définit un motif dans la couche isolante 7 pour lui don-
ner une forme déterminée. A ce moment, on définit un motif dans la cou-
che isolante 7 de façon à mettre à nu la totalité de la surface de la région
de base p, 2, se trouvant entre les régions d'émetteur n, 3.
On dépose sur la première surface principale 14a une couche de silicium polycristallin dopé avec du phosphore, par le procédé CVD ou autre, et on définit un motif dans la couche de silicium polycristallin pour lui donner une forme déterminée. Comme représenté sur la figure 21, la couche résistive 24 est formée de façon à s'étendre à partir de la surface de la région de base p, 2, sur une partie de la surface de la région
d'émetteur n, 3.
On forme la couche d'électrode en métal 8 de façon à recouvrir
la couche résistive 24 et la couche d'émetteur n, 3. On achève la forma-
tion de l'IGBT représenté sur la figure 18 par des étapes similaires à
celles du premier mode de réalisation.
Quatrième mode de réalisation
On décrira ensuite le quatrième mode de réalisation de la pré-
sente invention en se référant aux figures 22 à 25. La figure 22 est une
coupe montrant un IGBT dans le quatrième mode de réalisation.
En se référant à la figure 22, on note que les principes des se-
cond et troisième modes de réalisation décrits ci-dessus sont appliqués à l'IGBT conforme au quatrième mode de réalisation. Plus précisément, des
tranchées 4a, 4b, 4c et 4d sont respectivement formées avec des espa-
ces entre elles, et une couche d'isolation de grille 5b et une électrode de
grille 6b sont formées de façon à s'étendre à partir de la tranchée 4b jus-
que dans la tranchée 4c. Une région de base p, 2, est formée entre les
tranchées 4a et 4b, et une région d'extraction de trous 26 est formée en-
tre les tranchées 4c et 4d. Une couche résistive 24 est déposée sur la
surface de la région de base p, 2, et une couche résistive 24a est égale-
ment formée sur la surface de la région d'extraction de trous 26. Une
couche d'électrode en métal 8 est formée de façon à recouvrir les cou-
ches résistives 24 et 24a et la région d'émetteur n, 3. La structure res-
tante est presque la même que celle conforme au second mode de réali-
sation. On notera que la couche résistive 24a peut être formée ou non.
Il est possible de réduire la tension à l'état passant de l'IGBT en incorporant la couche résistive 24, comme dans le cas du troisième mode de réalisation. La région d'extraction de trous 26 permet de réduire la dissipation de puissance pendant l'opération de commutation. Comme dans le second mode de réalisation, on peut réduire davantage la tension à l'état passant du fait que l'électrode de grille 6b s'étend à partir de la tranchée 4b jusque dans la tranchée 4c. On décrira ensuite un procédé de fabrication de l'IGBT conforme au quatrième mode de réalisation, en
se référant aux figures 23 à 25.
En se référant à la figure 23, on note que l'on réalise tout d'abord la structure jusqu'aux électrodes de grille 6a, 6b et 6c, par des étapes similaires à celles du second mode de réalisation. On forme la couche isolante 7 de façon à recouvrir les électrodes de grille 6a, 6b et
6c, et on définit un motif dans la couche isolante 7. On forme respecti-
vement un trou de contact 7a qui met à nu la surface de la région de base p, 2, et une partie de la surface de la région d'émetteur n, 3, et un trou de contact 7b qui met partiellement à nu la surface de la région
d'extraction de trous 26.
Comme représenté sur la figure 24, on dépose sur la totalité de
la surface, par le procédé CVD ou autre, une couche de silicium poly-
cristallin dopé avec du phosphore, après quoi on définit un motif dans la couche de silicium polycristallin pour lui donner une forme déterminée. La couche résistive 24 est ainsi formée de façon à s'étendre à partir de la surface de la région de base p, 2, jusque sur une partie de la surface de
la région d'émetteur n, 3, et la couche résistive 24a est également for-
mée sur une partie de la surface de la région d'extraction de trous 26.
Ensuite, en se référant à la figure 25, on note que l'on forme la couche d'électrode en métal 8 sur la première surface principale 14a, de façon à recouvrir les couches résistives 24 et 24a. On achève l'IGBT re-
présenté sur la figure 22 par des étapes similaires à celles qui sont re-
présentées dans le second mode de réalisation.
Cinquième mode de réalisation On décrira le cinquième mode de réalisation en se référant aux figures 26 à 28. La figure 26 est une coupe montrant un IGBT conforme
au cinquième mode de réalisation.
En se référant à la figure 26, on note que l'on forme une région
de jonction Schottky 25 à la surface de la région de base p, 2, confor-
mément à ce mode de réalisation. On peut former par exemple la région de jonction Schottky 25 en maintenant à un faible niveau la concentration d'impuretés qui est présente dans la région dans laquelle la région de
base p, 2, est en contact avec la couche d'électrode en métal 8. La ré-
gion d'émetteur n, 3, contient des impuretés de type n ayant une con-
centration élevée (par exemple au moins 1019 cm'3), ce qui permet d'éta-
blir un contact ohmique avec la couche d'électrode en métal 8. La faible concentration d'impuretés de type p dans la partie de contact entre la
région de base p, 2, et la couche d'électrode en métal 8 produit une bar-
rière d'énergie à l'endroit auquel la couche d'électrode en métal 8 est en contact avec la région de base p, 2. Par conséquent, il est possible d'établir une jonction Schottky entre la région de base p, 2, et la couche
d'électrode en métal 8.
La couche d'électrode en métal 8 peut être constituée par un matériau dont la hauteur de la barrière d'énergie qui est générée pour une région d'impureté de type n est suffisamment inférieure à celle pour
la région d'impureté de type p. En utilisant un tel matériau, on peut don-
ner à la hauteur de la barrière d'énergie entre la région de base p, 2, et
la couche d'électrode en métal 8 une valeur supérieure à celle de la bar-
rière entre la couche d'électrode en métal 8 et la région d'émetteur n, 3, ce qui a pour effet de former la région de jonction Schottky 25, comme
indiqué ci-dessus.
Le matériau de l'électrode qui est utilisée pour la région d'émetteur n, 3, peut être différent de celui qui est utilisé pour la région de base p, 2. Plus précisément, la première couche d'électrode en métal
8a et la seconde couche d'électrode en métal 8b sont formées de la ma-
nière qui est représentée sur la figure 1, en utilisant différentes sortes de matériaux pour les première et seconde couches d'électrode en métal 8a
et 8b. Dans ce cas, en ce qui concerne le matériau pour la première cou-
che d'électrode en métal 8a, on sélectionne le matériau dont la hauteur de la barrière d'énergie qui est générée pour la région d'émetteur n, 3,
est aussi faible que possible. En ce qui concerne le matériau pour la se-
conde couche d'électrode en métal 8b, on utilise un matériau dont la hauteur de la barrière d'énergie qui est générée pour la région de base p,
2, est supérieure à celle de la première couche d'électrode en métal 8a.
Il est donc possible de former la région de jonction Schottky 25. Il faut noter que les principes qui sont décrits ci-dessus peuvent être combinés
de façon appropriée.
La région de jonction Schottky 25 occasionne une chute de ten-
sion par elle-même, comme dans le cas conforme au troisième mode de
réalisation, et la tension à l'état passant de l'IGBT peut être réduite.
Conformément au cinquième mode de réalisation, la différence de poten-
tiel entre la région de base p, 2, et la région d'émetteur n, 3, qui est oc-
casionnée par la région de jonction Schottky 25 est plus faible que la tension interne de la jonction pn entre la région de base p, 2, et la région d'émetteur n, 3, comme décrit dans le troisième mode de réalisation. Il
est donc possible d'empêcher le déverrouillage.
On décrira ensuite le procédé de fabrication conforme au cin-
quième mode de réalisation, en se référant aux figures 27 et 28. Les fi-
gures 27 et 28 sont des coupes qui illustrent les première et seconde étapes du processus de fabrication de l'IGBT conforme au cinquième
mode de réalisation.
En se référant à la figure 27, on note que l'on réalise la struc-
ture jusqu'à la couche isolante 7, par des étapes similaires à celles qui
sont représentées dans le troisième mode de réalisation. Comme repré-
senté sur la figure 28, on forme la région de jonction Schottky 25 à la surface de la base de base p, 2. On peut former par exemple la région Schottky 25 en commandant la concentration d'impuretés de type p à la
surface de la région de base p, 2, pour maintenir la concentration infé-
rieure d'impuretés de type p qui sont contenues à la surface de la région de base p. Plus précisément, on peut commander la quantité d'impuretés de type p qui sont introduites par dopage pour le contact avec la couche
d'électrode en métal 8, ou bien on peut omettre le dopage.
On achève ensuite l'IGBT représenté sur la figure 26, par des
étapes similaires à celles conformes au troisième mode de réalisation.
Sixième mode de réalisation
On décrira ensuite le sixième mode de réalisation de la pré-
sente invention en se référant aux figures 29 à 32. La figure 29 est une
coupe qui illustre un IGBT conforme au sixième mode de réalisation.
En se référant à la figure 29, on note qu'à la différence de l'IGBT conforme au quatrième mode de réalisation, une région de jonction
Schottky 25 est formée à la surface de la région de base p, 2, et une ré-
gion de jonction Schottky 25a est également formée à la surface de la
région d'extraction de trous 26. La structure restante est presque simi-
laire à celle qui est représentée dans le quatrième mode de réalisation.
On peut ainsi obtenir un effet similaire à celui du quatrième mode de réa-
lisation. On notera que la région de jonction Schottky 25 peut être incor-
porée ou non.
On décrira ensuite un procédé de fabrication de l'IGBT con-
forme au sixième mode de réalisation, en se référant aux figures 30 à 32.
Les figures 30 à 32 sont des coupes qui montrent respectivement les première à troisième étapes de fabrication de l'IGBT conforme au sixième
mode de réalisation.
En se référant à la figure 30, on note que l'on forme la structure jusqu'aux trous de contact 7a et 7b par des étapes similaires à celles conformes au quatrième mode de réalisation. En se référant à la figure 31, on note que l'on forme respectivement les régions de jonction Schottky 25 et 25a sur les surfaces de la région de base p, 2, et de la
région d'extraction de trous 26. On forme ces régions en suivant un pro-
cédé identique à celui conforme au cinquième mode de réalisation.
Comme représenté sur la figure 32, on forme la couche d'électrode en
métal 8 de façon à recouvrir les régions de jonctions Schottky 25 et 25a.
On achève l'IGBT représenté sur la figure 29 par des étapes similaires à
celles conformes au quatrième mode de réalisation.
Dans chaque mode de réalisation représenté ci-dessus, on pré-
sente la description pour le cas dans lequel la présente invention est ap-
pliquée à un IGBT à canal n. Cependant, l'invention est également applicable à un IGBT à canal p. Bien que le schéma ne soit pas donné ici, il est possible de combiner les caractéristiques de modes de réalisation respectifs.
Conformément à un aspect de la présente invention qui est dé-
crite ci-dessus, des moyens de polarisation en sens direct sont incorpo-
rés dans le dispositif à semiconducteurs, de façon qu'une polarisation en sens direct puisse être appliquée à la jonction pn entre les seconde et troisième régions d'impureté pendant la conduction (état passant). Il est
possible d'injecter aisément des électrons dans la seconde région d'impu-
reté, à partir de la troisième région d'impureté, pendant la conduction, ce
qui a pour effet de réduire la tension à l'état passant du dispositif à se-
miconducteurs. A ce moment, la tension que les moyens de polarisation en sens direct appliquent à la jonction pn entre les seconde et troisième régions d'impureté est de préférence inférieure à la tension interne de la jonction pn entre les seconde et troisième régions d'impureté. On peut
ainsi éviter effectivement le déverrouillage.
Dans le dispositif à semiconducteurs conforme à un autre as-
pect de l'invention, la seconde région d'impureté est formée entre les première et seconde tranchées, et la troisième tranchée est formée de manière à être espacée de la seconde tranchée. Une électrode de grille est formée de façon à s'étendre à partir de la seconde tranchée, jusque dans la troisième tranchée. Des électrons peuvent également être fournis à partir de la surface de la première région d'impureté se trouvant entre les seconde et troisième tranchées, pendant la conduction. La tension à I'état conducteur peut être réduite encore davantage en comparaison
avec un aspect de l'invention décrit ci-dessus.
Dans le procédé de fabrication du dispositif à semiconducteurs conforme à un aspect de la présente invention, la seconde couche d'électrode en métal qui est connectée à la seconde région d'impureté et la première couche d'électrode en métal qui est connectée à la troisième région d'impureté sont formées au cours d'étapes séparées, et elles sont mutuellement isolées. Un dispositif de source d'énergie à courant continu qui est connecté électriquement aux première et seconde couches
d'électrode en métal peut être placé entre les première et seconde cou-
ches d'électrode en métal. On obtient donc un dispositif à semiconducteurs dans lequel la tension à l'état passant peut être réduite pendant la conduction. Dans le procédé de fabrication du dispositif à semiconducteurs
conforme à un autre aspect de l'invention, une région de chute de ten-
sion est formée à la surface de la seconde région d'impureté. La pre-
mière couche de métal est formée de façon à s'étendre sur la région de chute de tension et la troisième région d'impureté. La région de chute de
tension produit une chute de tension pendant la conduction, ce qui per-
met l'application d'une polarisation en sens direct à la jonction pn entre les seconde et troisième régions d'impureté. On obtient ainsi un dispositif
à semiconducteurs dans lequel la tension à l'état passant peut être ré-
duite. A la différence d'un aspect de l'invention décrit ci-dessus, un autre aspect de l'invention n'exige pas deux couches de métal sur la première
surface principale. Le processus de fabrication peut être simplifié da-
vantage en comparaison avec un aspect de l'invention.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.
Claims (10)
1. Dispositif à semiconducteurs ayant des première et seconde surfaces principales (14a, 14b) mutuellement opposées, et commandant la conduction et le blocage d'un courant qui circule entre les première et seconde surfaces principales, caractérisé en ce qu'il comprend: un substrat semiconducteur (14) ayant les première et seconde surfaces
principales; une première région d'impureté (1) d'un premier type de con-
ductivité, formée de façon à s'étendre à partir de la première surface principale (14a) jusqu'à l'intérieur du substrat semiconducteur (14); une seconde région d'impureté (2) d'un second type de conductivité, qui est
formée sélectivement dans la première région d'impureté (1); une troi-
sième région d'impureté (3) du premier type de conductivité, qui est for-
mée sélectivement dans la seconde région d'impureté (2); une tranchée (4) s'étendant à partir de la première surface principale (14a) jusque dans le substrat semiconducteur (14), venant en contact à la fois avec
les seconde et troisième régions d'impureté (2, 3), et dont la surface infé-
rieure se trouve dans la première région d'impureté (1); une électrode de grille (6) formée dans la tranchée (4), avec interposition d'une couche d'isolation de grille (5); des moyens de polarisation en sens direct (12, 24, 25) pour appliquer une polarisation de sens direct à une jonction pn entre les seconde et troisième régions d'impureté (1, 2, 3), pendant la conduction; et une quatrième région d'impureté (10) du second type de conductivité, formée de façon à s'étendre à partir de la seconde surface
principale (14b) jusque dans le substrat semiconducteur (14).
2. Dispositif à semiconducteurs selon la revendication 1, ca-
ractérisé en ce que la tension que les moyens de polarisation en sens
direct (12, 24, 25) appliquent à la jonction pn entre les seconde et troi-
sième régions d'impureté (2, 3), est inférieure à la tension interne de la
jonction pn.
3. Dispositif à semiconducteurs selon la revendication 1, ca-
ractérisé en ce qu'une première couche d'électrode (8b) connectée élec-
triquement à la seconde région d'impureté (2) est formée sur la première surface principale (14a), une seconde couche d'électrode (8a) connectée
électriquement à la troisième région d'impureté (3) est formée sur la pre-
mière surface principale (14a), les moyens de polarisation en sens direct
comprennent une source d'énergie à courant continu (12) qui est con-
nectée électriquement aux première et seconde couches d'électrode (8b, 8a), pour maintenir le potentiel de la seconde région d'impureté (2) à un niveau relativement supérieur à celui du potentiel de la troisième région d'impureté (3), et une troisième couche d'électrode (11a), connectée électriquement à la quatrième région d'impureté (10), est formée sur la
seconde surface principale (14b).
4. Dispositif à semiconducteurs selon la revendication 3, ca-
ractérisé en ce que la seconde couche d'électrode (8a) est constituée par une couche de métal qui est formée de façon à être en contact ohmique
avec une surface de la troisième région d'impureté (3), la première cou-
che d'électrode (8b) est constituée par une couche de métal qui est for-
mée de façon à être en contact ohmique avec une surface de la seconde région d'impureté (2), et une couche isolante (13) est formée entre les première et seconde couches d'électrode, de façon à s'étendre à partir
de la première surface principale (14a).
5. Dispositif à semiconducteurs selon la revendication 1, ca-
ractérisé en ce qu'une première couche d'électrode (8) connectée électri-
quement aux seconde et troisième régions d'impureté (2, 3), est formée sur la première surface principale (14a), les moyens de polarisation en sens direct comprennent des moyens de chute de tension (24, 25) entre la première couche d'électrode (8) et la seconde région d'impureté (2), et une seconde couche d'électrode (11), connectée électriquement à la
quatrième région d'impureté (10), est formée sur la seconde surface prin-
cipale (14b).
6. Dispositif à semiconducteurs selon la revendication 5, ca-
ractérisé en ce que les moyens de chute de tension comprennent une
couche résistive (24) ayant une résistance supérieure à la résistance car-
rée de la seconde région d'impureté (2).
7. Dispositif à semiconducteurs selon la revendication 5, ca-
ractérisé en ce que les moyens de chute de tension comprennent une partie de jonction Schottky (25) qui est formée entre la seconde région
d'impureté (2) et la première couche d'électrode (8).
8. Dispositif à semiconducteurs ayant des première et seconde surfaces principales (14a, 14b) mutuellement opposées, et commandant la conduction et le blocage d'un courant qui circule entre les première et seconde surfaces principales, caractérisé en ce qu'il comprend: un substrat semiconducteur (14) ayant les première et seconde surfaces
principales; une première région d'impureté (1) d'un premier type de con-
ductivité, formée de façon à s'étendre à partir de la première surface principale (14a) jusqu'à l'intérieur du substrat semiconducteur (14); une seconde région d'impureté (2) d'un second type de conductivité, formée
sélectivement de façon à s'étendre à partir de la première surface princi-
pale (14a) jusqu'à l'intérieur de la région d'impureté (1); une troisième
région d'impureté (3) du premier type de conductivité, formée sélective-
ment de façon à s'étendre à partir de la première surface principale (14a) jusqu'à l'intérieur de la seconde région d'impureté (2); des première et seconde tranchées (4a, 4b) s'étendant à partir de la première surface principale (14a) jusque dans le substrat semiconducteur (14), en venant en contact à la fois avec les seconde et troisième régions d'impureté (2,
3), dont la surface inférieure se trouve dans la première région d'impu-
reté (1), et qui sont formées de part et d'autre de la troisième région d'impureté (3); une troisième tranchée (4c) formée face à la première tranchée (4a), avec interposition de la seconde tranchée (4b), en étant
espacée vis-à-vis de la seconde tranchée, s'étendant à partir de la pre-
mière surface principale (14a) jusque dans le substrat semiconducteur
(14), et dont la surface inférieure se trouve dans la première région d'im-
pureté (1); une première électrode de grille (6a) formée dans la première tranchée (4a), avec interposition d'une première couche d'isolation de grille (5a); une seconde électrode de grille (6b) formée avec interposition d'une seconde couche d'isolation de grille (5b), et s'étendant à partir de
la seconde tranchée (4b), jusque dans la troisième tranchée (4c), en pas-
sant par la première surface principale (14a); des moyens de polarisation en sens direct (12, 24, 25) pour appliquer une polarisation de sens direct à une jonction pn entre les seconde et troisième régions d'impureté (2, 3), pendant la conduction; et une quatrième région d'impureté (10) du second type de conductivité, formée de façon à s'étendre à partir de la
seconde surface principale (14b) jusque dans le substrat semiconducteur.
9. Procédé de fabrication d'un dispositif à semiconducteurs
ayant des première et seconde surfaces principales (14a, 14b) mutuelle-
ment opposées, et commandant la conduction et le blocage d'un courant
qui circule entre les première et seconde surfaces principales, caractéri-
sé en ce qu'il comprend les étapes suivantes: on prépare un substrat semiconducteur (14) ayant les première et seconde surfaces principales; on forme une première région d'impureté (1) d'un premier type de con-
ductivité, s'étendant à partir de la première surface principale (14a) jus-
que dans le substrat semiconducteur; on forme sélectivement une se-
conde région d'impureté (2) d'un second type de conductivité dans la première région d'impureté (1), de façon qu'elle atteigne la première surface principale (14a); on forme sélectivement une troisième région d'impureté (3) du premier type de conductivité dans la seconde région d'impureté (2) de façon qu'elle atteigne la première surface principale
(14a); on forme une tranchée (4) s'étendant à partir de la première sur-
face principale (14a) jusque dans le substrat semiconducteur, en venant en contact à la fois avec les seconde et troisième régions d'impureté (2,
3), et dont la surface inférieure se trouve dans la première région d'impu-
reté (1); on forme une électrode de grille (6) dans la région de tranchée (4), avec interposition d'une couche d'isolation de grille (5); on forme une première couche de métal (8a) sur une surface de la troisième région d'impureté (3); on définit un motif dans la première couche de métal (8a) pour mettre à nu une surface de la seconde région d'impureté (2); on forme une couche isolante (13) de façon à recouvrir la première couche de métal (8a) dans laquelle on a formé un motif; on forme une seconde
couche de métal (8b) sur la couche isolante (13) et la surface de la se-
conde région d'impureté (2); on forme une quatrième région d'impureté (10) du second type de conductivité, s'étendant à partir de la seconde surface principale (14b) jusque dans le substrat semiconducteur; on
forme une troisième couche de métal (11la) sur une surface de la qua-
trième région d'impureté (10); et on incorpore un dispositif de source d'énergie à courant continu (12) connecté électriquement aux première et
seconde couches de métal (8a, 8b).
10. Procédé de fabrication d'un dispositif à semiconducteurs
ayant des première et seconde surfaces principales (14a, 14b) mutuelle-
ment opposées, et commandant la conduction et le blocage d'un courant
qui circule entre les première et seconde surfaces principales, caractéri-
se en ce qu'il comprend les étapes suivantes: on prépare un substrat semiconducteur (14) ayant les première et seconde surfaces principales;
on forme une première région d'impureté (1) d'un premier type de con-
ductivité, s'étendant à partir de la première surface principale (14a) jus-
que dans le substrat semiconducteur; on forme sélectivement une se- conde région d'impureté (2) d'un second type de conductivité dans la première région d'impureté (1), de façon qu'elle atteigne la première surface principale (14a); on forme sélectivement une troisième région d'impureté (3) du premier type de conductivité dans la seconde région d'impureté (2) de façon qu'elle atteigne la première surface principale
(14a); on forme une tranchée (4) s'étendant à partir de la première sur-
face principale (14a) jusque dans le substrat semiconducteur, en venant en contact à la fois avec les seconde et troisième régions d'impureté (2,
3), et dont la surface inférieure se trouve dans la première région d'impu-
reté (1); on forme une électrode de grille (6) dans la région de tranchée (4), avec interposition d'une couche d'isolation de grille (5); on forme une région de chute de tension (24, 25) à la surface de la seconde région d'impureté (2) pour produire une chute de tension; on forme une première
couche de métal (8) s'étendant à partir d'une surface de la troisième ré-
gion d'impureté (3) jusque sur une surface de la région de chute de ten-
sion (24, 25); on forme une quatrième région d'impureté (10) du second type de conductivité, s'étendant à partir de la seconde surface principale (14b) jusque dans le substrat semiconducteur; et on forme une seconde couche de métal (11) sur une surface de la quatrième région d'impureté
(10).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149261A JPH09331062A (ja) | 1996-06-11 | 1996-06-11 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2750799A1 true FR2750799A1 (fr) | 1998-01-09 |
| FR2750799B1 FR2750799B1 (fr) | 1999-08-13 |
Family
ID=15471387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9707160A Expired - Fee Related FR2750799B1 (fr) | 1996-06-11 | 1997-06-10 | Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5773851A (fr) |
| JP (1) | JPH09331062A (fr) |
| KR (1) | KR100227177B1 (fr) |
| DE (1) | DE19722441C2 (fr) |
| FR (1) | FR2750799B1 (fr) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335649A (ja) * | 1997-05-27 | 1998-12-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE19727676A1 (de) * | 1997-06-30 | 1999-01-07 | Asea Brown Boveri | MOS gesteuertes Leistungshalbleiterbauelement |
| US6576936B1 (en) | 1998-02-27 | 2003-06-10 | Abb (Schweiz) Ag | Bipolar transistor with an insulated gate electrode |
| DE19808154A1 (de) * | 1998-02-27 | 1999-09-02 | Asea Brown Boveri | Bipolartransistor mit isolierter Gateelektrode |
| JP3924975B2 (ja) * | 1999-02-05 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ |
| US6238981B1 (en) * | 1999-05-10 | 2001-05-29 | Intersil Corporation | Process for forming MOS-gated devices having self-aligned trenches |
| US6417554B1 (en) * | 2000-04-27 | 2002-07-09 | International Rectifier Corporation | Latch free IGBT with schottky gate |
| JP4932088B2 (ja) * | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP4799829B2 (ja) * | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
| WO2005065385A2 (fr) * | 2003-12-30 | 2005-07-21 | Fairchild Semiconductor Corporation | Dispositifs d'energie a semi-conducteurs et procedes de fabrication associes |
| JP5145665B2 (ja) * | 2006-07-26 | 2013-02-20 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JP2009135224A (ja) * | 2007-11-29 | 2009-06-18 | Sanyo Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
| EP4016638A1 (fr) * | 2020-12-21 | 2022-06-22 | Hitachi Energy Switzerland AG | Dispositif semi-conducteur de puissance à électrode à grille de tranchée isolée |
| US11776955B2 (en) * | 2021-04-15 | 2023-10-03 | Renesas Electronics Corporation | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3919978A1 (de) * | 1988-06-20 | 1990-01-18 | Gen Electric | Feldeffekthalbleitervorrichtung und -schaltung |
| EP0633611A1 (fr) * | 1993-07-05 | 1995-01-11 | Philips Electronics Uk Limited | Transistor bipôlaire à grille isolée |
| EP0656661A1 (fr) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET avec une résistance pour améliorer la conduction en polarisation inverse |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3820677A1 (de) * | 1987-07-13 | 1989-01-26 | Bbc Brown Boveri & Cie | Feldeffektgesteuertes, bipolares leistungshalbleiter-bauelement und verfahren zu dessen herstellung |
| US5554862A (en) * | 1992-03-31 | 1996-09-10 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| JPH0793434A (ja) * | 1993-09-24 | 1995-04-07 | Toshiba Kansai Syst Kaihatsu Kk | 公金処理システム |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-06-11 JP JP8149261A patent/JPH09331062A/ja not_active Withdrawn
-
1997
- 1997-05-28 DE DE19722441A patent/DE19722441C2/de not_active Expired - Fee Related
- 1997-06-10 FR FR9707160A patent/FR2750799B1/fr not_active Expired - Fee Related
- 1997-06-10 KR KR1019970023851A patent/KR100227177B1/ko not_active IP Right Cessation
- 1997-06-11 US US08/873,029 patent/US5773851A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3919978A1 (de) * | 1988-06-20 | 1990-01-18 | Gen Electric | Feldeffekthalbleitervorrichtung und -schaltung |
| EP0633611A1 (fr) * | 1993-07-05 | 1995-01-11 | Philips Electronics Uk Limited | Transistor bipôlaire à grille isolée |
| EP0656661A1 (fr) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET avec une résistance pour améliorer la conduction en polarisation inverse |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100227177B1 (ko) | 1999-10-15 |
| DE19722441A1 (de) | 1997-12-18 |
| FR2750799B1 (fr) | 1999-08-13 |
| JPH09331062A (ja) | 1997-12-22 |
| DE19722441C2 (de) | 2001-11-15 |
| US5773851A (en) | 1998-06-30 |
| KR980006243A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2750799A1 (fr) | Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif | |
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| JP5686824B2 (ja) | 高速回復整流器構造体の装置および方法 | |
| FR2722335A1 (fr) | Thyristor bidirectionnel a capacite de böpcage par structure mos a grille unique | |
| US20130234201A1 (en) | Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same | |
| CN104716168B (zh) | 带有复合区的半导体器件 | |
| JP2009520369A5 (fr) | ||
| FR2495382A1 (fr) | Dispositif redresseur commande par effet de champ | |
| JP4294117B2 (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| CN104253153A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| FR2739224A1 (fr) | Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| FR2723259A1 (fr) | Thyristor a commande par mos ayant des caracteristiques de saturation de courant | |
| JP2006049455A (ja) | トレンチ型絶縁ゲート半導体装置 | |
| CN104241363B (zh) | 沟渠式mos整流元件及其制造方法 | |
| EP1111684A1 (fr) | Procédé de fabrication de composants de puissance verticaux | |
| US8476143B2 (en) | Deep contacts of integrated electronic devices based on regions implanted through trenches | |
| CN104051524B (zh) | 半导体器件 | |
| WO2000038243A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| CN110534582B (zh) | 一种具有复合结构的快恢复二极管及其制造方法 | |
| CN114373749A (zh) | 一种消除负阻效应的横向rc-igbt器件结构 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| FR2620570A1 (fr) | Procede de fabrication de dispositif semi-conducteur " bicmos " | |
| EP1702366A1 (fr) | Composant semiconducteur actif a surface reduite | |
| FR2556882A1 (fr) | Composant semiconducteur rapide, notamment diode pin haute tension |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20060228 |