DE19717358A1 - Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung - Google Patents

Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung

Info

Publication number
DE19717358A1
DE19717358A1 DE19717358A DE19717358A DE19717358A1 DE 19717358 A1 DE19717358 A1 DE 19717358A1 DE 19717358 A DE19717358 A DE 19717358A DE 19717358 A DE19717358 A DE 19717358A DE 19717358 A1 DE19717358 A1 DE 19717358A1
Authority
DE
Germany
Prior art keywords
insulation
insulation layer
layer
recess
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19717358A
Other languages
English (en)
Other versions
DE19717358B4 (de
Inventor
Young Kwon Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19717358A1 publication Critical patent/DE19717358A1/de
Application granted granted Critical
Publication of DE19717358B4 publication Critical patent/DE19717358B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Isolations­ schicht einer Halbleitereinrichtung, und insbesondere auf ein Verfahren zur Bildung einer solchen Isolationsschicht, die zu verbesserten Isola­ tionseigenschaften führt, insbesondere im Fall einer hochintegrierten Halbleitereinrichtung.
Ein konventionelles Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung wird nachfolgend unter Bezugnahme auf die beige­ fügten Zeichnungen erläutert.
Die Fig. 1a bis 1d zeigen das konventionelle Verfahren zur Bildung ei­ ner Isolationsschicht einer Halbleitereinrichtung. Gemäß Fig. 1a wird auf der Oberfläche eines Halbleitersubstrats 1 eine erste Isolationsschicht 2 gebildet, und zwar durch Anwendung eines CVD-Prozesses, also durch chemische Dampfabscheidung im Vakuum. Im vorliegenden Fall weist die erste Isolationsschicht 2 eine Dicke von 1 µm auf. Die erste Isolations­ schicht 2 wird partiell strukturiert, und zwar durch ein RIE-Verfahren bzw. durch reaktives Ionenätzen, wodurch ein vorbestimmter Teil des Substrats 1 freigelegt wird. Auf diese Weise wird ein Kontaktloch erhalten. Als nächstes wird auf der so erhaltenen Struktur eine zweite Isolations­ schicht 3 mit einer Dicke von 0,1 µm aufgebracht. Dies erfolgt wiederum mittels eines CVD-Prozesses. Die zweite Isolationsschicht 3 kommt dann auf der ersten Isolationsschicht 2 zu liegen sowie auf dem freigelegten Substrat 1.
Anschließend wird die zweite Isolationsschicht 3 zurückgeätzt, um an den Seitenwänden des in der Schicht 2 vorhandenen Loches Seitenwand­ stücke 3a zu erhalten. Danach wird das Substrat 1 bis zu einer vorbe­ stimmten Tiefe geätzt, wobei die erste Isolationsschicht 2 und die Seiten­ wandstücke 3a als Masken dienen, wie in Fig. 1b zu erkennen ist. Dabei wird das Substrat 1 über eine Breite von 0,1 µm sowie über eine Tiefe von 0,5 µm geätzt.
Dann werden die erste Isolationsschicht 2 und die Seitenwandstücke 3a gemäß Fig. 1c entfernt, um das Substrat 1 freizulegen. Auch wird die Oberfläche des Substrats 1 getempert, um Beschädigungen des Substrats 1 zu beseitigen, die durch das Entfernen der ersten Isolationsschicht 2 und der Seitenwandstücke 3a hervorgerufen wurden. Danach wird veran­ laßt das eine Oxidschicht 4 auf der gesamten Oberfläche des Substrats 1 aufwächst, und zwar mit einer Breite bzw. Dicke von 20 nm (200 Ångström). Anschließend wird durch einen Aufwachsprozeß eine dritte Isolationsschicht 5 mit einer Dicke von 300 nm (3000 Ångström) auf der Oxidschicht 4 gebildet, und zwar durch einen CVD-Prozeß. Sodann wird auf die dritte Isolationsschicht 5 einen Fotoresistschicht aufgebracht. Diese Fotoresistschicht wird belichtet und entwickelt, um ein Fotoresist­ muster 6 zu erhalten, wie es ebenfalls in Fig. 1c zu erkennen ist. Es liegt oberhalb der im Substrat 1 vormals vorhandenen Öffnung und erstreckt sich ein wenig über beide Seiten dieser Öffnung hinaus.
In einem weiteren Schritt wird die dritte Isolationsschicht 5 durch einen RIE-Prozeß teilweise entfernt, also durch reaktives Ionenätzen, wobei das Fotoresistmuster 6 als Maske dient. Nach der so erfolgten Entfernung der dritten Isolationsschicht 5 werden Borionen in das Substrat dreimal im­ plantiert, wobei die Borionen jedesmal eine unterschiedliche Energie auf­ weisen. Die Borionenstärke beträgt 3 × 1012 Ionen/cm2, während die Energien von Implantationsvorgang zu Implantationsvorgang 130 KeV, 180 KeV und 260 KeV betragen.
Das konventionelle Verfahren zur Bildung der Isolationsschicht weist al­ lerdings eine Reihe von Problemen auf.
So könnte das Halbleitersubstrat dadurch beschädigt werden, daß ein Iso­ lationsbereich des Substrats geätzt wird. Da die Ätzung des Isolationsbe­ reichs unter sehr steilem Winkel erfolgt, können Ladestrom-Fokussier­ punkte entstehen, was zu Leckströmen führt. Bildet andererseits ein Iso­ lationsbereich ein großes Muster, so erhöht sich die Ätzbreite des Sub­ strats, was zu Schwierigkeiten bei der Planarisierung der Oberfläche des Isolationsbereichs führt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung zu schaffen, mit dem sich ei­ ne exzellente Planarisierung der Halbleitereinrichtung erreichen läßt, und zwar unabhängig von der Breite von Isolationsbereichen.
Ein erfindungsgemäßes Verfahren zur Bildung einer Isolationsschicht ei­ ner Halbleitereinrichtung, die ein Substrat mit einem ersten Isolationsbe­ reich und einem zweiten Isolationsbereich aufweist, der weiter ist als der erste Isolationsbereich, enthält folgende Schritte: Bildung einer ersten Isolationsschicht auf dem Substrat; gleichzeitiges Bilden einer ersten Ausnehmung im ersten Isolationsbereich und einer Mehrzahl von zweiten Ausnehmungen im zweiten Isolationsbereich durch nur einen einzigen fo­ tolithografischen Prozeß in Bezug auf die erste Isolationsschicht; Bildung einer dritten Ausnehmung, die tiefer ist als die erste Ausnehmung, im Zen­ tralbereich der ersten Ausnehmung des ersten Isolationsbereichs; und Füllen der ersten, zweiten und dritten Ausnehmungen mit Isolationsmate­ rialien oder durch eine thermische Oxidationsschicht. Weisen bei einer Halbleitereinrichtung die Isolationsbereiche unterschiedliche Breiten auf, so besitzt der erste Isolationsbereich, der eine vergleichsweise gerin­ gere Breite hat als der zweite Isolationsbereich, eine tiefere Ausnehmung als der zweite Isolationsbereich.
Vorteilhaft bei der Erfindung ist, daß das Verfahren relativ einfach durch­ geführt werden kann, da die erste Isolationsschicht nur ein einziges Mal einem fotolithografischen Prozeß unterworfen zu werden braucht, um gleichzeitig die ersten und zweiten Isolationsbereiche zu bilden.
Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezu­ gnahme auf die Zeichnungen im einzelnen erläutert. Es zeigen:
Fig. 1a bis 1d Querschnittsansichten zur Erläuterung eines konven­ tionellen Verfahrens zur Bildung einer Isolationsschicht einer Halbleiter­ einrichtung;
Fig. 2 ein Layout einer Halbleitereinrichtung in Übereinstimmung mit ei­ nem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 3 eine Querschnittsdarstellung entlang der Linie A-A' der Struktur von Fig. 2;
Fig. 4 eine Querschnittsdarstellung entlang der Linie B-B' der Struktur von Fig. 2;
Fig. 5a bis 5g Querschnittsansichten zur Erläuterung eines Verfah­ rens zur Bildung einer Isolationsschicht einer Halbleitereinrichtung, und zwar gesehen entlang der Linie A-A' und der Linie B-B' von Fig. 2;
Fig. 6 ein Layout einer Halbleitereinrichtung in Übereinstimmung mit ei­ nem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 7 eine Querschnittsdarstellung entlang der Linie A-A' der Struktur von Fig. 6;
Fig. 8 eine Querschnittsdarstellung entlang der Linie B-B' der Struktur von Fig. 6; und
Fig. 9a bis 9f Querschnittsansichten zur Erläuterung eines Verfah­ rens zur Bildung einer Isolationsschicht einer Halbleitereinrichtung, und zwar entlang der Linie A-A' und entlang der Linie B-B' von Fig. 6.
Nachfolgend werden die Ausführungsbeispiele der Erfindung im einzelnen erläutert.
Die Fig. 2 ist ein Layout einer Halbleitereinrichtung in Übereinstimmung mit einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Die Fig. 3 zeigt eine Querschnittsdarstellung entlang der Linie A-A' der Struk­ tur nach Fig. 2, während die Fig. 4 eine Querschnittsdarstellung ent­ lang der Linie B-B' der Struktur von Fig. 2 zeigt. Die Fig. 5a bis 5g sind Querschnitte zur Erläuterung des erfindungsgemäßen Verfahrens zur Bildung einer Isolationsschicht einer Halbleitereinrichtung entlang der Linien A-A' und B-B'. Abhängig von den Eigenschaften der Halbleiter­ einrichtung und ihres Designs ändern sich im vorliegenden Fall die Brei­ ten der Isolationsbereiche.
Wie in den Fig. 3 und 4 zu erkennen ist, werden ein relativ schmaler Isolationsbereich 32 und ein relativ breiter Isolationsbereich 33 durch Ät­ zen eines Substrats über eine vorbestimmte Tiefe hergestellt, wonach die geätzten Bereiche durch eine Isolationsschicht 36 aufgefüllt werden, so daß die Isolationsschicht 36 in den Isolationsbereichen planar zur Sub­ stratoberfläche liegt bzw. mit dieser fluchtet. Im relativ schmalen Isola­ tionsbereich 32 wird das Substrat in konventioneller Weise geätzt, um eine tiefe Ausnehmung zu erhalten. Im Gegensatz dazu wird das Substrat im re­ lativ breiten Isolationsschicht 32 partiell geätzt, um darauf eine Mehrzahl von inselförmigen Strukturen zu erhalten. Diese inselförmigen Struktu­ ren liegen jedoch unterhalb der Oberfläche des Substrats.
Die Fig. 5a bis 5f zeigen ein Verfahren zur Herstellung einer Isola­ tionsschicht einer Halbleitereinrichtung in Abhängigkeit der Breite eines Isolationsbereichs, und zwar gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Diese Figuren stellen Querschnittsansichten zur Erläuterung des Verfahrens zur Bildung der Isolationsschicht dar, und zwar entlang der Linien A-A' und B-B' von Fig. 2. Die Fig. 5g zeigt den fertigen Zustand.
Um eine Halbleitereinrichtung mit einem relativ schmalen Isolationsbe­ reich 32 und einem relativ weiten Isolationsbereich 33 zu erhalten, wird zuerst auf einem Halbleitersubstrat 30 eine erste Isolationsschicht 31 auf­ gebracht. Diese erste Isolationsschicht 31 wird dann mit einer (nicht dar­ gestellt) Fotoresistschicht bedeckt wie die Fig. 5a erkennen läßt. Diese Fotoresistschicht wird belichtet und entwickelt und auf diese Weise struk­ turiert, um ein ebenfalls nicht dargestelltes Fotoresistmuster zu erhalten.
In einem nächsten Schritt wird unter Verwendung des Fotoresistmusters als Maske die erste Isolationsschicht 31 partiell geätzt, um die Oberfläche des unter ihr liegenden Substrats 30 freizulegen. Auf diese Weise werden ein relativ schmaler erster Isolationsschichtbereich 32 und ein relativ wei­ ter zweiter Isolationsschichtbereich 33 definiert. Im vorliegenden Fall wird die erste Isolationsschicht 31 im relativ schmalen Isolationsschichtbe­ reich 32 so entfernt, daß das Substrat 30 über die gesamte Breite dieses schmalen Isolationsbereichs 32 freigelegt wird. Im Gegensatz dazu wird die erste Isolationsschicht 31 im relativ weiten zweiten Isolationsschicht­ bereich 33 nur partiell entfernt, um Inseln zu bilden, die zwischen sich Lücken mit vorbestimmter Breite aufweisen. Die Breite der ersten Isola­ tionsschicht 31, die im relativ weiten zweiten Isolationsbereich 32 entfernt wird, ist dabei schmaler als diejenige im relativ schmalen ersten Isola­ tionsbereich 32. Mit anderen Worten ist der Abstand zwischen den Inseln im zweiten Isolationsbereich 33 bzw. der Abstand zwischen Insel und dem angrenzenden Rest der ersten Isolationsschicht 31 geringer als die Breite des schmalen Isolationsbereichs 32.
Entsprechend der Fig. 5b wird dann das Fotoresistmuster entfernt. Da­ nach wird unter Verwendung der ersten Isolationsschicht 31 als Maske das in den ersten und zweiten Isolationsbereichen 32, 33 freigelegte Sub­ strat über eine vorbestimmte Tiefe geätzt, um eine erste Ausnehmung 32a und eine Mehrzahl von zweiten Ausnehmungen 33a zu erhalten. Mit ande­ ren Worten wird nur eine erste Ausnehmung 32a im ersten Isolationsbe­ reich 32 erhalten, während mehrere Ausnehmungen 33a im zweiten Isola­ tionsbereich 33 gebildet werden. Als erste Isolationsschicht 31 können entweder eine Siliziumnitridschicht oder eine Siliziumoxidschicht ver­ wendet werden. Die ersten und zweiten Isolationsbereiche 32, 33 werden zur selben Zeit strukturiert.
Eine andere Möglichkeit besteht darin, durch reaktives Ionenätzen (RIE-Verfahren) oder durch einen chemischen Trockenätzprozeß (CDE-Verfah­ ren) das Substrat 30 zu ätzen, um die ersten und zweiten Ausnehmungen 32a und 33a zu erhalten. Dabei werden die zweiten Ausnehmungen 33a so geätzt, daß sie eine schmalere Breite haben als die erste Ausnehmung 32a. Anschließend erfolgt eine Ionenimplantation in das Substrat hinein, um einen Kanalstopbereich zu erhalten.
Sodann wird auf die Oberfläche der gesamten so erhaltenen Struktur ei­ nen Schutzschicht 34 aufgebracht, wie die Fig. 5c erkennen läßt. Diese Schutzschicht 34 wird mittels eines CVD-Prozesses gebildet und kommt auf der ersten Isolationsschicht 31 sowie auf den freigelegten Bereichen des Substrats 30 zu liegen. Dabei kann die Schutzschicht 34 entweder eine Siliziumnitridschicht oder eine Siliziumoxidschicht sein. Sie wird so dick hergestellt, daß sie die zweiten Ausnehmungen 33a im zweiten Isolations­ bereich 33 vollständig ausfüllt, also die in der ersten Isolationsschicht 31 liegenden Lücken im zweiten Isolationsbereich 33. Andererseits wird die Schicht 34 aber auch so dünn genug hergestellt, daß die Ausnehmung 32a im ersten Isolationsbereich 32 nicht vollständig ausgefüllt wird. Hier kommt die Schutzschicht 34 nur am Boden und an den Seitenwänden der ersten Ausnehmung 32a zu liegen.
Entsprechend der Fig. 5d wird die Schutzschicht 34 dann zurückgeätzt, und zwar über eine Strecke, die dicker ist als die Schutzschicht 34 selbst, um auf diese Weise Schutzschicht-Seitenwandstücke 34a an den Seiten der ersten Ausnehmung 32a zu erhalten. Die zweiten Ausnehmungen 33a bleiben dabei im wesentlichen ausgefüllt. Da die zweiten Ausnehmungen 33a eine geringere Breite als die erste Ausnehmung 32a aufweisen, wird ein vorbestimmter Teil des Substrats 30 freigelegt, der zwischen den Schutzschicht-Seitenwandstücken 34a liegt, die sich an den Seiten der er­ sten Ausnehmung 32a befinden. Dagegen bleiben die zweiten Ausneh­ mungen 33a mit der Schutzschicht 34 ausgefüllt.
Sodann wird unter Verwendung der Schutzschicht-Seitenwandstücke 34a als Maske der freigelegte Bereich des Substrats 30 innerhalb der ersten Ausnehmung 32a geätzt, und zwar über eine vorbestimmte Tiefe, um eine dritte Ausnehmung 35 zu erhalten, wie in Fig. 5e gezeigt. Danach erfolgt unter Verwendung der ersten Isolationsschicht 31 und der Schutzschicht 34 sowie der Schutzschicht-Seitenwandstücke 34a als Masken eine Ione­ nimplantation in das Substrat 30 hinein, um einen Kanalstopbereich zu bilden. Anschließend werden die Schutzschicht-Seitenwandstücke 34a in der ersten Ausnehmung 32a und die Schutzschicht 34 in den zweiten Aus­ nehmungen 33a entfernt.
Sodann wird gemäß Fig. 5f unter Anwendung eines CMP-Verfahrens, also durch chemisch-mechanisches Polieren, die erste Isolationsschicht 31 im zweiten Isolationsbereich 33 entfernt. Ebenso können auf diese Weise im Anschluß daran die darunterliegenden Inseln des Substrats 30 über ei­ ne vorbestimmte Höhe abgetragen werden. Schließlich erfolgt zur Bildung eines Kanalstopbereichs eine weitere Implantation von Ionen in das Sub­ strat 30 hinein, und zwar unter Verwendung der ersten Isolationsschicht 31 als Maske.
In einem weiteren Schritt gemäß Fig. 5g wird eine zweite Isolations­ schicht 36 auf der gesamten Oberfläche der so erhaltenen Substratstruk­ tur gebildet, die auch innerhalb der ersten, zweiten und dritten Ausneh­ mungen 32a, 33a und 35 zu liegen kommt. Diese zweite Isolationsschicht 36 füllt diese Ausnehmungen aus und wird anschließend so zurückgeätzt, daß nur noch die ersten, zweiten und dritten Ausnehmungen 32a, 33a und 35 mit der zweiten Isolationsschicht 36 ausgefüllt sind. Die obere Fläche der zweiten Isolationsschicht 36 im Bereich der genannten Ausnehmun­ gen fluchtet dann mit der Oberfläche des Substrats 30. Die erste Isola­ tionsschicht 31 wird dann entfernt, um schließlich Isolationsschichten zu erhalten, mit denen eine Einrichtung von einer anderen Einrichtung elek­ trisch isoliert werden kann. Im vorliegenden Fall muß die zweite Isola­ tionsschicht 36 dick genug sein, um die ersten, zweiten und dritten Aus­ nehmungen 32a, 33a und 35 auszufüllen, wobei sie anschließend zurück­ geätzt wird, wie bereits erwähnt. Dabei kann die zweite Isolationsschicht 36 z. B. eine Oxidschicht sein. Das Rückätzen der zweiten Isolations­ schicht 36 erfolgt durch einen CMP-Prozeß, also durch chemisch-mecha­ nisches Polieren, um auf diese Weise die Oberfläche des Substrats 30 ein­ zuebnen bzw. zu planarisieren. Ein derartiger Prozeß könnte auch nach Abtragen der ersten Isolationsschicht 31 durchgeführt werden. Als Polier­ partikel beim CMP-Prozeß können Aluminiumoxid oder Siliziumoxid bzw. Silika zum Einsatz kommen. Ein Polierlösungsmittel könnte Ammonium­ florid oder wäßriges Ammoniak sein.
Die Fig. 6 zeigt ein Layout einer Halbleitereinrichtung nach einem zwei­ ten Ausführungsbeispiel der Erfindung, während die Fig. 7 eine Quer­ schnittsdarstellung entlang der Linie A-A' von Fig. 6 ist. Die Fig. 8 zeigt einen Querschnitt entlang der Linie B-B' von Fig. 6, während die Fig. 9a bis 9f Querschnittsansichten entlang der Linien A-A' und B-B' von Fig. 6 zeigen, um das Verfahren zur Bildung einer Isolationsschicht bei die­ ser Halbleitereinrichtung zu erläutern.
Wie weit bzw. breit eine Isolationsschicht ist, hängt von der Funktion der Halbleitereinrichtung und von ihrem Design ab.
Die Fig. 6 zeigt eine Isolationsschicht einer Halbleitereinrichtung für den Fall, daß Breiten zwischen Isolationsbereichen voneinander verschieden sind.
Gemäß den Fig. 7 und 8 werden ein relativ schmaler Isolationsbereich 53 und ein relativ weiter bzw. breiter Isolationsbereich 54 geätzt, und zwar über vorbestimmte und unterschiedliche Tiefen. Dabei wird die Isolations­ schicht 47 so geformt, daß sie kuppelförmig über das Substrat hinaus steht. Die Isolationsschicht 57 weist somit eine konvexe Oberfläche auf.
Innerhalb des relativ schmalen Isolationsbereichs 53 wird die Ausneh­ mung so geätzt, daß sie eine runde Form aufweist. Dagegen werden im re­ lativ weiten Isolationsbereich 54 die Ausnehmungen ebenfalls rund ge­ ätzt, jedoch sind sie hier hantelartig miteinander verbunden.
Die Fig. 9a bis 9f illustrieren ein anderes Verfahren zur Bildung eines Isolationsbereichs, der zur Trennung von Einrichtungen gegeneinander dient, wobei die Figuren Schnitte entlang der Linien A-A' und B-B' in Fig. 6 sind.
Um eine Halbleitereinrichtung mit einem relativ schmalen ersten Isola­ tionsbereich 53 und einem relativ weiten zweiten Isolationsbereich 54 auszubilden, wird gemäß Fig. 9a auf einem Halbleitersubstrat 50 zu­ nächst eine erste Isolationsschicht 51 aufgebracht, auf der dann eine zweite Isolationsschicht 52 zu liegen kommt. Sodann wird eine Masken­ schicht zur Verhinderung von Oxidation gebildet. Eine nicht dargestellte Fotoresistschicht wird auf die zweite Isolationsschicht 52 aufgebracht. Diese Fotoresistschicht wird belichtet und entwickelt, um strukturiert zu werden, so daß auf diese Weise ein nicht dargestellt es Fotoresistmuster entsteht. Sodann werden die ersten und zweiten Isolationsschichten 51, 52 im relativ schmalen ersten Isolationsbereich 53 und im relativ weiten zweiten Isolationsbereich 54 jeweils partiell entfernt. Die ersten und zwei­ ten Isolationsschichten 51 und 52 im ersten Isolationsbereich 53 werden über die gesamte Breite des ersten Isolationsbereichs 53 entfernt, um über diese Breite das gesamte darunterliegende Substrat freizulegen. Im Ge­ gensatz dazu werden die ersten und zweiten Isolationsschichten 51, 52 im relativ weiten zweiten Isolationsbereich 54 partiell nur so entfernt, daß in­ selförmige Bereiche im zweiten Isolationsbereich 54 verbleiben, die zwi­ schen sich und dem Rest der Isolationsschichten 51, 52 einen vorbe­ stimmten Abstand haben. Dieser Abstand ist auch zwischen den Inseln vorhanden. Die Entfernung der ersten und zweiten Isolationsschichten 51, 52 im relativ weiten zweiten Isolationsbereich 54 erfolgt so, daß sie über eine Breite beseitigt werden, die schmaler ist als diejenige des relativ schmalen ersten Isolationsbereichs 53. Die entstehenden Gräben im zwei­ ten Isolationsbereich 54 weisen somit eine geringere Breite auf als der im ersten Isolationsbereich 53 entstehende Graben.
Die erste Isolationsschicht 51 kann eine Kissenoxidschicht sein, während die zweite Isolationsschicht 52 aus Siliziumnitrid bestehen kann. Die er­ sten und zweiten Isolationsschichten 51, 52 dienen als Maskenschichten zur Verhinderung von Oxidation. Auf eine separate Oxidationsverhinde­ rungsschicht auf der Schicht 52 kann somit auch verzichtet werden. An­ stelle der aufeinanderliegenden Kissenoxidschicht und der Siliziumni­ tridschicht können in dieser Reihenfolge auch eine Siliziumnitridschicht und eine Siliziumoxidschicht zum Einsatz kommen.
Entsprechend der Fig. 9b wird jetzt das in den ersten und zweiten Isola­ tionsbereichen 53, 54 freigelegte Substrat über eine vorbestimmte Tiefe geätzt, um erste und zweite Ausnehmungen 53a, 54a zu erhalten, wobei die erste Isolationsschicht 51 und die zweite Isolationsschicht 52 als Ätz­ masken dienen. Im Querschnitt gesehen ergibt sich somit eine erste Aus­ nehmung 53a im ersten Isolationsbereich 53, während mehrere zweite Ausnehmungen 54a im zweiten Isolationsbereichen 54 entstehen. Dabei können zur Bildung der ersten und zweiten Ausnehmungen 53a, 54a ein reaktives Ionenätzverfahren oder ein CDE-Verfahren zum Einsatz kom­ men, um das Substrat 50 zu ätzen. Nach Bildung der Ausnehmungen 53a, 54a, von denen die zweiten Ausnehmungen 54a eine kleinere Breite auf­ weisen als die erste Ausnehmung 53a, erfolgt zur Bildung eines Kanalstop­ bereichs eine Ionenimplantation in das Substrat hinein, wobei die Fotore­ sistschicht und die ersten und zweiten Isolationsschichten 51, 52 als Ma­ sken dienen.
Gemäß Fig. 9c wird sodann die Fotoresistschicht entfernt. Es kommt ein CVD-Prozess zum Einsatz, um auf dem Substrat 50 eine Schutzschicht 55 zu bilden. Diese Schutzschicht 55 kommt also in den ersten und zweiten Ausnehmungen zu liegen und auf der Oberfläche der zweiten Isolations­ schicht 52. Dabei kann die Schutzschicht 55 aus Siliziumoxid bestehen und eine Dicke aufweisen, derart, daß sie die zweiten Ausnehmungen 54a vollständig ausfüllt. Die Schutzschicht 55 wird andererseits aber auch nur so dick aufgebracht, daß die erste Ausnehmung 53a nicht vollständig ausgefüllt wird. In der ersten Ausnehmung 53a kommt die Schutzschicht 55 nur am Boden und an den Seitenwänden der ersten Ausnehmung 53a zu liegen.
Wie die Fig. 9d zu erkennen läßt wird in einem weiteren Verfahrens­ schritt die Schutzschicht 55 über einen Bereich zurückgeätzt, der dicker ist als die Dicke der Schutzschicht 55 selbst, so daß einerseits die Schutz­ schicht 55 nach wie vor die zweiten Ausnehmungen 54a ausfüllt, während in der ersten Ausnehmung 53a an deren Seitenwänden Schutzschicht-Sei­ tenwandstücke 55a entstehen. Am Boden zwischen den Schutzschicht-Seitenwandstücken 55a liegt das Substrat 50 frei. Da die zweiten Ausneh­ mungen 54a eine geringere Breite aufweisen als die erste Ausnehmung 53a, wird auf diese Weise ein vorbestimmter Bereich des Substrats in der ersten Ausnehmung 53a freigelegt, der von den Schutzschicht-Seiten­ wandstücken 55a umgeben ist. Im Gegensatz dazu sind die zweiten Aus­ nehmungen 54a nach wie vor mit der Schutzschicht 55 ausgefüllt.
Im Anschluß daran wird der freigelegte Bereich des Substrats 50 in der er­ sten Ausnehmung 53a über eine vorbestimmte Tiefe geätzt, um eine dritte Ausnehmung 56 zu erhalten. Dies ist in Fig. 9e gezeigt. Bei diesem Ätz­ vorgang dienen die Schutzschicht-Seitenwandstücke 55a als Ätzmaske. Sodann werden zur Bildung eines Kanalstopbereichs Ionen in das Sub­ strat 50 implantiert, wobei die ersten und zweiten Isolationsschichten 51, 52 und die Schutzschicht 55 als Implantationsmasken dienen. Schließlich werden die Schutzschicht-Seitenwandstücke 55a in der ersten Ausneh­ mung 53a und die Schutzschichtreste 55 in den zweiten Ausnehmungen 54a entfernt.
Unter Verwendung der ersten und zweiten Isolationsschichten 51, 52 als Masken werden danach die ersten, zweiten und dritten Ausnehmungen 53a, 54a und 56 getempert, und zwar unter oxidbildenden Bedingungen bei nicht weniger als 800°C, um auf diese Weise eine dritte Isolations­ schicht 57 zu bilden, die eine Dicke von 300 bis 500 nm (3000 bis 5000 Ångström) aufweist. Zur selben Zeit werden infolge der Bildung von Vogel­ schnäbeln die dritte Isolationsschicht 57 und die erste Isolationsschicht 51 miteinander verbunden. Die verbleibenden ersten und zweiten Isola­ tionsschichten 51, 52 werden entfernt. Die dritte Isolationsschicht 57 ist eine Oxidschicht. Die Verbindung über die Vogelschnäbel erfolgt zwischen den Ausnehmungen des zweiten Isolationsbereichs 54, also oberhalb der in ihm vorhandenen Inseln. Somit sind auf dem Substrat 50 gemäß Fig. 9f Oxidschichten sowohl im ersten Isolationsbereich als auch im gesam­ ten zweiten Isolationsbereich vorhanden. Im letzteren allerdings mit un­ terschiedlicher Dicke.
Mit dem erfindungsgemäßen Verfahren werden verbesserte Isolationsei­ genschaften der Halbleitereinrichtung erhalten, da die Isolationsschicht in den ersten und zweiten Isolationsbereichen sowohl in vertikaler als auch in lateraler Richtung gebildet wird. Außerdem braucht nur eine Maske verwendet zu werden, um zur selben Zeit durch einen fotolithografi­ schen Prozeß die ersten und zweiten Isolationsbereiche zu bilden, so daß sich das Verfahren zur Herstellung der Isolationsbereiche erheblich ver­ einfacht.

Claims (18)

1. Verfahren zur Bildung einer Isolationsschicht einer Halbleiterein­ richtung, bei der ein Substrat einen ersten Isolationsbereich und einen zweiten Isolationsbereich aufweist, der weiter ist als der erste Isolations­ bereich, mit folgenden Schritten:
  • - Bildung einer ersten Isolationsschicht (31; 52) auf einem Substrat (30, 50);
  • - Bildung sowohl einer ersten Ausnehmung (32a; 53a) im ersten Isola­ tionsbereich (32; 53) als auch einer Mehrzahl von zweiten Ausnehmungen (33a; 54a) im zweiten Isolationsbereich (33; 54), indem die erste Isolations­ schicht nur einmal einem fotolithografischen Prozeß ausgesetzt wird;
  • - Bildung einer dritten Ausnehmung (35; 56), die tiefer ist als die erste Ausnehmung, im Zentralbereich der ersten Ausnehmung im ersten Isola­ tionsbereich; und
  • - Füllen der ersten, zweiten und dritten Ausnehmungen mit Isola­ tionsmaterialien oder mit einer thermischen Oxidationsschicht.
2. Verfahren zur Bildung einer Isolationsschicht einer Halbleiterein­ richtung, bei der ein Substrat einen ersten Isolationsbereich und einen zweiten Isolationsbereich aufweist, der weiter ist als der erste Isolations­ bereich, mit folgenden Schritten:
  • - Bildung einer ersten Isolationsschicht (31) auf einem Halbleitersub­ strat (30);
  • - Strukturieren der ersten Isolationsschicht (31) zur Bildung eines er­ sten und eines zweiten Isolationsbereichs (32; 33) sowie Bildung einer er­ sten Ausnehmung (32a) im ersten Isolationsbereich (32) sowie einer Mehr­ zahl von zweiten Ausnehmungen (33a) im zweiten Isolationsbereich (33);
  • - Bildung einer zweiten Isolationsschicht (34) auf der ersten Isola­ tionsschicht (31);
  • - Bildung von Seitenwandstücken (34a) in der ersten Ausnehmung (32a) und Ausfüllen der zweiten Ausnehmungen (33a) mit der zweiten Iso­ lationsschicht (34);
  • - Ätzen der freigelegten Fläche des Substrats (30) im ersten Isolations­ bereich (32) mit den Seitenwandstücken (34a) der ersten Ausnehmung (32a) als Maske, um eine dritte Ausnehmung (35) zu erhalten;
  • - Entfernen der zweiten Isolationsschicht (34);
  • - Abtragen der ersten Isolationsschicht (31) im Bereich des zweiten Isolationsbereichs (33) sowie weiteres teilweises Abtragen der darunter befindlichen Inselstrukturen; und
  • - Füllen der ersten, zweiten und dritten Ausnehmungen mit einer drit­ ten Isolationsschicht (36) und Entfernen der ersten Isolationsschicht (31).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zweiten Ausnehmungen (33a) eine Breite aufweisen, die kleiner ist als die­ jenige der ersten Ausnehmung (32a).
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Substrat (30) einem RIE-Prozeß (reaktives Ionenätzen) oder einem CDE-Prozeß (chemisches Trockenätzen) unterworfen wird, um die ersten und zweiten Ausnehmungen (32a, 33a) zu erhalten.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die dritte Isolationsschicht (36) dick genug ist, um die ersten, zweiten und dritten Ausnehmungen auszufüllen.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeich­ net, daß die zweite Isolationsschicht (34) durch einen CVD-Prozess gebil­ det wird.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeich­ net, daß die erste Isolationsschicht (31) durch einen CMP-Prozeß (che­ misch-mechanisches Polieren) abgetragen wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß beim CMP-Prozeß als Polierpartikel Aluminiumoxid oder Silika verwendet wer­ den, und das als Polierlösungsmittel Ammoniumflurid oder wäßriges Am­ moniak zum Einsatz kommen.
9. Verfahren nach einem der Ansprüche 2 bis 8, dadurch gekennzeich­ net, daß die dritte Ausnehmung (35) im Zentralbereich der ersten Ausneh­ mung (32a) gebildet wird und tiefer ist als diese.
10. Verfahren nach einem der Ansprüche 2 bis 9, dadurch gekennzeich­ net, daß die erste Isolationsschicht (31) entweder eine Siliziumnitrid­ schicht oder eine Siliziumoxidschicht ist.
11. Verfahren nach einem der Ansprüche 2 bis 10, dadurch gekenn­ zeichnet, daß der relativ schmale erste Isolationsbereich (32) und der re­ lativ weite zweite Isolationsbereich (33) gleichzeitig strukturiert werden.
12. Verfahren nach einem der Ansprüche 2 bis 11, dadurch gekenn­ zeichnet, daß die zweite Isolationsschicht (34) entweder eine Siliziumni­ tridschicht oder eine Silizimoxidschicht ist.
13. Verfahren nach einem der Ansprüche 2 bis 12, dadurch gekenn­ zeichnet, daß die zweite Isolationsschicht (34) dick genug ist, um die zwei­ ten Ausnehmungen (33a) vollständig auszufüllen, die sich in der ersten Isolationsschicht (31) und im Substrat 30 befinden.
14. Verfahren zur Bildung einer Isolationsschicht einer Halbleiterein­ richtung, bei der ein Substrat einen ersten Isolationsbereich und einen zweiten Isolationsbereich aufweist, der weiter ist als der erste Isolations­ bereich, mit folgenden Schritten:
  • - Bildung einer ersten und einer zweiten Isolationsschicht (51, 52) auf einem Substrat (50);
  • - Strukturieren der ersten und zweiten Isolationsschichten (51, 52) zur Bildung eines ersten und eines zweiten Isolationsbereichs (53, 54);
  • - Bildung einer ersten Ausnehmung (53a) im ersten Isolationsbereich (53) sowie einer Mehrzahl von zweiten Ausnehmungen (54a) im zweiten Isolationsbereich (54);
  • - Bildung einer dritten Isolationsschicht (55) auf der zweiten Isola­ tionsschicht (52) zwecks Bildung von Seitenwandstücken (55a) in der er­ sten Ausnehmung (53a) sowie zum Ausfüllen der zweiten Ausnehmungen (54a) mit der dritten Isolationsschicht (55);
  • - Ätzen des freiliegenden Bereich des Substrats (50) im ersten Isola­ tionsbereich (53) über eine vorbestimmte Tiefe, wobei die Seitenwand­ stücke (55a) in der ersten Ausnehmung (53a) als Maske dienen, um auf diese Weise eine dritte Ausnehmung (56) zu erhalten;
  • - Entfernen der dritten Isolationsschicht (55);
  • - Durchführung eines Temperprozesses zur Bildung einer vierten Iso­ lationsschicht (57) in den ersten, zweiten und dritten Ausnehmungen; und - Entfernen der ersten und zweiten Isolationsschichten (51, 52).
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß ein aus der ersten und der zweiten Isolationsschicht bestehender Stapel aus einer Oxidschicht und einer Nitridschicht besteht, oder umgekehrt, und daß dieser Stapel eine Maskenschicht zur Verhinderung von Oxidation bildet.
16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die ersten und zweiten Ausnehmungen durch einen RIE-Prozeß oder durch einen CDE-Prozeß gebildet werden.
17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekenn­ zeichnet, daß die Breite der zweiten Ausnehmungen (54a) kleiner ist als die Breite der ersten Ausnehmung (53a).
18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekenn­ zeichnet, daß die vierte Isolationsschicht (57) durch Temperung bei einer Temperatur von etwa 800°C gebildet wird und eine Dicke von etwa 300 bis 500 nm (3000 bis 5000 Ångström) erhält.
DE19717358A 1996-10-30 1997-04-24 Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung Expired - Fee Related DE19717358B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR49954/96 1996-10-30
KR1019960049954A KR100236097B1 (ko) 1996-10-30 1996-10-30 반도체 장치의 격리막 형성방법

Publications (2)

Publication Number Publication Date
DE19717358A1 true DE19717358A1 (de) 1998-05-07
DE19717358B4 DE19717358B4 (de) 2006-07-27

Family

ID=19479686

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19717358A Expired - Fee Related DE19717358B4 (de) 1996-10-30 1997-04-24 Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung

Country Status (4)

Country Link
US (2) US6852606B1 (de)
JP (1) JP3114062B2 (de)
KR (1) KR100236097B1 (de)
DE (1) DE19717358B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045435B1 (en) * 1998-11-03 2006-05-16 Mosel Vitelic Inc Shallow trench isolation method for a semiconductor wafer
KR100719366B1 (ko) 2005-06-15 2007-05-17 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204133A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Manufacture of semiconductor integrated circuit
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4491486A (en) * 1981-09-17 1985-01-01 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
JPS5848437A (ja) * 1981-09-17 1983-03-22 Toshiba Corp 半導体装置の製造方法
US4390393A (en) * 1981-11-12 1983-06-28 General Electric Company Method of forming an isolation trench in a semiconductor substrate
JPS59124141A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体装置の製造方法
US4492008A (en) * 1983-08-04 1985-01-08 International Business Machines Corporation Methods for making high performance lateral bipolar transistors
US4609934A (en) * 1984-04-06 1986-09-02 Advanced Micro Devices, Inc. Semiconductor device having grooves of different depths for improved device isolation
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
JPS6467945A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Wiring layer formed on buried dielectric and manufacture thereof
US5298450A (en) * 1987-12-10 1994-03-29 Texas Instruments Incorporated Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits
US4962064A (en) * 1988-05-12 1990-10-09 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
JPH01287951A (ja) * 1988-05-16 1989-11-20 Toshiba Corp 半導体装置の製造方法
US4876214A (en) * 1988-06-02 1989-10-24 Tektronix, Inc. Method for fabricating an isolation region in a semiconductor substrate
US4994406A (en) * 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures
US5065217A (en) * 1990-06-27 1991-11-12 Texas Instruments Incorporated Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits
FR2667440A1 (fr) * 1990-09-28 1992-04-03 Philips Nv Procede pour realiser des motifs d'alignement de masques.
US5112772A (en) * 1991-09-27 1992-05-12 Motorola, Inc. Method of fabricating a trench structure
JPH05152429A (ja) * 1991-11-28 1993-06-18 Nec Corp 半導体装置の製造方法
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
US5371036A (en) * 1994-05-11 1994-12-06 United Microelectronics Corporation Locos technology with narrow silicon trench
JP3329640B2 (ja) * 1995-10-10 2002-09-30 株式会社東芝 半導体装置の製造方法
US5899727A (en) * 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
JPH09312330A (ja) * 1996-05-21 1997-12-02 Oki Electric Ind Co Ltd 素子間分離領域の形成方法
US5747377A (en) * 1996-09-06 1998-05-05 Powerchip Semiconductor Corp. Process for forming shallow trench isolation
US5893744A (en) * 1997-01-28 1999-04-13 Advanced Micro Devices Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation
US5817567A (en) * 1997-04-07 1998-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Shallow trench isolation method
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices

Also Published As

Publication number Publication date
US6852606B1 (en) 2005-02-08
DE19717358B4 (de) 2006-07-27
JPH10135318A (ja) 1998-05-22
US6979876B2 (en) 2005-12-27
KR19980030508A (ko) 1998-07-25
US20030219958A1 (en) 2003-11-27
KR100236097B1 (ko) 1999-12-15
JP3114062B2 (ja) 2000-12-04

Similar Documents

Publication Publication Date Title
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE102010037093B4 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
EP0637062B1 (de) Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE4341171A1 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE10205077B4 (de) Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE19717880C2 (de) Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
EP1709677B1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
DE19835891A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE19653632A1 (de) Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselben
DE4426604B4 (de) Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
DE10248218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19830161A1 (de) Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE19717358A1 (de) Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DD280851A1 (de) Verfahren zur herstellung von graben-speicherzellen
DE69826233T2 (de) Verfahren zur Herstellung eines SOI-Substrates
DE4444609C2 (de) Verfahren zur Herstellung einer Halbleiterschaltung mit Grabenbereichen und Feldoxidbereichen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 19758858

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19758858

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101