DE19717358B4

DE19717358B4 - Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung

Info

Publication number: DE19717358B4
Application number: DE19717358A
Authority: DE
Inventors: Young Kwon Jun
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 1996-10-30
Filing date: 1997-04-24
Publication date: 2006-07-27
Anticipated expiration: 2017-04-25
Also published as: US6852606B1; JPH10135318A; US6979876B2; KR19980030508A; US20030219958A1; KR100236097B1; JP3114062B2; DE19717358A1

Abstract

Verfahren, bei dem eine Isolationsschicht in ersten und zweiten Isolationsbereichen (53, 54) in einem Halbleitersubstrat (50) einer Halbleitereinrichtung gebildet wird, wobei der zweite Isolationsbereich (54) weiter ist als der erste Isolationsbere ich (53), mit folgenden Schritten:
– Bildung einer ersten Isolationsschicht (51) und einer zweiten Isolationsschicht (52) auf dem Halbleitersubstrat (50);
– Strukturieren der ersten Isolationsschicht (51) und der zweiten Isolationsschicht (52), wobei eine erste Ausnehmung (53a) im ersten Isolationsbereich (53) und eine Mehrzahl von zweiten Ausnehmungen (54a) im zweiten Isolationsbereich (54) gebildet werden;
– gleichzeitige Bildung der ersten Ausnehmung (53a) und der zweiten Ausnehmungen (54a) unter Verwendung der strukturierten Isolationsschichten (51, 52) als Maske;
– Bildung einer dritten Ausnehmung (56), die tiefer ist als die erste Ausnehmung (53a), im Zentralbereich der ersten Ausnehmung (53a) im ersten Isolationsbereich (53);
– Durchführung eines Temperprozesses, bei dem eine vierte Isolationsschicht (57) in der ersten Ausnehmung (53a), in...

Description

Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung, und insbesondere auf ein Verfahren zur Bildung einer solchen Isolationsschicht, die zu verbesserten Isolationseigenschaften führt, insbesondere im Fall einer hochintegrierten Halbleitereinrichtung.

Ein konventionelles Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung wird nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen erläutert.

Die 1a bis 1d zeigen das konventionelle Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung. Gemäß 1a wird auf der Oberfläche eines Halbleitersubstrats 1 eine erste Isolationsschicht 2 gebildet, und zwar durch Anwendung eines CVD-Prozesses, also durch chemische Dampfabscheidung im Vakuum. Im vorliegenden Fall weist die erste Isolationsschicht 2 eine Dicke von 1μm auf. Die erste Isolationsschicht 2 wird partiell strukturiert, und zwar durch ein RIE-Verfahren bzw. durch reaktives Ionenätzen, wodurch ein vorbestimmter Teil des Substrats 1 freigelegt wird. Auf diese Weise wird ein Kontaktloch erhalten. Als nächstes wird auf der so erhaltenen Struktur eine zweite Isolationsschicht 3 mit einer Dicke von 0,1 μm aufgebracht. Dies erfolgt wiederum mittels eines CVD-Prozesses. Die zweite Isolationsschicht 3 kommt dann auf der ersten Isolationsschicht 2 zu liegen sowie auf dem freigelegten Substrat 1.

Anschließend wird die zweite Isolationsschicht 3 zurückgeätzt, um an den Seitenwänden des in der Schicht 2 vorhandenen Loches Seitenwandstücke 3a zu erhalten. Danach wird das Substrat 1 bis zu einer vorbestimmten Tiefe geätzt, wobei die erste Isolationsschicht 2 und die Seitenwandstücke 3a als Masken dienen, wie in 1b zu erkennen ist. Dabei wird das Substrat 1 über eine Breite von 0,1 μm sowie über eine Tiefe von 0,5 μm geätzt.

Dann werden die erste Isolationsschicht 2 und die Seitenwandstücke 3a gemäß 1c entfernt, um das Substrat 1 freizulegen. Auch wird die Oberfläche des Substrats 1 getempert, um Beschädigungen des Substrats 1 zu beseitigen, die durch das Entfernen der ersten Isolationsschicht 2 und der Seitenwandstücke 3a hervorgerufen wurden. Danach wird veranlaßt, das eine Oxidschicht 4 auf der gesamten Oberfläche des Substrats 1 aufwächst, und zwar mit einer Breite bzw. Dicke von 20 nm (200 Ångström). Anschließend wird durch einen Aufwachsprozess eine dritte Isolationsschicht 5 mit einer Dicke von 300 nm (3000 Ångström) auf der Oxidschicht 4 gebildet, und zwar durch einen CVD-Prozess. Sodann wird auf die dritte Isolationsschicht 5 einen Fotoresistschicht aufgebracht. Diese Fotoresistschicht wird belichtet und entwickelt, um ein Fotoresistmuster 6 zu erhalten, wie es ebenfalls in 1c zu erkennen ist. Es liegt oberhalb der im Substrat 1 vormals vorhandenen Öffnung und erstreckt sich ein wenig über beide Seiten dieser Öffnung hinaus.

In einem weiteren Schritt wird die dritte Isolationsschicht 5 durch einen RIE-Prozess teilweise entfernt, also durch reaktives Ionenätzen, wobei das Fotoresistmuster 6 als Maske dient. Nach der so erfolgten Entfernung der dritten Isolationsschicht 5 werden Borionen in das Substrat dreimal implantiert, wobei die Borionen jedesmal eine unterschiedliche Energie aufweisen. Die Borionenstärke beträgt 3 × 10¹² Ionen/cm², während die Energien von Implantationsvorgang zu Implantationsvorgang 130 KeV, 180 KeV und 260 KeV betragen.

Das konventionelle Verfahren zur Bildung der Isolationsschicht weist allerdings eine Reihe von Problemen auf.

So könnte das Halbleitersubstrat dadurch beschädigt werden, daß ein Isolationsbereich des Substrats geätzt wird. Da die Ätzung des Isolationsbereichs unter sehr steilem Winkel erfolgt, können Ladestrom-Fokussierpunkte entstehen, was zu Leckströmen führt. Bildet andererseits ein Isolationsbereich ein großes Muster, so erhöht sich die Ätzbreite des Substrats, was zu Schwierigkeiten bei der Planarisierung der Oberfläche des Isolationsbereichs führt.

Die US 5,536,675 beschreibt ein Verfahren zur Herstellung einer Isolationsstruktur für Halbleitervorrichtungen, bei dem zunächst auf einem Substrat eine erste Isolationsschicht aus einem Kissenoxid und einem Siliziumnitrid gebildet wird. Anschließend wird ein Photoresist abgeschieden und gemustert, um Ausnehmungen zu erhalten. Anschließend wird eine Oxidschicht in den Ausnehmungen gebildet, um dann mit Hilfe eines photolithographischen Prozesses, bei dem ein weiterer Photoresist gemustert wird, eine dritte tiefe Ausnehmung im Bereich der zweiten Ausnehmung zu schaffen. Anschließend wird auf der Oberfläche der dritten Ausnehmung eine Oxidschicht gebildet. Als letztes wird dann Siliziumoxid oder Siliziumnitrid in die Ausnehmungen oder Gräben gefüllt.

Die US 5,065,217 beschreibt ebenfalls ein Verfahren zur gleichzeitigen Herstellung von Isolationsstrukturen für Bipolar- und CMOS-Schaltkreise, die im Wesentlichen gleiche Breite oder Weite aber unterschiedliche Tiefen besitzen. Hierbei werden auf einem Substrat nacheinander eine Oxidschicht, eine Nitridschicht und eine Photoresistschicht abgeschieden. Die Photoresistschicht wird gemustert, um die Nitridschicht zu strukturieren. Anschließend wird eine zweite Photoresistschicht aufgebracht und gemustert, um anschließend durch anisotropes Ätzen einen tiefen Graben im Substrat auszubilden. Nach Entfernen des Photoresists wird unter Verwendung der Nitridschicht als Maske ein weiterer Ätzprozeß ausgeführt, um im Bereich des Grabens die flache Vertiefung und daneben den flachen Graben auszubilden. Dann wird in einer oxidierenden Umgebung an den freiliegenden Wänden des Substrats eine Oxidschicht erzeugt. Danach wird eine Schicht aus undotiertem Polysilizium auf der gesamten Oberfläche der resultierenden Struktur abgeschieden und rückgeätzt, wobei auch die Nitridschicht und die Oxidschicht entfernt werden.

Die US 4,491,486 beschreibt ein Verfahren zum Herstellen einer Halbleitervorrichtung. Hierbei wird auf einem Siliziumsubstrat eine Isolationsschicht gebildet und photolitographisch gemustert, um durch reaktives Ionenätzen Gräben in dem Siliziumsubstrat zu bilden, wobei die Isolationsschicht als Maske dient. Anschließend wird auf dem Siliziumsubstrat ein Photoresist aufgebracht, wobei sich ein belichteter Abschnitt des Photoresists zwischen zwei Gräben erstreckt. Nach dem Entwickeln des Photoresists wird dieser freiliegende Abschnitt des Siliziumsubstrats unter Verwendung des verbleibenden Photoresists als Maske geätzt, um eine Ausnehmung zu bilden. Danach wird ein Siliziumoxidfilm abgeschieden, um die gesamte Oberfläche zu bedecken und das Innere der Gräben zu füllen. Anschließend wird oberhalb der Ausnehmung ein weiterer Photoresist aufgebracht, um die Oxidschicht der unter halb der Ausnehmung liegenden Gräben sowie die diese Gräben verbindende Oxidschicht vor einem Geätzt werden zu schützen. Nach dem Entfernen der Oxidschicht auf der Siliziumoxidoberfläche bleiben somit ein einzelner Graben sowie zwei durch eine Oxidschicht verbundene Gräben in dem Siliziumsubstrat erhalten.

Die US 4,472,240 beschreibt ein Verfahren zum Bilden eines Grabens in einem Halbleitersubstrat. Dieser Graben wird in zwei Schritten gebildet. In dem ersten Schritt wird ein flacher Graben in dem Halbleitersubstrat gebildet und danach eine dünne Maskenschicht auf dem gesamten Substrat aufgebracht. Nach dem selektiven Entfernen dieser Maskenschicht an der Oberfläche sowie an dem Boden des flachen Grabens durch anisotropes vertikales Ätzen bleibt ein Teil der dünnen Maskenschicht an den Wänden des flachen Grabens bestehen, der den Randbereich des Bodens des flachen Grabens abdeckt. Durch einen weiteren Ätzschritt wird ein zweiter Graben mit geringerem Durchmesser innerhalb des ersten flachen Grabens geätzt, wobei die dünne Maskenschicht als Maske dient. Danach wird die dünne Maskenschicht entfernt und der erhaltene stufenförmige Graben wird mit einem isolierenden Material oder einem Elektrodenmaterial gefüllt.

Die US 4,609,934 beschreibt eine Halbleitervorrichtung mit Gräben verschiedener Tiefen für verbesserte Isolationseigenschaften. Hierbei wird nach der Bildung eines breiten sowie zwei dünnen Gräben eine Schutzschicht von Siliziumoxid auf der gesamten Oberfläche abgeschieden, so dass die Oxidschicht die engen Gräben vollständig, den breiten Graben jedoch nur teilweise, d.h. am Boden sowie an den Wänden, befüllt. Durch einen anisotropen Ätzschritt wird die Oxidschicht von dem Boden des breiten Grabens entfernt, wobei die verbleibende Oxidschicht an den Wänden des breiten Grabens als weitere Maske für einen weiteren Ätzschritt dient, worin ein noch tieferer Graben in die Bodenfläche des breiten Grabens geätzt wird. Dieser Graben kann mit einem nichtleitenden Füllmaterial wie zum Beispiel Oxid gefüllt werden.

Die US 5,474,953 beschreibt ein Verfahren zum Bilden eines Isolationsbereichs in einem Halbleitersubstrat, der eine Kombination eines selektiven Oxidationsfilms und eines Grabenisolationsbereichs umfasst. Hierbei wird ein Graben in einem Halbleitersubstrat gebildet, danach wird ein Siliziumoxidfilm auf der Oberfläche des Grabens abgeschieden und Polysilizium innerhalb des Grabens abgelagert, das wiederum von einem Siliziumoxidfilm bedeckt wird. Der Siliziumoxidfilm wird auf eine vorbestimmte Tiefe herabgeätzt, um einen hohlen Abschnitt zu bilden. Danach wird Po lysilizium innerhalb des hohlen Abschnitts und auf beiden Oberflächen des Polysiliziums sowie dem Halbleitersubstrat abgeschieden. Letztendlich wird ein Abschnitt, der das Polysilizium innerhalb des hohlen Abschnitts umfasst, das Polysilizium innerhalb des Grabens und das Halbleitersubstrat in der Nähe des Grabens einer selektiven Oxidation ausgesetzt, um einen selektiven Oxidationsfilmbereich zu bilden.

Die US 5,112, 772 beschreibt ein weiteres Verfahren zum Herstellen einer Grabenstruktur in einem Halbleitersubstrat. Dieses Substrat weist zwei übereinander liegende Schichten auf, durch die ein Graben hindurch in das Substrat gebildet wird. Nach der Bildung eines dielektrischen Einsatzes in dem Graben wird der Graben mit Füllmaterial befüllt, das über die Oberfläche des Substrats hinausragt. Teile der Grabenfüllung, die über dem Grabenfüllmaterial angeordnet sind, werden entfernt und eine konforme Schicht wird über der Oberfläche der gesamten Struktur gebildet, d.h. dem Graben und der zweiten Schicht. Diese konforme Schicht wird dann oxidiert.

Die US 4,876,214 beschreibt ein Verfahren zum Herstellen eines Isolationsbereichs in einem Halbleitersubstrat. Hierbei wird zunächst eine Isolierschicht auf dem Substrat gebildet und nach dem Aufbringen einer Maskenschicht auf der isolierenden Schicht ein Graben unter Verwendung der Maskenschicht gebildet, der sich durch die Isolationsschicht sowie das Substrat erstreckt. Nach dem Oxidieren der inneren Oberfläche des Grabens, bis sich die Isolierschicht in den Graben erstreckt, wird ein Teil des Grabens mit Halbleitermaterial befüllt. Nach einem weiteren Oxidationsschritt wird die Maskenschicht in einer solchen Weise entfernt, dass ein benachbarter Abschnitt um den Graben freigelegt wird. Letztendlich wird die freigelegte Oberfläche des Halbleitermaterials und Teile des Substrats benachbart zu dem Graben oxidiert.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Bildung einer Isolationsschicht einer Halbleitereinrichtung zu schaffen, mit dem sich eine exzellente Planarisierung der Halbleitereinrichtung erreichen läßt, und zwar unabhängig von der Breite von Isolationsbereichen.

Die Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen werden in den Unteransprüchen dargelegt.

Vorteilhaft bei der Erfindung ist, daß das Verfahren relativ einfach durchgeführt werden kann, da die erste Isolationsschicht nur ein einziges Mal einem fotolithografischen Prozess unterworfen zu werden braucht, um gleichzeitig die ersten und zweiten Isolationsbereiche zu bilden.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen im einzelnen erläutert. Es zeigen:
1a bis 1d Querschnittsansichten zur Erläuterung eines konventionellen Verfahrens zur Bildung einer Isolationsschicht einer Halbleitereinrichtung;
2 ein Layout einer Halbleitereinrichtung;
3 eine Querschnittsdarstellung entlang der Linie A-A' der Struktur von 2;
4 eine Querschnittsdarstellung entlang der Linie B-B' der Struktur von 2;
5a bis 5g Querschnittsansichten zur Erläuterung eines Verfahrens zur Bildung einer Isolationsschicht einer Halbleitereinrichtung, und zwar gesehen entlang der Linie A-A' und der Linie B-B' von 2;
6 ein Layout einer Halbleitereinrichtung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
7 eine Querschnittsdarstellung entlang der Linie A-A' der Struktur von 6;
8 eine Querschnittsdarstellung entlang der Linie B-B' der Struktur von 6; und
9a bis 9f Querschnittsansichten zur Erläuterung eines Verfahrens zur Bildung einer Isolationsschicht einer Halbleitereinrichtung, und zwar entlang der Linie A-A' und entlang der Linie B-B' von 6.
Nachfolgend werden eine mögliche Ausführungsform sowie ein Ausführungsbeispiel der Erfindung im einzelnen erläutert.
Die 2 ist ein Layout einer Halbleitereinrichtung. Die 3 zeigt eine Querschnittsdarstellung entlang der Linie A-A' der Struktur nach 2, während die 4 eine Querschnittsdarstellung ent lang der Linie B-B' der Struktur von 2 zeigt. Die 5a bis 5g sind Querschnitte zur Erläuterung eines Verfahrens zur Bildung einer Isolationsschicht einer Halbleitereinrichtung entlang der Linien A-A' und B-B'. Abhängig von den Eigenschaften der Halbleitereinrichtung und ihres Designs ändern sich im vorliegenden Fall die Breiten der Isolationsbereiche.
Wie in den 3 und 4 zu erkennen ist, werden ein relativ schmaler Isolationsbereich 32 und ein relativ breiter Isolationsbereich 33 durch Ätzen eines Substrats über eine vorbestimmte Tiefe hergestellt, wonach die geätzten Bereiche durch eine Isolationsschicht 36 aufgefüllt werden, so daß die Isolationsschicht 36 in den Isolationsbereichen planar zur Substratoberfläche liegt bzw. mit dieser fluchtet. Im relativ schmalen Isolationsbereich 32 wird das Substrat in konventioneller Weise geätzt, um eine tiefe Ausnehmung zu erhalten. Im Gegensatz dazu wird das Substrat im relativ breiten Isolationsschicht 32 partiell geätzt, um darauf eine Mehrzahl von inselförmigen Strukturen zu erhalten. Diese inselförmigen Strukturen liegen jedoch unterhalb der Oberfläche des Substrats.
Die 5a bis 5f zeigen ein Verfahren zur Herstellung einer Isolationsschicht einer Halbleitereinrichtung in Abhängigkeit der Breite eines Isolationsbereichs. Diese Figuren stellen Querschnittsansichten zur Erläuterung des Verfahrens zur Bildung der Isolationsschicht dar, und zwar entlang der Linien A-A' und B-B' von 2. Die 5g zeigt den fertigen Zustand.
Um eine Halbleitereinrichtung mit einem relativ schmalen Isolationsbereich 32 und einem relativ weiten Isolationsbereich 33 zu erhalten, wird zuerst auf einem Halbleitersubstrat 30 eine erste Isolationsschicht 31 aufgebracht. Diese erste Isolationsschicht 31 wird dann mit einer (nicht dargestellt) Fotoresistschicht bedeckt, wie die 5a erkennen läßt. Diese Fotoresistschicht wird belichtet und entwickelt und auf diese Weise strukturiert, um ein ebenfalls nicht dargestelltes Fotoresistmuster zu erhalten.
In einem nächsten Schritt wird unter Verwendung des Fotoresistmusters als Maske die erste Isolationsschicht 31 partiell geätzt, um die Oberfläche des unter ihr liegenden Substrats 30 freizulegen. Auf diese Weise werden ein relativ schmaler erster Isolationsschichtbereich 32 und ein relativ weiter zweiter Isolationsschichtbereich 33 definiert. Im vorliegenden Fall wird die erste Isolationsschicht 31 im relativ schmalen Isolationsschichtbereich 32 so entfernt, daß das Substrat 30 über die gesamte Breite dieses schmalen Isolationsbereichs 32 freigelegt wird. Im Gegensatz dazu wird die erste Isolationsschicht 31 im relativ weiten zweiten Isolationsschichtbereich 33 nur partiell entfernt, um Inseln zu bilden, die zwischen sich Lücken mit vorbestimmter Breite aufweisen. Die Breite der ersten Isolationsschicht 31, die im relativ weiten zweiten Isolationsbereich 32 entfernt wird, ist dabei schmaler als diejenige im relativ schmalen ersten Isolationsbereich 32. Mit anderen Worten ist der Abstand zwischen den Inseln im zweiten Isolationsbereich 33 bzw. der Abstand zwischen Insel und dem angrenzenden Rest der ersten Isolationsschicht 31 geringer als die Breite des schmalen Isolationsbereichs 32.
Entsprechend der 5b wird dann das Fotoresistmuster entfernt. Danach wird unter Verwendung der ersten Isolationsschicht 31 als Maske das in den ersten und zweiten Isolationsbereichen 32, 33 freigelegte Substrat über eine vorbestimmte Tiefe geätzt, um eine erste Ausnehmung 32a und eine Mehrzahl von zweiten Ausnehmungen 33a zu erhalten. Mit anderen Worten wird nur eine erste Ausnehmung 32a im ersten Isolationsbereich 32 erhalten, während mehrere Ausnehmungen 33a im zweiten Isolationsbereich 33 gebildet werden. Als erste Isolationsschicht 31 können entweder eine Siliziumnitridschicht oder eine Siliziumoxidschicht verwendet werden. Die ersten und zweiten Isolationsbereiche 32, 33 werden zur selben Zeit strukturiert.
Eine andere Möglichkeit besteht darin, durch reaktives Ionenätzen (RIE-Verfahren) oder durch einen chemischen Trockenätzprozess (CDE-Verfahren) das Substrat 30 zu ätzen, um die ersten und zweiten Ausnehmungen 32a und 33a zu erhalten. Dabei werden die zweiten Ausnehmungen 33a so geätzt, daß sie eine schmalere Breite haben als die erste Ausnehmung 32a. Anschließend erfolgt eine Ionenimplantation in das Substrat hinein, um einen Kanalstoppbereich zu erhalten.
Sodann wird auf die Oberfläche der gesamten so erhaltenen Struktur eine Schutzschicht 34 aufgebracht, wie die 5c erkennen läßt. Diese Schutzschicht 34 wird mittels eines CVD-Prozesses gebildet und kommt auf der ersten Isolationsschicht 31 sowie auf den freigelegten Bereichen des Substrats 30 zu liegen. Dabei kann die Schutzschicht 34 entweder eine Siliziumnitridschicht oder eine Siliziumoxidschicht sein. Sie wird so dick hergestellt, daß sie die zweiten Ausnehmungen 33a im zweiten Isolationsbereich 33 vollständig ausfüllt, also die in der ersten Isolationsschicht 31 liegenden Lücken im zweiten Isolationsbereich 33. Andererseits wird die Schicht 34 aber auch so dünn genug hergestellt, daß die Ausnehmung 32a im ersten Isolationsbereich 32 nicht vollständig ausgefüllt wird. Hier kommt die Schutzschicht 34 nur am Boden und an den Seitenwänden der ersten Ausnehmung 32a zu liegen.
Entsprechend der 5d wird die Schutzschicht 34 dann zurückgeätzt, und zwar über eine Strecke, die dicker ist als die Schutzschicht 34 selbst, um auf diese Weise Schutzschicht-Seitenwandstücke 34a an den Seiten der ersten Ausnehmung 32a zu erhalten. Die zweiten Ausnehmungen 33a bleiben dabei im wesentlichen ausgefüllt. Da die zweiten Ausnehmungen 33a eine geringere Breite als die erste Ausnehmung 32a aufweisen, wird ein vorbestimmter Teil des Substrats 30 freigelegt, der zwischen den Schutzschicht-Seitenwandstücken 34a liegt, die sich an den Seiten der ersten Ausnehmung 32a befinden. Dagegen bleiben die zweiten Ausnehmungen 33a mit der Schutzschicht 34 ausgefüllt.
Sodann wird unter Verwendung der Schutzschicht-Seitenwandstücke 34a als Maske der freigelegte Bereich des Substrats 30 innerhalb der ersten Ausnehmung 32a geätzt, und zwar über eine vorbestimmte Tiefe, um eine dritte Ausnehmung 35 zu erhalten, wie in 5e gezeigt. Danach erfolgt unter Verwendung der ersten Isolationsschicht 31 und der Schutzschicht 34 sowie der Schutzschicht-Seitenwandstücke 34a als Masken eine Ionenimplantation in das Substrat 30 hinein, um einen Kanalstopbereich zu bilden. Anschließend werden die Schutzschicht-Seitenwandstücke 34a in der ersten Ausnehmung 32a und die Schutzschicht 34 in den zweiten Ausnehmungen 33a entfernt.
Sodann wird gemäß 5f unter Anwendung eines CMP-Verfahrens, also durch chemisch-mechanisches Polieren, die erste Isolationsschicht 31 im zweiten Isolationsbereich 33 entfernt. Ebenso können auf diese Weise im Anschluß daran die darunterliegenden Inseln des Substrats 30 über eine vorbestimmte Höhe abgetragen werden. Schließlich erfolgt zur Bildung eines Kanalstopbereichs eine weitere Implantation von Ionen in das Substrat 30 hinein, und zwar unter Verwendung der ersten Isolationsschicht 31 als Maske.
In einem weiteren Schritt gemäß 5g wird eine zweite Isolationsschicht 36 auf der gesamten Oberfläche der so erhaltenen Substratstruktur gebildet, die auch innerhalb der ersten, zweiten und dritten Ausnehmungen 32a, 33a und 35 zu liegen kommt. Diese zweite Isolationsschicht 36 füllt diese Ausnehmungen aus und wird anschließend so zurückgeätzt, daß nur noch die ersten, zweiten und dritten Ausnehmungen 32a, 33a und 35 mit der zweiten Isolationsschicht 36 ausgefüllt sind. Die obere Fläche der zweiten Isolationsschicht 36 im Bereich der genannten Ausnehmungen fluchtet dann mit der Oberfläche des Substrats 30. Die erste Isolationsschicht 31 wird dann entfernt, um schließlich Isolationsschichten zu erhalten, mit denen eine Einrichtung von einer anderen Einrichtung elektrisch isoliert werden kann. Im vorliegenden Fall muß die zweite Isolationsschicht 36 dick genug sein, um die ersten, zweiten und dritten Ausnehmungen 32a, 33a und 35 auszufüllen, wobei sie anschließend zurückgeätzt wird, wie bereits erwähnt. Dabei kann die zweite Isolationsschicht 36 z. B. eine Oxidschicht sein. Das Rückätzen der zweiten Isolationsschicht 36 erfolgt durch einen CMP-Prozess, also durch chemisch-mechanisches Polieren, um auf diese Weise die Oberfläche des Substrats 30 einzuebnen bzw. zu planarisieren. Ein derartiger Prozess könnte auch nach Abtragen der ersten Isolationsschicht 31 durchgeführt werden. Als Polierpartikel beim CMP-Prozess können Aluminiumoxid oder Siliziumoxid bzw. Silika zum Einsatz kommen. Ein Polierlösungsmittel könnte Ammoniumflorid oder wässriges Ammoniak sein.
Die 6 zeigt ein Layout einer Halbleitereinrichtung nach einem Ausführungsbeispiel der Erfindung, während die 7 eine Querschnittsdarstellung entlang der Linie A-A' von 6 ist. Die 8 zeigt einen Querschnitt entlang der Linie B-B' von 6, während die 9a bis 9f Querschnittsansichten entlang der Linien A-A' und B-B' von 6 zeigen, um das Verfahren zur Bildung einer Isolationsschicht bei dieser Halbleitereinrichtung zu erläutern.
Wie weit bzw. breit eine Isolationsschicht ist, hängt von der Funktion der Halbleitereinrichtung und von ihrem Design ab.
Die 6 zeigt eine Isolationsschicht einer Halbleitereinrichtung für den Fall, daß Breiten zwischen Isolationsbereichen voneinander verschieden sind.
Gemäß den 7 und 8 werden ein relativ schmaler Isolationsbereich 53 und ein relativ weiter bzw. breiter Isolationsbereich 54 geätzt, und zwar über vorbestimmte und unterschiedliche Tiefen. Dabei wird die Isolationsschicht 47 so geformt, daß sie kuppelförmig über das Substrat hinaus steht. Die Isolationsschicht 57 weist somit eine konvexe Oberfläche auf.
Innerhalb des relativ schmalen Isolationsbereichs 53 wird die Ausnehmung so geätzt, daß sie eine runde Form aufweist. Dagegen werden im relativ weiten Isolationsbereich 54 die Ausnehmungen ebenfalls rund geätzt, jedoch sind sie hier hantelartig miteinander verbunden.
Die 9a bis 9f illustrieren ein anderes Verfahren zur Bildung eines Isolationsbereichs, der zur Trennung von Einrichtungen gegeneinander dient, wobei die Figuren Schnitte entlang der Linien A-A' und B-B' in 6 sind.
Um eine Halbleitereinrichtung mit einem relativ schmalen ersten Isolationsbereich 53 und einem relativ weiten zweiten Isolationsbereich 54 auszubilden, wird gemäß 9a auf einem Halbleitersubstrat 50 zunächst eine erste Isolationsschicht 51 aufgebracht, auf der dann eine zweite Isolationsschicht 52 zu liegen kommt. Sodann wird eine Maskenschicht zur Verhinderung von Oxidation gebildet. Eine nicht dargestellte Fotoresistschicht wird auf die zweite Isolationsschicht 52 aufgebracht. Diese Fotoresistschicht wird belichtet und entwickelt, um strukturiert zu werden, so daß auf diese Weise ein nicht dargestelltes Fotoresistmuster entsteht. Sodann werden die ersten und zweiten Isolationsschichten 51, 52 im relativ schmalen ersten Isolationsbereich 53 und im relativ weiten zweiten Isolationsbereich 54 jeweils partiell entfernt. Die ersten und zweiten Isolationsschichten 51 und 52 im ersten Isolationsbereich 53 werden über die gesamte Breite des ersten Isolationsbereichs 53 entfernt, um über diese Breite das gesamte darunterliegende Substrat freizulegen. Im Gegensatz dazu werden die ersten und zweiten Isolationsschichten 51, 52 im relativ weiten zweiten Isolationsbereich 54 partiell nur so entfernt, daß inselförmige Bereiche im zweiten Isolationsbereich 54 verbleiben, die zwischen sich und dem Rest der Isolationsschichten 51, 52 einen vorbestimmten Abstand haben. Dieser Abstand ist auch zwischen den Inseln vorhanden. Die Entfernung der ersten und zweiten Isolationsschichten 51, 52 im relativ weiten zweiten Isolationsbereich 54 erfolgt so, daß sie über eine Breite beseitigt werden, die schmaler ist als diejenige des relativ schmalen ersten Isolationsbereichs 53. Die entstehenden Gräben im zweiten Isolationsbereich 54 weisen somit eine geringere Breite auf als der im ersten Isolationsbereich 53 entstehende Graben.
Die erste Isolationsschicht 51 kann eine Kissenoxidschicht sein, während die zweite Isolationsschicht 52 aus Siliziumnitrid bestehen kann. Die ersten und zweiten Isolationsschichten 51, 52 dienen als Maskenschichten zur Verhinderung von Oxidation. Auf eine separate Oxidationsverhinderungsschicht auf der Schicht 52 kann somit auch verzichtet werden. An stelle der aufeinanderliegenden Kissenoxidschicht und der Siliziumnitridschicht können in dieser Reihenfolge auch eine Siliziumnitridschicht und eine Siliziumoxidschicht zum Einsatz kommen.
Entsprechend der 9b wird jetzt das in den ersten und zweiten Isolationsbereichen 53, 54 freigelegte Substrat über eine vorbestimmte Tiefe geätzt, um erste und zweite Ausnehmungen 53a, 54a zu erhalten, wobei die erste Isolationsschicht 51 und die zweite Isolationsschicht 52 als Ätzmasken dienen. Im Querschnitt gesehen ergibt sich somit eine erste Ausnehmung 53a im ersten Isolationsbereich 53, während mehrere zweite Ausnehmungen 54a im zweiten Isolationsbereichen 54 entstehen. Dabei können zur Bildung der ersten und zweiten Ausnehmungen 53a, 54a ein reaktives Ionenätzverfahren oder ein CDE-Verfahren zum Einsatz kommen, um das Substrat 50 zu ätzen. Nach Bildung der Ausnehmungen 53a, 54a, von denen die zweiten Ausnehmungen 54a eine kleinere Breite aufweisen als die erste Ausnehmung 53a, erfolgt zur Bildung eines Kanalstopbereichs eine Ionenimplantation in das Substrat hinein, wobei die Fotoresistschicht und die ersten und zweiten Isolationsschichten 51, 52 als Masken dienen.
Gemäß 9c wird sodann die Fotoresistschicht entfernt. Es kommt ein CVD-Prozess zum Einsatz, um auf dem Substrat 50 eine Schutzschicht 55 zu bilden. Diese Schutzschicht 55 kommt also in den ersten und zweiten Ausnehmungen zu liegen und auf der Oberfläche der zweiten Isolationsschicht 52. Dabei kann die Schutzschicht 55 aus Siliziumoxid bestehen und eine Dicke aufweisen, derart, daß sie die zweiten Ausnehmungen 54a vollständig ausfüllt. Die Schutzschicht 55 wird andererseits aber auch nur so dick aufgebracht, daß die erste Ausnehmung 53a nicht vollständig ausgefüllt wird. In der ersten Ausnehmung 53a kommt die Schutzschicht 55 nur am Boden und an den Seitenwänden der ersten Ausnehmung 53a zu liegen.
Wie die 9d zu erkennen läßt, wird in einem weiteren Verfahrensschritt die Schutzschicht 55 über einen Bereich zurückgeätzt, der dicker ist als die Dicke der Schutzschicht 55 selbst, so daß einerseits die Schutzschicht 55 nach wie vor die zweiten Ausnehmungen 54a ausfüllt, während in der ersten Ausnehmung 53a an deren Seitenwänden Schutzschicht-Seitenwandstücke 55a entstehen. Am Boden zwischen den Schutzschicht-Seitenwandstücken 55a liegt das Substrat 50 frei. Da die zweiten Ausnehmungen 54a eine geringere Breite aufweisen als die erste Ausnehmung 53a, wird auf diese Weise ein vorbestimmter Bereich des Substrats in der ersten Ausnehmung 53a freigelegt, der von den Schutzschicht-Seitenwandstücken 55a umgeben ist. Im Gegensatz dazu sind die zweiten Ausnehmungen 54a nach wie vor mit der Schutzschicht 55 ausgefüllt.
Im Anschluß daran wird der freigelegte Bereich des Substrats 50 in der ersten Ausnehmung 53a über eine vorbestimmte Tiefe geätzt, um eine dritte Ausnehmung 56 zu erhalten. Dies ist in 9e gezeigt. Bei diesem Ätzvorgang dienen die Schutzschicht-Seitenwandstücke 55a als Ätzmaske. Sodann werden zur Bildung eines Kanalstopbereichs Ionen in das Substrat 50 implantiert, wobei die ersten und zweiten Isolationsschichten 51, 52 und die Schutzschicht 55 als Implantationsmasken dienen. Schließlich werden die Schutzschicht-Seitenwandstücke 55a in der ersten Ausnehmung 53a und die Schutzschichtreste 55 in den zweiten Ausnehmungen 54a entfernt.
Unter Verwendung der ersten und zweiten Isolationsschichten 51, 52 als Masken werden danach die ersten, zweiten und dritten Ausnehmungen 53a, 54a und 56 getempert, und zwar unter oxidbildenden Bedingungen bei nicht weniger als 800 °C, um auf diese Weise eine dritte Isolationsschicht 57 zu bilden, die eine Dicke von 300 bis 500 nm (3000 bis 5000 Ångström) aufweist. Zur selben Zeit werden infolge der Bildung von Vogelschnäbeln die dritte Isolationsschicht 57 und die erste Isolationsschicht 51 miteinander verbunden. Die verbleibenden ersten und zweiten Isolationsschichten 51, 52 werden entfernt. Die dritte Isolationsschicht 57 ist eine Oxidschicht. Die Verbindung über die Vogelschnäbel erfolgt zwischen den Ausnehmungen des zweiten Isolationsbereichs 54, also oberhalb der in ihm vorhandenen Inseln. Somit sind auf dem Substrat 50 gemäß 9f Oxidschichten sowohl im ersten Isolationsbereich als auch im gesamten zweiten Isolationsbereich vorhanden. Im letzteren allerdings mit unterschiedlicher Dicke.
Mit dem erfindungsgemäßen Verfahren werden verbesserte Isolationseigenschaften der Halbleitereinrichtung erhalten, da die Isolationsschicht in den ersten und zweiten Isolationsbereichen sowohl in vertikaler als auch in lateraler Richtung gebildet wird. Außerdem braucht nur eine Maske verwendet zu werden, um zur selben Zeit durch einen fotolithografischen Prozess die ersten und zweiten Isolationsbereiche zu bilden, so daß sich das Verfahren zur Herstellung der Isolationsbereiche erheblich vereinfacht.

Claims

Verfahren, bei dem eine Isolationsschicht in ersten und zweiten Isolationsbereichen (53, 54) in einem Halbleitersubstrat (50) einer Halbleitereinrichtung gebildet wird, wobei der zweite Isolationsbereich (54) weiter ist als der erste Isolationsbere ich (53), mit folgenden Schritten: – Bildung einer ersten Isolationsschicht (51) und einer zweiten Isolationsschicht (52) auf dem Halbleitersubstrat (50); – Strukturieren der ersten Isolationsschicht (51) und der zweiten Isolationsschicht (52), wobei eine erste Ausnehmung (53a) im ersten Isolationsbereich (53) und eine Mehrzahl von zweiten Ausnehmungen (54a) im zweiten Isolationsbereich (54) gebildet werden; – gleichzeitige Bildung der ersten Ausnehmung (53a) und der zweiten Ausnehmungen (54a) unter Verwendung der strukturierten Isolationsschichten (51, 52) als Maske; – Bildung einer dritten Ausnehmung (56), die tiefer ist als die erste Ausnehmung (53a), im Zentralbereich der ersten Ausnehmung (53a) im ersten Isolationsbereich (53); – Durchführung eines Temperprozesses, bei dem eine vierte Isolationsschicht (57) in der ersten Ausnehmung (53a), in den. zweiten Ausnehmungen (54a) und der dritten Ausnehmung (56) gebildet werden, wobei im zweiten Isolationsbereich (54) zwischen den zweiten Ausnehmungen (54a) eine Verbindung infolge der Bildung von Vogelschnäbeln oberhalb der in ihm vorhandenen Inseln erfolgt; und – Entfernen der ersten Isolationsschicht (51) und der zweiten Isolationsschicht (52).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein aus der ersten und der zweiten Isolationsschicht (51, 52) bestehender Stapel aus einer Oxidschicht und einer Nitridschicht besteht, oder umgekehrt, und daß dieser Stapel eine Maskenschicht zur Verhinderung von Oxidation bildet.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Ausnehmung (53a) und die zweiten Ausnehmungen (54a) durch einen RIE-Prozess oder durch einen CDE-Prozess gebildet werden.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Breite der zweiten Ausnehmungen (54a) kleiner ist als die Breite der ersten Ausnehmung (53a).
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die vierte Isolationsschicht (57) durch Temperung bei einer Temperatur von etwa 800 °C gebildet wird und eine Dicke von etwa 300 bis 500 nm erhält.