JPS5848437A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に係り、特にＭＯ８Ｌ
ＳＩ　（Ｍ＠ｔａｌ　０ｘｉｄ＠Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒ　ＬａｒｇｅＳｃａｌｅ　Ｉｎｔ＠ｇｒａｔ＠ｄ
　Ｃ１ｒｃｕｉｔ）の素子間分離方法の改良及びそれに
伴う拡散配線層の改良に関するものである。

従来、半導体装置、特にＭＯ８ＬＳＩの製造工程での素
子間分離方法としては、選択酸化法が一般的に用いられ
ている。との方法をｎ−チャンネルＭＯ８ＬＳＩを例に
して以下に説明する。

まず、第１図（１）に示す如＜　（１００）の結晶面を
もつｐ１ｊＩｉｓｔ基板１上に５ｉｎ２膜２を熱酸化に
よシ成長させ、更にこの５１０２膜２上にｓｓ、Ｎ４１
！に３を堆積する。つづいて、写真蝕刻法によシ素子形
成部にレジスト膜４を形成し、これをマスクとして素子
形成部以外のＳｌ、Ｎ４験をエツチング除去してＳ　ｉ
　ｓＮａ　ｔｅターン３′を形成する。その後、例えば
がロンのイオン注入を行なってフィールド部にチャンネ
ルストツー臂領域としての餉領域５を形成する（第１図
伽）図示）。レジストＭ４を除去後、Ｓ　ｉ　ｓＮａ　
ｐ４ターン３′をマスクとしてウェット酸化を施し選択
的に厚いフィールド酸化膜６を成長させる（第１図（ｃ
）図示）。ひきつづき、Ｓｉ、Ｎ４パターン３１及び８
１０□膜２をエツチング除去してフィールド酸化膜６で
分離された素子形成領域７を形成する（第１図（ｄ）図
示）。次いで、第１図（、）に示す如く素子形成領域７
にｆ−）酸化膜８を介して多結晶シリコンからなるＰ−
）電極９を形成した後、例えば砒素を拡散してソース、
ドレインとしてのｎ＋領域１０．１１を形成する。最後
に層間絶縁膜としてのＣＶＤ−８ｉ０２膜１２を層積し
、勤＋領域１０．１１及びｆ−）電極９に対応するＣＶ
Ｄ−８１０麟１２部分にコンタクトホール１３・−を一
孔した後、ＡＡ配線１４・・・を形成してｎｆヤンネル
ＭＯ８ＬＳＩｔ−製造する（第１図（ｆ）図示）。

、しかしながら、上述した従来の選択酸化法を用いてＭ
Ｏ８ＬＳＩを製造する方法にあっては次に示すような種
々の欠点があった。

第２図は前記第１図（ｅ）に示す８１．Ｎ４／＃ターン
３′をマスクにしてフィールド酸化膜６を形成した時の
断面構造を詳しく描いたものである。一般に選択酸化法
ではフィールド酸化ｍ６がＳ　ｉ　、Ｎ４パターン３′
の下の領域に喰い込んで成長することが知られている（
同第２図ＯＦ領域）。

これはフィールド酸化中に酸化剤が８１５Ｎ４ｔ！ター
ンＳ′下の薄い８１０２Ｍ　ｊを通して拡散していくた
めに酸化膜が形成される部分Ｄ１いわゆるバードビーク
とフィール、ド酸化膜６の厚い部分が横方向にも回シ込
んだ部分Ｅとからなる。Ｆの長さはたとえば８１．Ｎ４
／＃ターン３′の厚さが１０００　！、その下の５１０
２膜２が１００ＯＸの条件で１μｍの膜厚のフィールド
酸化膜６を成長させた場合、約ｌｌｔｍ−に達する。仁
のため、フィールド領域の巾ＣＦｉ８１．Ｎ４／４タ一
ン３′間の距離Ａを２μｍとすると、Ｆが１μｍである
から４μｍ以下に小さくできずＬＳＩの集積化にとって
大きな妨けとなる。このようなととから、最近、Ｓ　ｌ
　ｓＮａ　／’Ｐターン３′を厚くし、この下の８１０
２膜２を薄くしてバードビーク（図中のＤ部分）を抑制
する方法やフィールド酸化膜６の成長膜厚を薄くしフィ
ールド酸化膜め喰い込み（ト）を抑制する方法が試みら
れている。しかし、前者ではフィールド端部におけるス
トレスが大きくなシ、欠陥が生じ易くなシ、後者ではフ
ィールド反転電圧低下などの問題があシ、選択酸化法に
よる高集積化には限界がある。

また、チャンネルストｙパーを設けた場合はチャンネル
ストッパー用にイオン注入したゲロンがフィールド酸化
中に横方向に再拡散して、１３図（、）に示す如く素子
形成領域７の一部がｐ＋餉域５となシ、実効的な素子領
域がＧの幅からＨの幅まで狭くなってしまう。この結果
、トランジスタの電流が減少したシ、しきい値電圧が上
がってしまうなどのナロウチャンネル効果が生じ、素子
の微細化と共に問題となる。しかも、−領域５が横方向
に広がることにより、第３図（ｂ）の如く素子形成領域
７におけるｎ＋領域１１（１０）とｐ＋領域５の接合部
が広くなシ、ｎ＋領域１０．１１と基板１間の浮遊キャ
パシタが大きく潜る。この浮遊キヤ・量シタは素子が小
さくなるに従い無視できなくなる。

以上のように選′択酸化法を用いるとＬＳＩの集積化に
とって種々の問題が生ずることとなるが、さらに次に上
げるような問題がある。これを第４図〜第６図を１照し
て説明する。

まず？配線層Ｊ　ｏｌとフィールド６上の多結晶シリコ
ン電極９Ｉとは交差することは一般的に難しい。（第４
図）。交差する為には第５図に示すようにフィールド６
の下にｎ＋層１０’を設けねばならないがこれは一般的
にフィールド酸化前に燐或いは砒素などの不純物をドー
ピングしておかねばならないが、このドーピングの濃度
は１０、い。、。、“’−ｔ　ｙ　／　Ｌえ、２イ。

の不純物がフィールド酸化の初期にその熱処理によシア
ウトディフェージ曹ンし基板表面のｐ領域をｎ化するこ
とも多い。たとえばトランジスタの下のＰ−）領域１′
にｎり、イブ不純物が拡散したときはこのトランジスタ
のしきい値電圧が下ってしまうなどの大きな欠点があっ
た。またこのような方法でフィールド６の下にｎ＋領領
域形成した場合、第６図に示すようにｎ＋ライン１０．
１０’、１０″を独立にしたい場合は１０と１０′′の
間にＭ％、１０″と１０’の間にＭｌの余裕をとらねば
ならない。したがってフィールド巾はＭｌ　＋Ｍ＋Ｍｍ
と太くなってしまいこれも集積化に適さないという欠点
があった。

本発明は上記−問題点を解消するためになされたもので
、新規な素子分離方式の確立によシ高集積化と高性能化
を達成した半導体装置の製造方法を機供しようとするも
のである。

以下、本発明の詳細な説明する。

まず、半導体基板上に溝部形成予定部が除去されたマス
ク材、例えばレゾスト／４ターンを形成した後、該マス
ク材から露出する基板部分を所望深さ選択エツチングし
て溝部を設ける。こ°の場合、エツチング手段として反
応性イオンエツチング又はリアクティブイオンエツチン
グを用いれば、側面が略垂直な溝部を設けることが可能
となる。但し、その他のエツチング手段で逆チー／臂状
の側面を有する溝部を設けてもよい。

溝部の数は、基板中に１つ或いは２つ以上設けてもよく
、溝部の深さを変えてもよい。

次いでレジスト／量ターンなどのマスク拐ヲマスクとし
溝部に基板と逆導電型の不純物（たとえば基板がｐ型の
場合は燐、砒素、ｎ型の場合はがロンなど）をイオン注
入、あるいは゛拡散法などによシ注入又は拡散する。こ
のときの不純物の濃度はドーズ量でたとえｔｆ　Ｉ　Ｘ
　１０　”／ｃｒｎ２などｌがあげられる。との場合不
純物のドーピングは溝部すべてに行なうのではなくさら
に写真蝕刻法などによシ溝部の一部あるいは他のいくつ
かの溝部を塞ぎ、いくつかの溝部あるい４′ｉ構部の一
部にのみ行なってもよい、またｎ＋領領域溝の一部のと
きはさらにがロンなどの基板と同導電型の不純物を一部
又は全面にドーピングし、フィールド反転防止用として
もよい。またこのドーピングはイオン注入を斜めに行な
ｍ横方向への拡散などによシ溝の側面に行−なってもよ
い。

更に、溝部の深さはその後の工程でソース。

ドレインなどをつくる拡散層の深さくｘｊ）よル深＜シ
、一般的には埋込みｎ＋層とソース、ドレイン？層を独
立にするか両者の電気的接触を得たい部分では溝の探さ
を”Ｊよ１）浅くしておけばよいＯ つづいて、マスク材の除去後、溝部を含む半導体基板全
面に絶縁材料を少なくとも１つの溝部の開口部の短゛い
幅の半分以上の禅さとなるように堆積して少なくとも１
つの溝部の開口部まで絶縁材料で埋める。かかる絶縁材
料としては、例えば８１０２．８１．Ｎ４或いはＡｔ２
０．等を挙けるこもよい。この絶縁材料の堆積手段とし
てはＣＶＤ法、ス／ｆツタ法などＯＰＶＤ法等を皐ける
ことができる。また、この堆積時において、絶縁材料を
溝部Ｃ？開口部の短い巾の半分よシ小さい厚さで堆積す
ると、溝部内に埋め込まれた絶縁材料に開口部と連通ず
る凹状穴が形成され、エツチングに際−し、凹状穴を介
して溝部内の絶縁材料がエツチングされるという不都合
さな生Ｌ％。

なお絶縁材料の堆積に先立って溝部を有する半導体基板
全体、もしくは溝部の少なくとも一部を酸化又は窒化処
理して溝部が塞がれない程度の酸化膜（は脳化膜を成長
されてもよい◇このとき不純物のドーピングは酸、化又
は窒化の前でもよいしあとでもよい。このような方法を
併用することによって、得られ−たフィールド領域は溝
部の基板に接した綴物性の優れた酸化膜又は窒化膜と堆
積にニジ形成された絶縁側斜とから構成され、絶縁材料
のみからなるものに比べて素子分離性能を著しく向上で
きる。良にン、砒素勢をドーピングし、熱処理して、該
絶縁。

料、例えばがロン硅化ガラス（ＢＳＧ）　、リン硅化い
ずれかの処理を施してもよい。とのような手段を採用す
ることによって、絶縁材料の堆積条件によって溝部に対
応する部分が凹状となった場合、その凹状部を埋めて平
坦化でき、その結果全面エツチングに際して溝部に残存
した絶縁材料がその開口部のレベルよシ下になるという
不都合さを防止できる勢の効果を有する。

次いで、半導体基板上に堆積した絶縁膜をマスク材を用
いずに溝部以外の半導体基板部が露出するまでエツチン
グ除去して溝部内に絶縁材料を残置させ九フィールド領
域を形成する。この工程におけるエツチング手段として
は、例えば工シチンダ液或いはグラズマエツチャントを
用いた全部エツチング法さらに酸リアクティブイオンエ
ツチング法などが採用し得る。その彼、フィールド領域
で分離された素子形成領域にＭＯＳ　、パ、イボ−′う
等の能動素子を形成して半導体装置を製造する。

しかして、本願第１の発明によれば半導体基板に溝部を
設け、該溝部を含む基板全面に絶縁材料を少、なくとも
１つの溝部の開口部のｔＢ、；巾の半分以上の厚さとな
るように堆積した抜、絶縁膜を溝部以外の基板部分が露
出するまでエッチーングすることによって、マスク合せ
余裕度をとることなく溝部に対してセルファラインで埋
込み拡散層を設け、その上に絶縁材料を残置でき、とれ
によシフイールド領域を形成できるため、以下に示すよ
うな種々の効果を有する半導体装置を提供できる。

（１）７４−／Ｌ−−ド領域の面積は基板に予め設けた
溝部の面積で決まるため、溝部の面積を縮小化すること
によって容易に所期目的の微細なフィールド領域を形成
でき、高集積度の半導体装置を得ることができる。

（２）　　フィールド領域の深さは面積に関係なく基板
に設けた溝部の深さで決まるため、その深さを任意に選
択することが可能であると共に、素子間の電流リーク等
をフィールド領域で確実に阻止でき高性能の半導体装置
を得ることができる。

（３）溝部を設け、拡散層用、の不純物を溝部に選択的
にドーピングした後においては、従来の選択酸化法のよ
う々高温、長時間の熱酸化工程をとらないため、該不純
物領域が再拡散して素子形成領域の表面まで延びて実効
的なフィールド領域の縮小化を防止できる。さらに不純
物がアラル５−イフ瓢−ジ璽ンして基板表面に不純物が
ドーピングされることも防止できる。この場合、不純物
のドーピングをイオン注入によシ行なえばその不純物イ
オン注入層を溝部の底部に形成することができ、そのイ
オン注入層が再拡散しても素子形成領域の表層（素子形
成部）にまで延びることがないため、実効的なフィール
ド領域の縮小を防止できる。

（４）　　（３）の結果として不純物ドーピングの１１
度を高くすることができ埋め込み配線の抵抗を下けるこ
とが可能となる。

（５）溝部の全てに絶縁材料を残置させてフィールド領
域を形成した場合、基板は平坦化されるため、羊の後の
電極電線の形成に際して段切れを生じるのを防止できる
。

次に、本りｍ第２の発明の詳細な説明する。

前記し九本ａ第１の発明と同様な工程を経て不純物を溝
部にドーピングした後半導体基板上に絶縁材料を少なく
ともその基板に設けられた１つ、の溝部の開口部の短い
幅の半分以上の厚さとな為ように堆積する。次いで、少
なくとも絶縁材料によシ開ロ部まで埋め込まれた溝部上
の一部を含む絶縁膜の領域もしくは溝部以外のフィール
ート領域となるべき絶縁膜の領域のうちの少なくともい
ずれかをマスク材、例えばレジスト／ｆターン等で覆う
。つづいて、マスク材及び溝部以外の基板部分が露出す
るまでエツチングし、溝部内に絶縁材料を残置させてフ
ィールド領域を、溝部以外の基板上に４１フイールド領
域な形成する。この場合、溝部以外の基板上に形成され
九フィールド領域は該溝部のフィールド領域と一体化さ
れたものをも含む。その後、フィールド領域で分離され
た素子形成領域にＭＯＳ、パイＩ−ラ等の能動素子を形
成して半導体装置を製造する。

しかして、本ｍｔ１．２の発明によれば、前述した種々
の効果を有する他に、半導体基板内に埋込まれ九フィー
ルド領域と、溝部以外の半導体基板上に該フィールド領
域と二体的もしくは分離された異種形態のフィールド領
域層を備えた半導体装置を得ると−とができる・ 次に、本願第３の発明を説明する・ まず、半導体基板上に少、カくとも近接した２つ以上の
溝部形成予定部が除去されたマスク材例えばレジスト−
母ターンを形成した後、該マスク材から露出す′”る基
板部分を前記と同様な手段で所望深さ選択エツチングし
て少なくとも近接した第１Ｐ溝部を設ける。この場合、
第１の溝部は近接し九２つ以上の溝部群の他に、この溝
部群と離れた基板部分に１つ以上の溝部を設ける構成に
してもよい。

つづいてマスク材を用いて基板と逆導電型の不純物を第
１の溝部にドーピングする。ひきつづき、マスク材の除
去後、第１の溝部を含む半導体基板全面に絶縁材料を少
なくとも近接した２つ以上の溝部の開口部の短い幅の半
分以上の厚さとなるように堆積してそれら溝部の１０部
まで絶縁材料で埋める。かかる絶縁材料としては、例え
−８１０２，Ｓ量ＳＮ４或いはＡｊ２０．等を挙げるこ
とができ、場合によってはリン硅化ガラス（ＰＥＧ）、
砒素硅化ガラス（ＡｓＳＧ）　、Ｎロン硅化ガラス（Ｂ
１０）などの低溶融性絶縁材料を用いてもよい。このよ
うな絶縁材料の堆積手段としては、例えばＣＶＤ法、ス
一ぐツタ法などのＰＶＤ法等を挙げることができる。な
お、絶縁材料の堆積に先端りて館１の溝部内の一部に基
板と同導電型の不純物を選択的にドービンーして基板に
チャンネルストツー臂領域を形成してもよい。また、絶
縁材料の堆積に先端って第１１２）６部を有する半導体
基板全体、もしくは溝部の少なくとも一部を酸化又は窒
化処理して溝部が寒がれない程度絶縁材料を形成しても
よい゛。

次いで、半導体基板上に堆積した絶縁膜をマスク材を用
いずに第１の溝部以外の半導体基板部分が露出するまで
エツチング除去して少なくとも近°接し喪２つの溝部内
に絶縁材料を残置させる。この工程におけるエツチング
手段としては、例えばエツチング液或いはｆ２ズマエツ
チャントさらにはりアクティブイオンエツチングを用い
た全面エツチング法が採用し得る。

次りで、絶縁材料が残置し、近接した２つ以上の溝部間
の半導体基板部分を選択エツチングして近接し九第１０
溝部間に第２の溝部を設ける・この場合、第１の溝部に
は絶縁材料で瀝め込オれ、エツチングすべき溝部間の半
導体基板は該絶縁材料に対し選択エツチング性を有する
ため、近接し是２つ以上の１８１の溝部が一部露出・し
た状態でエツチングしても謝ｌの溝部に対しセルファラ
インで第２の溝部を形成できる。

つづいて、第２の溝部に必要に応じて基板と逆導電型の
不純物をドーピングした後、半導体基板全面に絶縁材料
を第２の＃１部の開口部の短かい幅の半分以上の厚さと
なるように堆私する。

ここに用いる絶１Ｍ割料は前述したのと一シ様のもので
よい。ひきつづき、絶縁膜を半導体基板主面が露出する
までエツチングして第２の侮音ムに絶縁材料を残置させ
、この溝部の両側の第１の溝部に残置した絶縁材料と一
体化させることによシ広幅のフィールド領域を形成する
。その後、フィールド領域で分離された素子形成領域に
ＭＯＳ、パイ４−２等の能動素子を形成して半導体装置
を製造する。

しかして、本発明によれば既述した（１）〜（５）の優
れた効果を有すると共に、４＆差を有さない任意の広幅
のフィールド領域を形成でき、ひいては高集積化、高性
能化及び高信頼性を達成した半導体装置を得ることがで
きる。

次に、本願第４の発明の詳細な説明する。

まず、半導体基板上に溝部形成予定部が除去され九マス
ク材、例えばレジストパターンを形成した彼、該マスク
材から露出する基板部分を前記と同様な手段で所望深さ
選択エツチングしてｍｌの溝部を設ける・ つづいて、マスク材を用いて基板と逆導電型の不純物を
第１の溝部のうちの少なくとも一部にドーピングする。

ひきつづき、マスク材の除去後、第１の溝部を含む半導
体基板主面に前述したのと同様で絶縁材料を堆積してそ
れら溝部を埋める。

次いで、半導体基板上の絶縁膜をマスク材を用いずにエ
ツチング除去して第１の溝部内に絶縁材料を残置させる
。つづいて、絶縁膜が残置した半導体基板主面に直接も
しくは絶縁層を介して耐酸化性膜を選択的に形成する。

かかる耐酸化性膜としては８１　、Ｎ４膜、　Ａｊ２ｏ
３１１等を挙げることができる。ひきつづき、耐酸化性
膜をマスクとして第１の溝部間を選択エツチングして第
２の溝部を形成する。その後、この耐酸化性膜をマスク
としてフィールド酸化を行ないｍｌの溝部間を酸化膜で
埋め、前記第１の溝部に残置した絶縁膜と一体化させる
ととによシ広幅のフィールド領域を形成する。

次に、本発明をｎチャンネルＭＯ８ＬＳＩのＦ造に適用
した例について図面をε照して説明する。

実施例１ 〔１〕まず、（１００）の結晶面をもつｐ型シリコン基
板１０１上に光蝕刻法によシ製部形成予定部が除去され
たレジストパターン１０２を形成した（第７図（、）図
示）。つづいて、レジストパターン１０２をマスクとし
てシリコン基板１０１をリアクティブイオンエツチング
によシエッチングした。この時、第７図缶）に示す如く
垂直に近い側面をもち、幅１μｍ、探さ２μｍの格子状
の溝部１０３が形成された。ひきつづき、同しジストー
母ターン１０２をマスクとして基板１０１と逆導電型の
不純物である燐を加速電圧５０ｋｅＶ、Ｐ−ｙｅ量Ｉ　
Ｘ　１　ｏ”／Ｊ　ｏ条件でイオン注入した後、熱処理
を施して溝部１０３底部に拡散領域としてのｎ＋領域１
０４を形成した（第７図（ｃ）図示）。さらにもし必要
であればが四ンなどの拡散又はイングラによシフイール
ド反転防止ｐ＋領域１０４ｍを投砂る。ただしこの工程
祉条件によって紘必要ない。

〔−３次いでレジストパターン１０２を除去した抜、ｓ
ｔｏ、をＣＶＤ法によシ溝部１０３０翔ロ部の＠（８）
の半分（０，５μｍ）以上の厚さく０．６μｍ）となる
ように堆積した。この時、５ｓ０２は基板１０１及び溝
部１０Ｂ内面に徐々に堆積され、第７図（ｄ）に示す如
く溝部１０３の開口部憧で十分埋め込まれ九〇ＶＤ　−
８１０２膜１０５が形成された。

なお、この堆積時においては選択酸化法の如く高温、長
時間の熱酸化処理が解消されることによシ、ｎ＋領域１
０４．ｐ＋領域１０４＆（Ｄ再拡散は殆んど起きなかっ
た。

（ｉｉｉ）次イテ、ＣＶＤ　−５ｉｏ２膜１０５’を弗
化７７モンで、溝部１０３以外のシリコン基板１０１部
分が露出するまで全面エツチングした〇この時、基板１
０１上のＣＶＤ　−８１０２Ｍ部分の膜厚分だけ除去さ
れ、第７図（、）に示す如く溝部１０３内にのみＣＶＤ
　−５ｌｙ２が残置し、これによって基板１０１内に埋
め込まれたフィールド領域ｌθ６が形成された。その後
、常法に従ってフィールド領域１０６で分離された島状
の素子形成領域にｒ−）酸化＠１０７を介して多結晶シ
リコンからなるＰ−）電極１０Ｂを形成し、砒紫拡散を
行なってソース、ドレインとしてのｎ＋領域１０９．１
１０を形成した。更に、ＣＶＤ　−Ｓ　ｓ　Ｏ２゜から
なる層間絶縁膜ＩＩＩを堆積し、り”−ｈ％極１０Ｂ及
びｎ＋領域１０９，１１０に対応する層間絶縁膜１１１
部分にコンタクトホール１１２・・・（ｒ　−）電極の
コンタクトホールは図示せず）を開孔した彼、全面にＡ
Ａ膜を蒸着し電極分離を施してソース取出しＡｔ電極１
１３、ドレイン取出しＡｔ電極１１４及びＰ−）取出し
Ａｔ％＆（図ｙｒ＜−ｔず）を形成してｎチャンネルＭ
Ｏ８ＬＳＩｔｍ造した（第７図（ｆ）図示）。

本実施例１で得られたＭＯ８ＬＳＩはフィールド領域１
０６が溝部１０３の幅で決定されることによシ、幅が１
μｍという極めて微細な面積にでき、ＬＳＩ中に占める
フィールド領域の面積の縮小化、ひいては高集積化を達
成できた。また、従来の選択酸化法＋第８図鏑の如く狭
い幅のフィールド酸化膜−６を形成すると、埋込みｎ＋
Ｎと表面の□ｎ＋層間の距離Ｍ、、Ｍ、が短くなシ、一
層間にリーク電流が流れ易くなる傾向にあった。これに
対し、本実施例１のフィールド領域１０６は第９図■に
示す如く幅が狭くとも、深さが例えば２μ・と十分１ｖ
ために、・１層−の距離を十分長゛〈でき、ｎ＋層間に
リーク電流が流れるのを防止できた。

更に、フィールド領域１０６形成後のシリコン基板１０
１は前記工程の第７図（ｅ）に示す如くフィールド領域
と素子形成領域の間に段差がなく平坦であるため、ｋＡ
電極１１　ｊ　、　’１１４を形成した場合、フィール
ド領域と素子形成領域間で段切れを起こすのを防止で蕪
“た。

、ｊ！にまた、選択酸化法のようなフィールド酸化がな
いために、フィールド酸化膜が８１　、Ｎ４膜下に喰い
込む、ときに生じるストレスに伴なうシリコン基板の欠
陥発生を防止できる。その他、第１０図に示す如く少な
くとも一部の溝部１０３′の深さをｎ層１０４．のｘｌ
よシ浅くしておけば表面ｎ＋層１０娼と埋込みｎ＋層１
ｏ４′のコンタクトがとれ、たとえばｐｏｌｙｓ１配！
Ｉｔｉ　１０　＆’と層配緑１０４′の交差が容易とな
る〇 さらに溝部１０３すべてをｎ＋層にする８歎けなく第１
１図に示すように必要な部分をｎ＋膚１０４にし、残置
はｐ＋層１０４ｍにしても、基板の濃度その壕まにして
もよい。また第１２図に示す如く溝部１０３内の一部の
みｎ＋層にしてもよい。

なお、上記実施例１ではシリコン基板１０１に直接レジ
ストパターン２ｏｚを形成した後、とのレジストパター
ンをマスクとして基板１ｏ１に溝部１０３を設けたが、
第１３図（、）に示す如く、シリコン基板１０１に絶縁
＆、１１５を４＆した後、この上にレジスト／４ターン
ＩＱ２を形成し、これをマスクとしてリアクティツイオ
ンエッチングによシ絶縁膜１１５を工、チンダして開孔
１１＃を設け、更にその下の基板１０１に溝部１０３を
設ける（館１３図伽）図示）工程によって行なってもよ
い。この場合、第１４図（ａ）の如くシリコン基板１０
１の絶縁膜１１５を／昔ター二ンダした後、この絶縁膜
をマスクとしてリアクティツイオンエッチングを行ない
溝部１０１１１を形成してもよい（第１４図（ｂ）図示
）。

実施例２ 〔１〕まず、第１５図−）に示す如く、ｐｍシリコン基
板Ｊ　０１にリアクティツイオンエッチングを用いた写
真蝕刻法によシ開ロ部の巾がｓｌ。

’ｆｉｓｈｍと異なる３種の溝部１０　Ｂ　、　１０　
Ｊ’。

１０３Ｉを設けえ。なお、開口部幅の大小１’ｉｓｓ＜
Ｓｌ＜ａｍの関係、とする・次に実施例１と同様にして
溝部に不純物をたとえげｌＸｌ０”％ノのドーズ量でド
ーピングし一領域を形成した。このとき溝部ｓａは写真
蝕＊Ｉｌ法などを用いてレジストで覆い不純物のドーピ
ング祉行なわなかった。っ゛づいて、５ｉｏ２をＣＶＤ
法によシ溝部１０３′の開口部の幅（Ｓ、）の捧よシ若
干厚くなるように堆積した。この時、第１５図伽）に示
ｆ如く溝部１０３゜１０３′にＣＶＤ−８ＩＯ膜１０５
がそ必開口部首で十分埋まるが、該溝部１’０３　、１
’０３’よシ開ロ部幅の大きい溝部１０３＃にはＣＶＤ
−８Ｓδ２Ｈｉ＋ｚｏｓがその内周面にしか堆積されず
凹状の窪み部１１２が形成された。

〔口次いで、基板１０１上のｃｖｐ−ｓｓｏ□＆−１ｏ
ｓの厚さ分（略Ｓ、／２　）　７’ｆｆけ弗化アンモン
でエツチングしたところ、第１５図（Ｃ）に示す如く開
口部の幅がｓｌ、ｓ意の溝部Ｉ　Ｏ！　、　１０３’に
はＣＶＤ−８１０が残置され所定のフィールド領域１０
６゜１０６′が形成されたが、溝部１０３′内のＣＶＤ
　−８１０□は全て除去され凹状部となった。こうした
凹状部はその後の工程でＶＭＯ８領域等として利用でき
、フィールド領域形成後に再度凹部を作るための写真蝕
刻工程を略・〈ことができた。

実施例３ まず、第１６１Ａ’示す如く２ｍシリ・・基板１０１に
、リアクティブイオンエツチングを用いた写真蝕刻法に
よル開ロ部の幅がｓｉ　ｅ８１　　ｔＳ１＊８１　と断
続的に変化する溝部１ｏ３〃を設けた。なお、溝部１０
３′における開口部幅の大小はａｓ　＜Ｓｓ　＜８ｓの
関係となる。次いで不純物ドーピングし、５１０２をＣ
ＶＤ法によシ開ロ部の幅（Ｓりの捧よシ若干厚くなる“
ように堆積して溝部１０３′の開口部幅が８１ｓＳ雪の
部分にＣＶＤ−８１０，膜を十分埋め込み開口部幅が８
ｓの部分には内周面に堆積した後基板１０１上のＣＶＤ
　−８ｉＯ，ｌＩの厚さ分だ妙弗化アンモンでエツチン
グしたとζろ、第１６図（ｂ）の如く開口部幅がＳｌ。

８１部分にＣＶＤ−８１０２膜１０５が残置され、同幅
Ｓ１の部分が除去され開口したフィールド領域１０６〃
が得られた。

実施例４ 〔１〕オず、第１７図（−）に示す如くｐ型シリコン基
板１０１１ｆＣ互に連結する夫々回申の複数の溝部１０
５１．１０３．．１０８．　、１０Ｂ、を設けた後不純
物たとえば燐をｌＸｌ０１６％ノでドーピングし・？領
域１０４を設けｓｉｏ□をＣＶＤ法によシ各溝部１０３
１・・・１０３４　、の開口部の幅の半分以上の厚さと
なるように堆積してＣＶＤ　−８ｔｏ２＊　Ｊ　ｏ　ｓ
を形成した（第１７図伽）図示）。

〔１１〕次いで、基板１０１から溝部１０３２の一部に
かかるｃｖＤ−ｓｔｏ２膜１０膜部０５部分１０３ｓの
一部から溝部１０３４の一部に渡るｃｖＤ−ｓｔｏ２膜
１０膜部０５部分板１０１上ＯＣＶＤ　−Ｓ　１０２膜
１０５部分に夫々写真蝕刻法によシレジス）ＭｌｌＢｌ
　、１１１１．．１１ｇ５で覆った（第１７図（Ｃ）図
示）０その後、レジストｆｌｉ１１ｇ！・・・１１８３
及び溝部１０３１−７１０３．以外０Ｋｑｘ　０７１分
が露出−するまで弗化アンモンでエツチングしたところ
第１７図（１）に示す如く溝部１０３１内にＣＶＤ　−
Ｓｒ　０２が残置し、たフィールド領域１０６、溝部１
０３１内に残置したＣＶＤ−８１０２と基板１０１上に
！！１ｃ置したＣＶＤ−８ｉｎ２が一体化されて構成さ
れたフィールド領域１０６１　、溝部１０３３及び１０
３４に残置したＣＶＤ−８１０，と−板１０１上に残置
し九ＣＶＤ−８ｉＯ２が一体化されて構成されたフィー
ルド領域１０６怠、並びに基板１０１上に残置されたＣ
ｖ′Ｄ−８ｉｏ２からな今広幅のフィールド領域１０６
”が形成された〇こうし九シリコン基板１０１に常法に
従ってＭＯＳ　）ランジスタを複数設ける際、基板１０
１上のＣＶＤ−８１０２が残置した形態のフィールド領
域１０６１．１０ｆ　、ＩＯ６′”を利用して配線を形
成することができ九〇なお実施例４でｎ＋領域１０４を
設けた直後に写真蝕刻法などで形成されたし“ジストパ
タ二ン１１８′をマスクとして砒素のドーピングを行な
ってそＯｉｌの工程で形成される一フイールド領域１０
　＃　１　＃　１　（’　６　ｓ下にｔ領域１０４′を
形成してもよい（第１８図（ａ）、伽）図示）。またｎ
＋領域１０４’の一部を必要であればｐ＋領領域してフ
ィールド反転防止領域にしてもよい。

実施例５ 〔１〕マず、ｐＩＩｉシリコン基板１０１にリアクティ
ブイオンエツチングを用いた写真蝕刻法によ）夫々開口
部ｌＩが同等の３つの溝部ＪＯＪｌ。

１０３ｓ、１０３ｓを投砂た後、鱗などをイオン注入し
て（Ｉ　Ｘ　１０”／ａｍ２）　＊＋領域１’０４を設
は光蝕刻法によシ溝部１０３ｍ、１０３．間の基板１０
１部分が除去されたレジスト／々ターン１１９を形成し
た（第１９図−）図示）。つづいてレジスト／４１ター
ン１１９をマスクとして溝部１０３，９１０３３間の基
板１０１部分の表面をエツチングして除去部１２０を形
成した仮、レジストノ４ターン１１９を除去した（第１
９図（ｂ）図示）０なお？領域１０４はとの仮に形成し
てもよい。

［ｉｉ）次イテ、５ｉＯ２ｔ−ＣＶＤ法ニヨシ各溝部１
０３１・・・ｘｏｓｌｅ）＠ｅ）半分よシ若干厚くなる
ように堆−積し九。この時、第１９図（ｅ）に示す如く
溝部１０３１−１０８＠Ｏ開口部までＣＶＤ−８ＩＯ２
膜Ｊ　ｏ　ｓで十分極められると共に、除去部１２０に
対応するＣＶＤ−８１０□膜１０５１部分が他の領域よ
、シ陥没した。

Ｃｉｉｉ　）次いで、第１９図（ｄ）に示す如く光蝕刻
法によ）陥没し九〇ＶＤ−８１０□膜１０５′部分をレ
ジスト膜１２１で覆った後、レジスト膜１２１及び溝部
１０３宜・・−１０３９以外の基板１０１部分が露出す
る壕で弗化アンモンでエツチングしたところ、一部１０
Ｂ＊”１０１ｚ内にＣＶＤ−８ｉＯ□が残置したフィー
ルド領域１０６１・・・１０６Ｂ及び溝部１０３鵞。

１０３ｓ（Ｄ　ＣＶＤ−８１０２と一体化され、上面が
基板１０１のレベルとなる広幅のＣＶＤ−８１０２から
なるフィールド領域１０６’＝が形成された（第１９図
（・）図示）。こうし九シリコン基板１０１に常法に従
ってＭＱＳ　）ランゾスタを複数設ける際、基板１０１
上のＣＶＤ−８１０２からなる広幅のフィールド領域１
０６１を利用して配線を形成できると共に、＃フィール
ド領域１０６”Ｆｉ基板１０１と同レベルであるため配
線の段切れも防止できた０表お、第２０図に示す如＜　
Ｊ　ｏ　ｅ”下の基板領域に反転防止用のｐ＋領域１ｏ
４＆を形成してもよい。

実施例６ 〔ｌ）　ｔず、（１０Ｇ）の結晶面をもつｐ型シリコン
基板２０ノ上に５光蝕、ＩｇＩ法によル溝部形成予定部
が除去されたレジスト〆ヤターン２０２を形成し九（第
２１図ＯＥ示）。つづいて、レジストハターンＸＯＸを
マスクとしてシリコン基板２″０１をりアクティブイオ
ンエツチングによシエッチングした。この時、第２１図
（ｂ）に示す如く、垂直に近い側面をもつ複数の第１の
溝部２０３１〜２０３Ｉが形成された。なお、溝部２０
３□はＳｔ、Ｓμｍ、Ｒさ２ｔａｎの寸法をなし、他の
溝部とは十分離れて設けた。一方溝部２０３□〜２０３
ｓは夫々幅１μｍ、深さ２−の寸法をなし、互に１μｍ
の間隔をあけて近接して設けた。ひきつづき、同しジス
ト／母ターフ２０２をマスクとして基板２０１と逆導電
型の不純物である燐又は砒素を加速電圧５０　ｋ＠Ｖ、
　　Ｙ−ｘ”量ＩＸＩｏ”１０１ｏ条件でイオン注入し
た後、熱処理を施して溝部２０３１〜２０３．底部に拡
散領域としての？領域２０４・・・を形成した（＠２１
図（、）図示）。

〔１１〕次いで、レジスト−＃ｌ−７２０２を除去した
後、５１０ｔｌ−ＣＶＤ法にヨシ溝部２０３、の開口部
幅の半分（０，７５、ａｍ　）以上の厚さく　１．Ｑ　
ｔｔｍ　）となるように堆積した。この時、ｓｉｏは基
板２０１上及び溝部２０３１〜ｘｏｓ、ｐ３面に徐々に
堆積され、第２１図（ｄ）に示す如く一部２０３１〜２
０３６の開口部まで十分極め込まれたＣＶＤ−８ｉＯ膜
２０５が形成された。表お、この堆積時において祉選択
酸“化法の如く高温、長時間の熱処理が解消されること
によシ、ｎ十領域２０４−・・の再拡散は殆んど起きな
かっ九。

［ｉｉｉ　）次いで、ＣＶＤ−８１０，膜２０５を弗化
７７　モンでシリコン基板２０１主面が露出するまで全
面エツチングした。この時、基板２０１上のＣＶ’Ｄ−
８ｉＯ□膜部分の膜厚分だけ除去され、第２１図（・）
に示す如く館１の溝部２０３１〜２０３ｓ内にのみＣｖ
Ｄ−ｓｓｏ２ｘ　０１’−が残置した〇Ｏｖ）次いで、
−互Ｋｒｘ！Ｉ　して設けられた第１の溝部２０１．〜
：１０１郡の両端の溝部２０Ｂ諺〜２０３゜の残存ＣＶ
Ｄ−Ｓｉｎ、　Ｊ　０６’上の一部から該溝部間の領域
以外をレジスト＠２ｏｔ；で覆った後、リアクティツイ
オンエッチングを施した・この時、第２１図０）に示す
如く、レゾスト膜２０ｇから霧出した溝部Ｊ　ＯＪ、〜
２０２．間のシリコン基板２０１部分が選択的に除去さ
れ垂直に近い側面をもちｔ輻ＩＪｍ、＄Ｉさ２趨のｉつ
の＃ｌ、２の溝部２０７１〜２０７．が形成された。ひ
きつづき、同レジスト膜２０６をマスクとして基板２０
１と逆導電型の不純物である燐又は砒素゛を加速電圧５
０ｋｅＶ、　　ドーズ量ｌＸｌ０”／ａ／の条件でイオ
ン注入した後、熱処理を施して前記第２の溝部２０７□
〜ｊＯ７ｓの底部に拡散領域としてＯｎ＋領域２０４′
を形成した（第２１１伝）図示）。

［Ｖ］次いで、レジスト膜２０６を除去した彼、８１０
２ｔ−ＣＶＤ法に！！Ｄ溝部２ｏｙ、　〜２ｏｙｓｏｆ
；ｔ’Ｊ口部幅の半分（０，５μｍ）以上の厚さく０８
μｍ）となるように堆積した。この時、５ｔＯ２は基板
２０１上及び第２の溝部２０７１〜２０７ａ内直に徐々
に堆積され、館２１図（ｈ）に示す如く第２の溝部２０
２１〜ｘ　０７ｍの開口部まで十分埋め込まれたＣＶＤ
−８ｉＯ，膜２０８が形成された。なお、とのＣＶＤ過
程で第１の溝部２０７．〜２０３＠底部のｎ＋領域１０
４・・・と第２の溝部２（０′・２１〜２０２３底部の
ｎ＋領域１０４′・・・が一体化されて広幅のｎ＋領域
２０４＃が形成された。

（ｖｉ〕次いで、ＣＶＤ−８１０２換２０８を弗化アン
モンで、シリコン基板２０１主面が露出するまで全面エ
ツチングした。この時、第２８図＜１）に示す如く基板
２０１上のｃｖＤ−ｓｔｏ膜部分の膜厚分だけ除去され
、第２の一部２０２１〜２０７３にＣＶＤ−８１０□２
０　＃’−・・が残置し、この溝部２０７１〜２０２ｓ
両側のｔｉＥｌｔｌ＞１１１部Ｊ！ＯＪ、　〜２０１．
に残置したＣＶＤ−８１０２ｊ　０５’と一体花される
ことによシ広幅（７μｍ）のフィールド領域２０９が形
成された。なお、第１の＊＊ｚｏｓ□に残置し九ＣＶＤ
−８ｉｎ２ｊ　Ｏｊ’は輻１．５胸のフィールド領域２
０９′として利用される。その後、狭いフィールド領域
２０９′と広幅のフィールド領域２０９で分離された島
状の素子形成領域Ｋｒ−）酸化Ｍ２１０を介して多結晶
シリコンからなるｒ−ト電極２１１を形成し、砒素拡散
を行なって、ンース。

ドレインとしての？領域２１２．２１３を形成し九〇更
に、ＣＶＤ−８１０，からなる層間絶縁膜２１４を堆積
し、Ｐ−）電極２１１及び−領域２１２゜２１３に対応
する層間絶縁膜２１４部分にコンタクトホール２１１−
（ｒ−）電極のコンタクト、ホールは図示せず）を開孔
した後、全面にＡｔ膜を真空蒸着し、電極分離を施して
ソース取出しＡｔ　［極２１６、ドレイン権出しムｔ１
１極２１７及びＰ−）取出しＡｔ電極（図示せず）を形
成してｎチャンネルＭＯ８ＬＳＩを製造した（鯖２１図
（ｊ）図示）０ 本実施例で得たＭＯ８ＬＳＩは狭い幅のフィールド領域
２０９′と広幅のフィールド領域２０９を肩すると共に
、フィールド領域２０９　、２０９’形成後のシリコン
基板２０１Ｆｉ前記工程の第２１図（ｉ）に示す如く、
フィールド領域と素子形成領域の間に段差がなく平坦で
あるため、Ａｔｌｌ１＆２１６．２１１を形成した場合
、フィールド領域と素子形成領域間で段切れなどに対し
有利な構造となっている。また、埋め込み拡散領域とし
てのｔ領域２０４．：２０４“は溝部ｊｊ０３１＊ｘｏ
ｓ、〜ｚａｓ、、　２ｏｙ、　〜２０Ｆ、底部に存在す
るため、素子形成領域まで拡散することなく、ＬＳＩの
集舅化に大いに貢献した。また埋め込み拡散層と表面の
拡散層との；ンタクトを得るのは実施例１と同様にして
行なえばよい。

さて本実施例では２０　ｊ’下と２０８′下の両者の部
分に？領域を設けたが少なてともどちらかノ 一方だ妙−領域であればよい（第２２図（ａ）　、　（
ｂ）図示）。さらに２０５１下又は２０８′下の全領域
でなくごく一部の領域か？領域であってもよい〇またｚ
　ｏ　ｓ’の下と２０８′の下のどちらか一方だけかｐ
＋領領域あってもよいしさらｆｃ２０５’と２０８１に
関係なく写真蝕刻法などを用いるととＫよシ、？領域と
ｐ＋領領域混在していてもよい。

特に第２３図に示すようにフィールドの端の部分はｐ＋
層２０４　ｍ、フィールドの中央部社一層２０４′とす
ればフィールドの反転防止に対しても余裕ができる。又
本実施例において半導体基板に第１の溝部又状第２０溝
部を設けた後に半導体基、板全面もしくは少なくとも一
部の一部を酸化又拡窒化処履して壽郁が塞がれない程度
の酸化膜又は窒化膜を成長させてもよい。との場合不純
物のドーピングは酸化膜又状窒化膜の形成前に行なって
もよいし形成後に行なってもよい′。

本実施例において少なくとも第１の溝部を設けた半導体
基板に絶縁材料を堆積後、又は第２の溝部を設けた半導
体基板ＫＪＩＴｈ＊材料を堆積後、絶縁膜の全体もしく
は一部の表層に＾融化物質をドーピングし、しかる後に
絶縁膜のドーピング層を溶融させてもよい〇 さらに本実施例において少なくとも第１の溝部を設けた
半導体基板に絶縁材料を堆積後又は第２の溝部を設けた
同基板に絶縁材料、を堆積後、絶縁膜の全体もしくは一
部の“上に♂１融性絶縁膜を堆積し、しかる殻これを溶
融化せしめてもよい。

実施例７ ｍまず、シリコン基板（ｐｆｆｌ、結晶方位＝（１００
））ｓｏ　ｘに写真蝕刻法などを用いてレジスト膜３０
２の２パターニングを行なう（第２４゛図（ａ）図示）
。

［”ｉｌ］次に、レジスト膜３０２をマスクとして、エ
ツチングを行ない、重置又は垂直に近い側面をもった幅
の狭い溝部３０３を′ニ成する。この溝部３０３の深さ
祉例えば２μｍとする。また、エツチングの方法は、イ
オンエ　チンダやりアクティブイオンエツチングであｐ
てもよい（第２４図（ｂ）図示）。

〔＊ｔ＋〕次に、レジストＨｓｏｚ　：マスクとして例
えば燐又は砒素を加速電圧５　　ｋｅＶ、　　ドーズｆ
ｌｌＩ　Ｘ−１０”／Ｊ　Ｏ条件でイオン注、し、溝部
３０３〔１ｖ〕次に、レジスト膜３０２を剥離した抜、
構部ｓｏ３の幅の半分以上の膜厚（例えば溝部３０３０
幅が１．０μｍのときは０．５趨以上の膜厚として例え
ば０．６μｍ）の絶縁膜（例えばＣＶＤ−８ｓＯ２ｊ［
又はｓｔ、Ｎ４ｊｉ　）　ｓ　ｏ　ｓを堆積し構部３０
Ｂを埋める（第２４図（ｄ）図示）。

［Ｖ）次に、絶縁膜３ｏ５をシリコン基板３０１が露出
するまでエツチングする。これＫよシ溝部３０３部にの
み糠め込みフィールド絶縁膜５ｏｓｌ　、ｓｏｂ、、５
ｅｓｓが残る（給２４図（＠）図示）。

〔■１〕次に、シリコン基板ｓｏｉ上に薄い絶縁膜（例
えば５００Ｘの熱酸化膜）３０６を形成し、この絶縁膜
３０６上に耐酸化性膜（例えば３ｏｏ０１’ｏｓｓ３Ｎ
４Ｎ）３０７を堆積する（詑２４図（ｆ）図示）。

（Ｖｉｌ）次に、写真蝕刻法を用いて埋め込みフィール
ド絶縁＠５ＯＳ１〜３０５ｓ上に境界の全部又は一部が
くるようにレジスト＠　Ｓ　ＯＳをパターニングする。

そして、このレジストＨＡｓｏｓをマスクにして耐酸化
性膜３０２をエツチングし、薄い絶縁＠　Ｓ　Ｏｔ；を
エツチングし、さらにシリコン基板３０１をエツチング
し溝部３０９を形成する。このシリコン基板３０１をエ
ツチングするときには、埋め込みフィールド絶に膜３０
５１〜Ｊ　０５３が全くエツチングされないか、又は殆
んどエツチングされなにようにする（第２４図−）図示
）。なお、−薄い絶縁Ｈｓ　ｏ　ｅ又はシリコン基板３
０１をエツチングする前にレジスト膜３０Ｂを剥離して
その後のエツチングは耐酸化性膜３０２をマスクにして
行なってもよい◎また、シリコン基板３０１のエツチン
グ深さは後の酸化条件などによっても変るが、とこては
例えば５０００Ｘとする。、 （Ｖｉｉｉ　）次に、レジスト膜ｓ　ｏ　ｓ　（ｖ＊＋
工私°でレジスト膜３０８を剥離した場合は耐酸化性膜
３０７）をマスクにして例えばゲロンを加速電圧５０　
ｋｅｙ。

ドーズ量ｌ×１０１６／１！２でイオン注入し溝部３０
９の底部にｐ＋領域３１０を形成する（第２４図（ｂ）
図示）。

〔ＩＸ〕次に、レジスト膜３０＆を剥離した後、耐酸化
性膜３０２をマスクとしてフィールド酸化を行ない、細
め込みフィールド絶縁膜３０５．。

３０５３の間にフィールド酸化膜３１１を例えば膜厚１
μｍで形成し、幅の広いフィールド絶縁膜を形成する。

ここで、シリコン基板３０１のエツチング深さの２倍の
フィールド酸化膜３１１を形成すれば、素子形成領域と
平坦な幅の広いフィールド絶縁領域を形成することがで
きる（第２４図（１）図示）、このとき、埋め込みフイ
−ルド絶縁膜Ｊ　０５１　ｔ　３０５＊として８１．Ｎ
４膜などを用いれば、フィールド酸化時におけるフィー
ルド酸化膜３１１の横方向への喰い込み（バードビーク
）は原理的に全く生トないし、また埋め込みフィールド
絶縁膜３０５！　、３０５ｓとしてＳ　１０２膜を用い
た場合もバードビークは殆んど問題とならない。

〔×〕次に、耐酸化性膜３０７及びその下の薄い絶縁膜
３０６をエツチング除去する（第２４図（Ｊ）図示）゛
。

〔×１〕−最抜に、ゲート酸化膜３１２、ｒ−ド電極（
例えば多結晶シリコン）３１３を設け、例えば砒素を拡
散してソース、ドレインとなる一領域３１４，３１５を
形成し、層間絶縁膜（例えばＣＶＤ−８ｉＯ□膜）３１
６を堆積し、コンタクトホール３１２を開け、例えばＡ
ｔの配線３１８゜３１９を施し、ＬＳＩの主要な゛Ｉ扁
を終える（第２４口伝）図示）。

以上のような工程を用いることによシ、前述の選択酸化
法を用いた場合の株々の欠点を克服することができると
共に、埋め込み拡散層を下に有する段差を゛有しな゛い
任意の幅のフィールド絶縁領域を形成することが可能と
なる。従って、ＬＳＩの高集積化及び高性能化に大いに
貢献することができる。

ことで一層とｐ中層の関係は第２５図のようにフィール
ド酸化＊ｓｘｘの下もｎ＋十層０４１にしてもよいし、
逆に第２６図のようにフィールド酸化Ｈ３ｚ１下のみ一
層３０４′とし、他はｐ＋十層０４ａなどフィールドの
下のど°こか一部が１層であればどのような組合わせで
もよい。

なおシリコン基板３０１に溝部ＳＯＳを形成する場合、
第２４図（１）〜ｏｔ）に示した実施例ではレジスト膜
３０２をマスクにして開けたが、これは写真蝕刻法を行
なう前にシリコン基板３０１に絶縁Ｍ（例えば５ｘ０２
ｊｌ）　ｓ　ｚ　ｏを成長させ、その後写真蝕刻法を用
いレジスト膜３２１をマスクにして絶縁膜３２０、及び
シリコン基板３０１をエツチングして一部３０３／を形
成してもよい（第２７図図示）。

′また、この絶縁膜３２０を／母ターニングした（１１
Ｒ２８図（、）図示）後、この絶縁膜３２０をマスクに
してエツチングを行ない、溝部３０３を形成してもよい
（第２８図（ｂ）図示）０更に、溝部３０３に絶銀＊Ｓ
ＯＳを埋め込む前に予め溝部３０３の内部に絶縁膜３２
２を成長させておいてもよい（第２９図図示）。この絶
縁膜３２２は例えばシリコン基板３０１を酸化して形成
してもよいし、ＣＶＤ膜などを堆積してもよい◎なお、
このとき溝部３０３の開口部の幅は絶縁＠ＳＸＺの膜厚
の２倍分たけ狭くなっている。

絶縁ｊ［３０４をエツチングして一部３０３にのみ埋め
込みフィールド絶縁膜３０勾〜３０５３を残すとき、こ
のフィールド絶縁膜３０５１〜３０６ｓがシリコン基板
３０．１の表面から落ち込むような構造をとってもよい
。

埋め込みフィールド絶縁膜３０５１〜３０５３の深さは
それぞれ異なっていてもよい。

第２４図（ａ）〜（ｋ）に示し九実り例では、耐酸化性
膜Ｊ０７を堆積してから写真蝕刻法を用い耐酸化性膜３
０７及びシリコン基板３０１をエツチングしたが、始め
にシリコン基板、λｏ１をエツチングして溝部３０９を
設け、後で耐酸化性１１Ｘｓｏｒを堆積し、写真蝕刻法
を用いて溝部３０９部の耐酸化性膜３０７をエツチング
した後でフィールド酸化を行なってもよい。

第２４−〇）〜（ｋ）に示した実施例では、耐酸化、性
膜３０７をエツチングした後シリコン基板３０ノをエツ
チングして溝部３０９を設けてからフィールド酸化を行
なっていたが、耐酸化性膜３０７をエツチングした後シ
リコン基板３０３をエツチングせずにフィールド酸化を
行なってもよい（第３０　Ｅ　（ａ）　、　（ｂ）図示
）。このとき、絶縁膜３０６は必ずしも堆積しなくても
よい。また、絶縁膜３０６が８１０□膜のように基板上
に残置されても下の基板（例えばシリコン基板３ｏｚ）
がフィールド酸化時に酸化されるものであれば、第３０
図（ｍ）に示すようにてはなく、薄い絶縁膜３０σをエ
ツチングせずにフィールド酸化を行なってよい。

また、第３０図６）の後耐酸化性膜３０？をマスクとし
てフィールド酸化膜３１１をエツチングして平坦な構造
としてもよい（第３１図図示）。

この場合、シリコン基板３０１をエツチングせずにフィ
ールド酸化を行なったもののみならず、シリコン基１ｆ
ｔｓｏｒをエツチング−してフィールド酸化を行なった
ものについても適用される。

これは、シリコン基板３０１をエツチングしたにもかか
わらず、フィールド酸化膜３１ノが厚くつきシリコン基
板３０１表面よｐ上に出て平坦性が損われている場合に
有効である。

尚、以上の実施例１〜７では基板と逆導電型の不純物の
ドーピングをイオン注入を基板３０１に対し＃１は垂直
に行なっていたが第３２図に示すようにイオン注入を斜
めに打つことによシ溝部３０３の側面にもれ領域３０４
′を形成してもよく、またこれをイオン注入でなく拡散
法によって行なってもよい。これは基板と同導亀型の不
純物のドーピングに関しても適用できる。

また、以上の実施例では溝は垂直又は垂直に近いものを
用いたが、必ずしもこれにかぎらず側面が傾斜角０を有
する溝部４０３を形成してもよい（第３３図−）、伽）
図示）、このとき堆積すべき絶Ｉｌ＆膜４０５の厚さは
溝の翻口部の巾をａとすれば（ａｃｏｔ（θ／２））／
２以上となる。この６場合、底部が平坦で側面・が傾、
斜した溝部を用いてもよい。

更に第３４図（ａ）に示すように基板５０１上の絶縁膜
６０２をエツチングするときに必ずしも基板ｓｏｉが霧
出するまでエツチングす゛る必要はなく同−図（ｂ）に
示すように絶縁膜５０２′を残してＰ−）膜２層間絶縁
膜３どあるいはその一部として冑用してもよい。

その他、１３５図（、）に示すように基板５０１上のマ
スク＠ｓｏ４をマスクとして基板５０１に溝部ｓｏｎを
設けたときにはこのマスクを残しておいて絶縁膜５０２
を堆積し、次に絶縁膜５０２をエツチングするときマメ
ク材５０４が残るようにしてもよい（第３５図（ｂ）図
示）。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は従来の選択酸化法を採用したｎ
チャンネルＭＯ８ＬＳＩの製造工程を示す断面図、＃、
２図は前記工程の選択酸化後の半導体基板状態を示す拡
大断面図、ｖ、３図（ａ）　、　（ｂ）は従来の選択酸
化法の問題点を説明するための断面図、第＼ ４図〜第６図は夫々従来の選択酸化法を用いた場合に発
生する基板電位のゆれを観測するための断面図、第７図
（、）〜（ｆ）は本発明の実施例１におけるｈチャンネ
ルＭＯ８Ｌ８１　Ｃ）Ｈ造工程を示す断面図、ｔｐ、８
図、第９口拡従来法及び！ｊ！九例１で形成したフィー
ルド領域で分離された素子間の、長さ変化を示す断面図
、第１０図は基板の溝部を浅くしてフィールド領域下の
？領域と基板表面のｎ領域を接触させた状態を示す断面
図、第１１図、第１２図は夫々実施例１の変屏例を示す
断面図、＠１３図（ａ）　、（ｂ）−第１４図（ａ）　
、　（ｂ）は夫々本発明の実施例１の変形例を示す溝部
形成までの工程の断面図、第１５図（、）〜（ｃ）は本
発明の実施例２におけるＭＯ８ＬＳＩのフィールド領域
形成工程を示す平面図、第１６図（、）　、　（ｂ）は
本発明の実施例３におけるＭＯ８ＬＳＩのフィールド領
域形成工程を示す断面図、第１７図（、）〜（ｄ）は本
発明−の１！施例４におけるＭＯ８ＬＳＩのフィールド
領域形成工程を示す断面図、第１８図（ａ）、伽）は実
施例４の変形例−であるフィールド領域形成工程を示す
断面図、嬉１９図（ａ）〜（・）は本発明の実施例５に
おけるＭＯ８ＬＳＩのフィールド領域形成工程を示す断
面図、第２０図紘ｌ！施例５の変形例であるフィールド
領域形成後の状態、倹示す断面図、第２１図（、）〜（
Ｊ）は本発明の実施例６におけるＭＯ８ＬＳＩの製造工
程を示す断面図、第２２図（ａ）。 （ｂ）　、第２３図は夫々ＩＪＥ施例６の変形例である
フィールド°領域形成後の状態を示す断面図、第２４図
（１）〜（ｋ）は本発明の実施例７におけるＭＯ８ＬＳ
Ｉの製造工程を示す断面図、第２５図、第２６図は夫々
実施例７の変形例であるフィールド領域形成後の状態を
示す断面図、第２７図、第２８図（ａ）、伽）は前記実
施例７の溝部形成の変形例を示す断面図、第２９図はｌ
Ｉ！施例７の更に他の変形例を示す断面図、第３０図（
ａ）　ｅ　（ｂ）　、　第３１図は夫々前記実施例７の
フィールド領域形成の変形　才例を示す断面図、第３２
図、第３３図（ａ）、伽）。 １３４図（ａ）　、　（ｂ）　、、！　３５図（ａ）　
、　（ｂ＞は夫々本発明の他の実施例東示すフィールド
領域形成工程を示す断面図である。 １０１．２０１，３０１，４０１，５０１・・・半導体
基板、１０３．１０３１〜１０３４．２０３．〜２０３
＠　、３０３゜４０３．５０３・・・溝部、１０４，２
０４．２０４’、２０４’。 ２０４“’ａ３０４，３０４′−・・を領域（配線層）
、１０４ｍ＊：１０４ｍ、３０４ｍ・−ｐ＋領領域反転
防止層）、１０５゜２０５　、３０５−ＣＶＤ−８１０
□膜、１０６，１０６１．１０６１゜１０ｇ”、２０９
＃２０９’Ｉ　３０５１〜３０５３．３１１・・・フィ
ールド領域、１０８，２１１，３１３・ｒ’−ド電極、
１０９，２１２，３１４−ｎ＋型ソース領域、１１０Ｉ
ｊ　１３　’ｔ　Ｊ　１５−ｎ”ｆＪドレイン領域、１
１３，１１４゜２２６　、２１７　、３１８　、３１９
　・Ｊｋｔ配線０出願人代理人　　弁理士　鈴　江　武
　彦１図 ４図 ５図 ６図 牙７図 オフ図 才８図　　５／−９図 才１０図 ５Ｆ１１図 □□□□□−−−］ 才１４図 １１ら 才１５図 オ１６図 （ａ）（ｂ） 才１７図 才２５図 ３１１ オフ６図 オ２７図 （ａ） （ｂ） ３１図 才３２図

Claims (1)

1. 【特許請求の範囲】 （１）半導体基板の所望部分に垂直もしくは垂直に近％
   Ａ＠面を有する溝部を少なくとも１つ以上設ける工程と
   、 少くとも１つの溝部内に基板と逆導電型の不純物を選択
   的にドーピングして配線層を形成する工程と、 溝部を含む半導体基板全面に絶縁材料を少なくとも１つ
   の溝部の開口部の短い巾の半分以上の厚さとなるように
   堆積する工程と、この絶縁膜を半導体基板全面が露出す
   るまでエツチングして少なくとも１つの溝部内に絶縁材
   料を残存させフィールド領域を形成する工程とを具備し
   九ことを特徴とする半導体装置の製造方法。 （２）半導体基板に溝部を設け、不純物をドーピングし
   丸後、絶縁材料を堆積する前に、半導体基板全面もしく
   は少なくとも溝部の一部を酸化又は窒化処理して溝部が
   塞がれ々い程度の酸化膜又は窒化膜を成長せしめる仁と
   を特徴とする特許請求の範Ｓ第１項記載の半導体装置の
   製造方法。 （３）半導体基板に溝部を設けた後、不純物をドーピン
   グする前に、半導体基板全面屯しくけ少なくとも構部の
   一部を酸化又は窒化処理して溝部が塞がれない程度の酸
   化膜又は窒化膜を成長せしめる仁とを特徴とする特許請
   求の範囲第１項記載の半導体装置Ｏ製造方法。 熱処理を施して鋏絶縁膜のドーピング層を溶融化し、し
   かる後に絶縁膜のエツチングを行なうととｔ−特徴とす
   る特許請求の範囲第１項乃至第３項いずれか記載の半導
   体装置の製造方法。 溶融性絶縁膜を溶融化し、しかる後にこれら絶縁膜のエ
   ツチングを行なうことを特徴とする特許請求の範囲第１
   項乃至第３項いずれか記載の半導体装置、の製造方法。 （６）　　少なくとも溝部の一部に基板と同−電型の不
   純物をドーピングすることを特徴とする特許請求の範囲
   第１項乃至第５項いずれか記載の半導体装置の製造方法
   ・ （７）基板と同導電型の不純物を、基板と温導電型の不
   純物のドーピング、ＨＬにドーピングすることを特徴と
   する特許請求の第６項記載の半導体装置の製造方法・ （８）　　基板と同導電型の不純物を、溝部が塞がれな
   い程度に該溝部を酸化もしくは窒化した後、又は酸化も
   Ｌ＜は窒化する前にドーピングすることを特徴とする特
   許請求の範［１１３項又祉第６項記載の半導体装置の製
   造方法。 （９）　　溝部のうちの一部を半導体基板に設けられる
   不純物領域の拡散深さよシ浅く、他の溝部を同不純物領
   域の拡散深さよシ深く形成し、前記浅い溝部の下に設け
   られ九基板と逆導電型の配線層と、前記不純物領域のう
   ちの基板と逆導電型の領域とを電気的に接触させること
   を特徴とする特許請求の範囲第１項乃至第８項いずれ、
   か記、載の半導体装置の製造方法。 顛　半導体基板の所望部分に垂直もしくは垂直に近い側
   面を有する溝部を少なくとも１つ以上設ける工程と、少
   なくとも１つの溝部内に基板と逆導電型の不純物を選択
   屹にドーピングして配線層を形成する工程と、溝部を含
   む半導体基板全面に絶縁材料を少なくとも１つの溝部の
   開口部の短い巾の半分以上の厚傷となるように゛堆積す
   る工程と、少なくとも絶縁材料にょシ開ロ部まで埋め込
   まれた溝部上の一部を含む絶縁膜の領域もしくは溝部以
   外のフィールド領域となるべき絶縁膜の領域の少なくと
   もいずれかをマスク材で徨りた後、絶縁膜を、マスク材
   及び溝部以外の半導体基板が露出するまでエツチングし
   、溝部内に絶縁材料を残置させてフィールド領域を、溝
   部以外にもフィールド領域を、形成する工程とを具備し
   たことを特徴とする半導体装置の製造方法。 剣　半導体基板に溝部を設けた彼、不純物をドーピング
   する前或いは不純物をドーピングした後、絶縁材料を堆
   積する前に、半導体基板全面もしくは少なくとも溝部の
   一部を酸化又は窒化処理して溝部が塞がれない程度の６
   （化膜又は發化膜を成長せしめることを特徴とする特Ｆ
   Ｆ請求の範囲第１０項記載の半導体装置の製造方法。 熱処理を施して該絶縁膜のドーピング層を溶融化し、し
   かる後にマスク材を覆い絶縁膜のエツチングを行なうこ
   とを特徴とする特許請求の範囲第１０項又は第１１項記
   載の半導体装置の製造方法。゛ 溶融性絶縁膜を溶融化し、′シかる′抜にこ′れら絶縁
   膜をマス〉材で覆う′止；テングを行なう′ことを特徴
   とする特許請求の範囲一１’　０項反は第１１項記載の
   ゛半導体装置６製造方法。　　　　”α◆　少なくとも
   溝部の一部に基板と同導電型の不純物をドーピングする
   ことを特徴とする特許請求の範囲第１０項乃至第１３項
   いずれか記載の半導体装置の製造方法。 に）基板と同導電型の不純物を、基板と温導電型の不純
   物のドーピング直Ｉドーピングすることを特徴とする特
   許請求の第１４項記載の半導体装置の製造方法。、 ａり　基板と同導電型の不純物を、溝部が塞がれない程
   度に該溝部を酸化もしくは窒化した後、又は酸化もしく
   は窒化する前にドーピングすることを特徴とする特許請
   求の範囲＃、１１項又は第１４項記載の半導体装置の製
   造方法。 α力　溝部のうちの一部を半導体基板に設けられる不純
   物領域の拡散深さよシ浅く、他の溝部を同不純物領域の
   拡散深さより深く形成し、前記浅い溝部の下に設けられ
   た基板と逆導電型の配線層と、前記不純物領域のうちの
   基板と逆導電型の領域とを電気的に接触させることを特
   徴とする特許請求の範Ｓ第１θ項乃至第１６項いずれか
   ゛記載の半導体装置の製造方法。 に）半導体基板の所望部分に垂直もしくは垂直に近い側
   面を有する第１の溝部を少なくとも２つ以上近接して設
   ける工程と、少なくとも１つの溝部内に基板と逆導電型
   の不純物をドーピングして配線層を形成する工程と、第
   １の製部を含む半導体基板全面に絶縁材料を少なくとも
   前記近接した２つ以上の渦部の開口部の短い幅の半分以
   上の厚さとなるように堆積す□る工程と、この絶縁膜を
   半導体基板主面が算出するまでエツチングして少なくと
   も近接した２つ以上の溝部内に絶縁材料を残置させる工
   程と、絶に羽料が残置し、近接した２つ以上の渦部間の
   半導体基板部分を選択エツチングして第２の渦部を設け
   る工程と、半導体基板全面に絶縁材料を第２の溝部の開
   口部の短い幅の半分以上の厚さとなるように堆積する工
   程と、この絶＊＊を半導体基板主面が露出するまでエッ
   チ′ングして第２の溝部に絶縁材、料を残置させ、との
   渦部の両餉の第１の構部に残置した絶縁材料と一体化さ
   せることによシ広幅のフィールド領域を形成する工程と
   を具備したことを特徴とする半導体装置の製造方法。 （２）不純物のドーピングを第２の溝部の形成直後に行
   なうことを特徴とする特許請求の範囲第１８項記載Ｏ半
   導体装置の製造方法。 ■　不純物のドーピングを第１の溝部の形成技の他に第
   ２０溝部の形成直後にも行なうことを特徴とする特許請
   求の範囲第１８項記載の半導体装置の製造方法。 （２）少なくとも半導体基板に第１の溝部を設は丸後、
   又は第２の溝部を設けた後に、半導１体基板全面もしく
   は少なぐとも、溝部の一部を酸化又社窒化処理して溝部
   が塞がれない程度の酸化膜又は窒化膜を成長せしめるこ
   とを特徴とする特許請求の範囲第１８項乃至第２０項い
   ずれか記載の半導体装置の製造方法。 勾　少なくとも半導体基板と逆導電型の不純物をドーピ
   ングし九後、第１．第２の溝部の少なくとも一方の一部
   を酸化又は窒化処理して溝部が塞がれない程度の酸化膜
   又は窒什膜を成長せしめることを特徴とする特許請求の
   範囲詑２１項記載の半導体装置の製造方法。 （ハ）少なくとも第１の溝部を設けた半導体基板に絶縁
   材料を堆積後、又は館２の溝部を設はンダし、しかる後
   に絶縁膜のドーピング層を溶融化せしめることを特徴と
   する特許請求の範囲第１８項乃至第２２項いずれか記載
   の半導体装置の製造方法。 （ハ）少なくとも第１の溝部を設けた半導体基板に絶縁
   材料を堆積後、又は第２の溝部を設ける彼これを溶融化
   せしめることを特徴とする特許請求の範囲第１８項乃至
   第２３項いずれか記載の半導体装置の製造方法。 に）　少なくとも第１又は１２の溝部の一部に基板と同
   導電型の不純物をドーピングすることを特徴とする特許
   請求の範８＠ｒ′？項乃至第２４項いずれか記載の半導
   体装置の製造方法。 （２）・　基板と同導電型の不純物を、基板と整導電型
   の不純物のドーピングａ＠ＪＣドーピングすることを特
   徴とする特許請求の！２５項記載の半導体装置の製造方
   法・ に）基板と同導電型の不純物を、溝部が基かれない程度
   に該溝部を酸化もしくは窒化した後、又は酸化もしくは
   窒化する前にドーピングすることを特徴とする特許請求
   の範囲第２２項又は第２５項記載の半導体装置の製造方
   法。 ■　第１又は第２の溝部のうちの一部を半導体基板に設
   妙られる不純物領域の拡散深さよシ浅く、他の溝部を同
   不純物領域の拡散深さよυ深く形成し、前記浅い溝部の
   下に設けられた基板と逆導電型の配線層と、前記不純物
   領域のうちの基板と逆導電型の領域とを電気的に接触さ
   せることを特徴とする特許請求の範囲第１８項乃至第２
   ７項いずれか記載の半導体装置の製造方法。 翰　半導体基板の所望部分に垂直もしくは垂直に近い側
   面を有する第１の溝部を設ける工程と、少なくとも１つ
   の溝部に基板と逆導電型の不純物をドーピングして配線
   層を形成する工程と、前記第１の溝部を含む半導体基板
   全面に絶縁膜を少なくとも第１の＃１部の開口部の最小
   の幅の半分以上の厚さとなるように堆私すＺ、工程と、
   この絶縁膜を半導体基板主面がｈ出する１でエツチング
   して前記第１の無部内に絶縁膜を残置させる工程と、こ
   の絶縁膜の残置した半導体基板主面に耐酸化性膜を堆積
   し、この耐酸化性膜の館１の溝部間を選択的にエツチン
   グして第２の溝部を形成した後、この耐酸化性膜をマス
   クとしてフィールド酸化を行ない第１の溝部間を酸化膜
   で埋め、前記第１の溝部に残置した絶縁膜と一体化させ
   ることによシ広幅のフィールド領域を形成する工程とを
   具備したことを特徴とする半導体装置の製造方法。 曽　不純物をドーピングする工程を第２の溝部を設けた
   直後に行なうことを特徴とする特許請求の範囲第２９項
   記載の半導体装置の製造方法。 ０心　不純物をドーピングする工程を第１の溝部を設け
   た後、並びに第２の溝部を設けた後にも行なう仁とを特
   徴とする特許請求の範囲第２９項記載の半導体装置の製
   造方法。 Ｃ１２絶縁膜の残置した半導体基板主面に耐酸化性膜を
   堆積した後、この耐酸化性膜及び半導体基板の前記第１
   の溝部間を選択的に工、チングすることによシ、前記第
   １の溝部に残置した絶縁膜を少なくとも＠面の一部に有
   する第２の溝部を設け、しかる後耐酸化性膜をマスクと
   してフィールド酸化を行なうことを特徴とする特許請求
   の範８２９項乃至第３１）Ｊｌいずれか記載の半導体装
   置の製造方法◎ 勾　半導体亭板に第１の溝部を設けた彼、或いは不純物
   のドー、、ピング後半導体基板全面又は少なくとも溝部
   の一部を酸化又は窒化処理して第１の溝部が塞がれない
   程度の酸化膜又は窒化膜を成長せしめることを特徴とす
   る特許請求の範囲第２９項乃至第３２項いずわが記載の
   半導体装置の製造方法。 ｏ４　　第１の溝部を設けた半導体基板に絶縁膜溶融さ
   せた後、絶ｉ膜をエツチングすることを特徴とする特許
   請求の範囲第２９項乃至第３３項いずれか記載の半導体
   装置の製造方法。 （至）絶縁膜の残置した半導体基板の妃１の。溝部間を
   選択的にエツチングすることにょシ前記第１の溝部に残
   置した絶縁膜を少なくとも側面の一部に有する第２の溝
   部を設けた仮、半導体基板全面に耐酸化性膜を堆積し第
   ２６溝部の耐酸化性膜をエツチングし、しかる後この耐
   酸化性膜をマスクとしてフィールド酸化を行なうことを
   特徴とする特許請求の範囲第２９項乃至第３４項いずれ
   か記載の半導体装置の製造方法。 （ロ）　フィールド酸化後に耐酸化性膜をマスクとして
   フィールド酸化膜の一部をエツチングして平坦な構造と
   したことを特徴とする特軒趙求の範！８第２９項乃至第
   ２１ｓ項いずれが記載の半導体装置の製造方法。 Ｏｆ）少なくとも第１又は第２の溝部の一部に基板と同
   導電型の不純物をドーピングすることを特徴とする特許
   請求の範囲第２９項乃至第３６項いずれか記載の半導体
   装置の製造方法。 （２）基板と同導電型の不純物を一１基板と１導電型の
   不純物のドーピング１梗にドーピングすることを特徴と
   する特許請求の第３７項記載の半導体装置の製造方法。 （至）基板と同導電型の不純物を、溝部が塞がれない程
   度に＃、ｗ部を酸化もしくは窒化した後、又は酸化もし
   くは窒化する前にドーピングすることを特徴とする特許
   請求の範囲第３２項又は第３７項記載の半導体装置の製
   造方法。 −第１又祉第２の溝部のりもの一部を半導体基板に設け
   られる不純物領域の拡散際さよシ浅く、他の溝部を同不
   純物領域の拡散深さよシ深く形成し、前記洩い溝部の下
   に設けられた基板と逆導電型の配線層と、前記不純物領
   域のうちの基板と逆導電型の領域とを電気的−に接触さ
   せることを特徴とする特許請求の範囲第２９項乃至第３
   ９項いずれか記載の半導体装置の製造方法。