JPH029134A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH029134A JPH029134A JP15792388A JP15792388A JPH029134A JP H029134 A JPH029134 A JP H029134A JP 15792388 A JP15792388 A JP 15792388A JP 15792388 A JP15792388 A JP 15792388A JP H029134 A JPH029134 A JP H029134A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- source
- drain
- polysilicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims abstract description 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 3
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体集積回路素子の製造方法に関するもの
で、特に微刈寸法を有する高集積回路素子の製造方法に
関するものである。
で、特に微刈寸法を有する高集積回路素子の製造方法に
関するものである。
(従来の技術)
シリコン半導体を用いたMOS(金属酸化膜シリコン)
集積回路素子は、集積素子数50万個、最小パターン幅
1.5〜l 、 2uraが達成されている。今後もま
すます微細化・高集積化が必要とされるので、微細・高
集積化が可能な装置構造の開発が求められている。
集積回路素子は、集積素子数50万個、最小パターン幅
1.5〜l 、 2uraが達成されている。今後もま
すます微細化・高集積化が必要とされるので、微細・高
集積化が可能な装置構造の開発が求められている。
微細化にあたってはlMOSトランジスタの特性を所定
範囲に確保しつつ、素子間の分離が行なえねばならない
。特にMOSトランジスタのデー1−長を短くしたとき
には、短チヤネル効果と呼ばれるしきい値電圧の急激な
低下現象が起こる。以下に説明するのは、LDD(低濃
度ドレイン)構造のnチャネルMO3+−ランシフタの
製造方法例である。LDD構造は、短チヤネル効果を防
止するために、ゲート端部のドレインの不純物濃度を低
下させることにより、ドレイン電界がチャネル部に及ぼ
す効果を減少させたものである。
範囲に確保しつつ、素子間の分離が行なえねばならない
。特にMOSトランジスタのデー1−長を短くしたとき
には、短チヤネル効果と呼ばれるしきい値電圧の急激な
低下現象が起こる。以下に説明するのは、LDD(低濃
度ドレイン)構造のnチャネルMO3+−ランシフタの
製造方法例である。LDD構造は、短チヤネル効果を防
止するために、ゲート端部のドレインの不純物濃度を低
下させることにより、ドレイン電界がチャネル部に及ぼ
す効果を減少させたものである。
第:3図(a)においては、基板1上にフィールド酸化
膜2とゲート酸化膜3が形成された状態が示されている
。次に、第3図(b)では、ゲート電極4を形成後、P
(リン)をイオン注入した状fmを示している。第3図
(c)では、全面にCVD酸化膜8を堆積している。第
3図(d)では、全面にエッチバックを施して、ゲート
電極4の端部にサイドウオール10と呼ばれるイオン注
入のスペーサを形成した状態が示されている。第3図(
e)では、再度As(ヒ素)をイオン注入して熱処理し
、ソース・1−レイン9が形成された状態が示されてい
る。
膜2とゲート酸化膜3が形成された状態が示されている
。次に、第3図(b)では、ゲート電極4を形成後、P
(リン)をイオン注入した状fmを示している。第3図
(c)では、全面にCVD酸化膜8を堆積している。第
3図(d)では、全面にエッチバックを施して、ゲート
電極4の端部にサイドウオール10と呼ばれるイオン注
入のスペーサを形成した状態が示されている。第3図(
e)では、再度As(ヒ素)をイオン注入して熱処理し
、ソース・1−レイン9が形成された状態が示されてい
る。
(考参:日経マイクロデバイス、 1985年7月号。
2000年へのLSI技術 第1部デバイス、 P13
6〜145) (発明が解決しようとする課題) LDD構造は短チヤネル効果の防止に効果があるが、さ
らに微細化するには、ソース・ドレインの不純物拡散深
さを浅くする必要がある。特にPチャネルではNチャネ
ルに比較して拡散深さが深く、0.3−0.4um(N
チャネルで0.2−0.3μm)もあり、浅くすべく検
討が行なわれている。しかし、拡散深さを浅くすると、
A11(アルミニウム)配線を接続した際に接合をつき
ぬけてAQのスパイクが入り易く、またシート抵抗が増
大するため、回路の動作周波数が低下するという問題が
発生する。
6〜145) (発明が解決しようとする課題) LDD構造は短チヤネル効果の防止に効果があるが、さ
らに微細化するには、ソース・ドレインの不純物拡散深
さを浅くする必要がある。特にPチャネルではNチャネ
ルに比較して拡散深さが深く、0.3−0.4um(N
チャネルで0.2−0.3μm)もあり、浅くすべく検
討が行なわれている。しかし、拡散深さを浅くすると、
A11(アルミニウム)配線を接続した際に接合をつき
ぬけてAQのスパイクが入り易く、またシート抵抗が増
大するため、回路の動作周波数が低下するという問題が
発生する。
(課題を解決するための手段)
上記のような課題に対し、ソース・1(レインの拡散層
に金属を貼り付けるという試みもなされている。本発明
では、ポリシリコンから基板への拡散でソース・ドレイ
ンを形成することしこよりこの問題点を解決した。
に金属を貼り付けるという試みもなされている。本発明
では、ポリシリコンから基板への拡散でソース・ドレイ
ンを形成することしこよりこの問題点を解決した。
(作 用)
ポリシリコン内の拡散係数はシリコンに比へて中漬程度
と大きく、浅いが濃い拡散層を形成できるので、このポ
リシリコンを拡散源として基板に対し拡散を行えば、そ
こに浅いが濃い拡散層よりなるソース・1くレインが1
!)られ、同時に実効的にソース・ドレインのシート抵
抗を低下せしめ、併せて素子の平坦化がはかられる。
と大きく、浅いが濃い拡散層を形成できるので、このポ
リシリコンを拡散源として基板に対し拡散を行えば、そ
こに浅いが濃い拡散層よりなるソース・1くレインが1
!)られ、同時に実効的にソース・ドレインのシート抵
抗を低下せしめ、併せて素子の平坦化がはかられる。
(実施例)
以下に1本発明の一実施例について図面により説明する
。
。
第1図(a)において、基板1Fにフィール1く酸化膜
2とゲート酸化膜3が形成されており、第1図(b)で
は、ゲート電極4形成後、Pがイオン注入された状態が
示されている。第1図(c)では。
2とゲート酸化膜3が形成されており、第1図(b)で
は、ゲート電極4形成後、Pがイオン注入された状態が
示されている。第1図(c)では。
酸化により、特にゲート電極がポリシリコンであるため
、ノ、髪板部分に比べ1.5〜2倍の膜Jつで酸化膜が
形成された状態が示されている。次いで、第1図(d)
のように、ソース・ドレイン上の酸化膜厚分だけ全面エ
ツチングすると、ノブく酸化膜が形成されているフィー
ルド酸化膜2とゲート電極4の周りの酸化膜だけが残り
、従来例と同様にサイドウオール10が形成され、ソー
ス・トレイン部分はシリコン面が露出する。このサイド
ウオール形成方法は、従来例に示した方法に比ベグート
′、1i極端部のゲート酸化膜厚が厚くなる(ゲートバ
ーズビーク)という欠点はあるが、グー1へ電極」二に
も酸化膜が残るので、後工程が有利になる。第1図(e
)では、ソース・ドレイン上の自然酸化膜を除去した後
全面にポリシリコン5を堆積し1段差凹部にレジスト6
を埋め込んだ(レジス1−コート後、不要なレジス1−
をエツチングする)状態が示されている。この後、レジ
スト6をマスクにポリシリコンを等方性のプラズマエツ
チングでエッチバックすると、第1図(f)のようにな
る。第1図(f)では、埋め込んだポリシリコンに人S
をイオン注入し、熱処理によりソース・1くレインポリ
シリコン電極7と一ル板側のソース・ドレイン9を形成
する。
、ノ、髪板部分に比べ1.5〜2倍の膜Jつで酸化膜が
形成された状態が示されている。次いで、第1図(d)
のように、ソース・ドレイン上の酸化膜厚分だけ全面エ
ツチングすると、ノブく酸化膜が形成されているフィー
ルド酸化膜2とゲート電極4の周りの酸化膜だけが残り
、従来例と同様にサイドウオール10が形成され、ソー
ス・トレイン部分はシリコン面が露出する。このサイド
ウオール形成方法は、従来例に示した方法に比ベグート
′、1i極端部のゲート酸化膜厚が厚くなる(ゲートバ
ーズビーク)という欠点はあるが、グー1へ電極」二に
も酸化膜が残るので、後工程が有利になる。第1図(e
)では、ソース・ドレイン上の自然酸化膜を除去した後
全面にポリシリコン5を堆積し1段差凹部にレジスト6
を埋め込んだ(レジス1−コート後、不要なレジス1−
をエツチングする)状態が示されている。この後、レジ
スト6をマスクにポリシリコンを等方性のプラズマエツ
チングでエッチバックすると、第1図(f)のようにな
る。第1図(f)では、埋め込んだポリシリコンに人S
をイオン注入し、熱処理によりソース・1くレインポリ
シリコン電極7と一ル板側のソース・ドレイン9を形成
する。
この実施例では、LDD構造のrlチャネルMO81−
ランシフタで説明したが、埋め込ま才したボリシリコン
に1)とAsを同時にイオン注入して拡散する(二重拡
散)方法も可能であり、1)チャネルMOSトランジス
タの場合には、2回に分けてB(ホウ素)イオン注入す
ることや、■)とBによりL DD化することも可能で
ある。
ランシフタで説明したが、埋め込ま才したボリシリコン
に1)とAsを同時にイオン注入して拡散する(二重拡
散)方法も可能であり、1)チャネルMOSトランジス
タの場合には、2回に分けてB(ホウ素)イオン注入す
ることや、■)とBによりL DD化することも可能で
ある。
このようにして形成したトランジスタは、フィールド酸
化膜が最初の膜厚で〜700nm、仕−1ニリで〜50
0nmに対し、ゲート電極が最初で〜400nm、仕−
ヒリで〜300nmと上部酸化膜〜1100nと合わせ
て〜40Or+m、ソース・ドレイン多結晶シリコン電
極がaOO〜400nn+であるため、フィールド酸化
膜」二のゲート電極を除けばほぼ平坦である。
化膜が最初の膜厚で〜700nm、仕−1ニリで〜50
0nmに対し、ゲート電極が最初で〜400nm、仕−
ヒリで〜300nmと上部酸化膜〜1100nと合わせ
て〜40Or+m、ソース・ドレイン多結晶シリコン電
極がaOO〜400nn+であるため、フィールド酸化
膜」二のゲート電極を除けばほぼ平坦である。
さらに、以」二説明した製造方法の変形として、自己整
合的にコンタクトを形成することができる。
合的にコンタクトを形成することができる。
以下、この方法を図面を用いて説明する。第2図(31
)ないしくe)は、第1図(e)からの続きの工程を図
示している。第2図(a)では、第1図(f)と同様ソ
ース・ドレイン多結晶シリコン11が自己整合的にエッ
チバック法により形成された後で、所定献のゲート電極
上の酸化11Wをエツチングした状態が示されている。
)ないしくe)は、第1図(e)からの続きの工程を図
示している。第2図(a)では、第1図(f)と同様ソ
ース・ドレイン多結晶シリコン11が自己整合的にエッ
チバック法により形成された後で、所定献のゲート電極
上の酸化11Wをエツチングした状態が示されている。
この後、多結晶シリコンに3)12(ゲート電極形成用
の多結晶シリコンが(1)、ソース・ドレイン多結晶シ
リコンが(2)である)および5i3N41:3を形成
した状態である。第2図(c)では、所定パターンのレ
ジスト14のパターンに従って、 5i1N413とほ
ぼ堆積膜厚の半分に相当する量の多結晶シリコン(3)
+2がエツチングされた状態である。第2図(d)では
、レジスト14を除去した後、酸化し、ソース・ドレイ
ンを形成する不純物をイオン注入している。以後、Si
、N413を除去する。このとき、イオン注入とSi、
N4の除去の順旨は入れ換わってもよい。第2図(e
)では、ソース・ドレインの熱処理後、アルミニウム膜
を堆積し、所定マスクによってエツチングし、配線15
が形成された状態が示されている。
の多結晶シリコンが(1)、ソース・ドレイン多結晶シ
リコンが(2)である)および5i3N41:3を形成
した状態である。第2図(c)では、所定パターンのレ
ジスト14のパターンに従って、 5i1N413とほ
ぼ堆積膜厚の半分に相当する量の多結晶シリコン(3)
+2がエツチングされた状態である。第2図(d)では
、レジスト14を除去した後、酸化し、ソース・ドレイ
ンを形成する不純物をイオン注入している。以後、Si
、N413を除去する。このとき、イオン注入とSi、
N4の除去の順旨は入れ換わってもよい。第2図(e
)では、ソース・ドレインの熱処理後、アルミニウム膜
を堆積し、所定マスクによってエツチングし、配線15
が形成された状態が示されている。
以り説明した方法では、自己整合的にソース・トレイン
がLDD構造で形成できると同時に、配線とのコンタク
トも自己整合的に形成できる。コンタクト部とソース・
ドレインの位置ずれが生したとしても、多結晶シリコン
中の拡散が速く、ソース・1〜レイン多結晶シリコン電
極はゲート′屯極と常に一定距離離れているので、トラ
ンジスタ特性の制御性は良好である。
がLDD構造で形成できると同時に、配線とのコンタク
トも自己整合的に形成できる。コンタクト部とソース・
ドレインの位置ずれが生したとしても、多結晶シリコン
中の拡散が速く、ソース・1〜レイン多結晶シリコン電
極はゲート′屯極と常に一定距離離れているので、トラ
ンジスタ特性の制御性は良好である。
(発明の効果)
以上説明したように、本発明では、ソース・ドレイン拡
散層を浅くシつつ、上部にポリシリコン電極があるため
、全体のシート抵抗は低くなっており、A(l配線を接
続したときの拡散層のつきぬけも防止されている。また
、平坦化もはかられているので、AQ配線の形成も容易
である。また、数工程を追加すれば自己整合的にコンタ
ク1−を形成できる。
散層を浅くシつつ、上部にポリシリコン電極があるため
、全体のシート抵抗は低くなっており、A(l配線を接
続したときの拡散層のつきぬけも防止されている。また
、平坦化もはかられているので、AQ配線の形成も容易
である。また、数工程を追加すれば自己整合的にコンタ
ク1−を形成できる。
第1図は本発明の一実施例の製造方法を説明する図、第
2図は本発明の他の実施例を説明する図、第:3図は従
来例を説明する図である。 ]・・・基板、 2・・・フィールド酸化膜、3・・・
ゲート酸化膜、 4・・グー1〜電極、5・・・ポリシ
リコン、 6・・レジス1−17・・ソース・ドレイ
ンポリシリコン電極、8・・CVD酸化膜、 9・・
ソース・ドレイン、 10・・サイドウオール、11・
・ソース・ドレイン多結晶シリコン、 12・・多結晶
シリコン(3)、 13・・・Si、 N4、14・・
・レジスト、15・配線。 特許出願人 松下電子工業株式会社 第 図 10 “ワ°イドウォーνし 第 図 13 5LsNa +++ N 第 図 6 レジスト 第 図 al1
2図は本発明の他の実施例を説明する図、第:3図は従
来例を説明する図である。 ]・・・基板、 2・・・フィールド酸化膜、3・・・
ゲート酸化膜、 4・・グー1〜電極、5・・・ポリシ
リコン、 6・・レジス1−17・・ソース・ドレイ
ンポリシリコン電極、8・・CVD酸化膜、 9・・
ソース・ドレイン、 10・・サイドウオール、11・
・ソース・ドレイン多結晶シリコン、 12・・多結晶
シリコン(3)、 13・・・Si、 N4、14・・
・レジスト、15・配線。 特許出願人 松下電子工業株式会社 第 図 10 “ワ°イドウォーνし 第 図 13 5LsNa +++ N 第 図 6 レジスト 第 図 al1
Claims (2)
- (1)基板上にフィールド酸化膜パターンを形成する工
程、ゲート酸化膜を形成する工程、前記ゲート酸化膜上
にゲート電極パターンを形成する工程、酸化により前記
ゲート電極の上部と側面に酸化膜を形成する工程、ソー
ス・ドレイン上の酸化膜を除去して多結晶シリコンを堆
積する工程、前記多結晶シリコンのうち、ソース・ドレ
イン上部以外の領域を自己整合的に除去する工程、前記
ソース・ドレイン上部のポリシリコンにイオン注入する
工程、熱処理により前記ソース・ドレイン上のポリシリ
コンから不純物拡散する工程を含む半導体装置の製造方
法。 - (2)ゲート電極パターンを形成する工程の後に、多結
晶シリコンおよびシリコン窒化膜を堆積させる工程、前
記シリコン窒化膜および所定量の前記多結晶シリコンを
所定のパターンをマスクとしてエッチングする工程、前
記多結晶シリコンを酸化する工程とを有し、請求項(1
)記載の工程の直後にアルミニウム膜を堆積する工程、
前記アルミニウム膜を所定パターンをマスクとしてエッ
チングする工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15792388A JPH029134A (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15792388A JPH029134A (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH029134A true JPH029134A (ja) | 1990-01-12 |
Family
ID=15660418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15792388A Pending JPH029134A (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH029134A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0747941A2 (en) * | 1995-06-07 | 1996-12-11 | STMicroelectronics, Inc. | Method of forming raised source/drain regions in an integrated circuit |
EP0747946A2 (en) * | 1995-06-07 | 1996-12-11 | STMicroelectronics, Inc. | Method of forming planarized structures in an integrated circuit |
US5955770A (en) * | 1994-10-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming raised source/drain regions in an integrated circuit |
US6818915B1 (en) | 1998-03-23 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Field-emission electron source |
-
1988
- 1988-06-28 JP JP15792388A patent/JPH029134A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5955770A (en) * | 1994-10-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming raised source/drain regions in an integrated circuit |
EP0747941A2 (en) * | 1995-06-07 | 1996-12-11 | STMicroelectronics, Inc. | Method of forming raised source/drain regions in an integrated circuit |
EP0747946A2 (en) * | 1995-06-07 | 1996-12-11 | STMicroelectronics, Inc. | Method of forming planarized structures in an integrated circuit |
EP0747946A3 (en) * | 1995-06-07 | 1998-07-22 | STMicroelectronics, Inc. | Method of forming planarized structures in an integrated circuit |
EP0747941A3 (en) * | 1995-06-07 | 1998-07-22 | STMicroelectronics, Inc. | Method of forming raised source/drain regions in an integrated circuit |
US6818915B1 (en) | 1998-03-23 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Field-emission electron source |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5472897A (en) | Method for fabricating MOS device with reduced anti-punchthrough region | |
US5504031A (en) | Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets | |
US5595919A (en) | Method of making self-aligned halo process for reducing junction capacitance | |
US6127699A (en) | Method for fabricating MOSFET having increased effective gate length | |
US4486943A (en) | Zero drain overlap and self aligned contact method for MOS devices | |
US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
US6534365B2 (en) | Method of fabricating TDMOS device using self-align technique | |
KR100367049B1 (ko) | 반도체 장치의 제조방법 | |
US6383884B1 (en) | Method of manufacturing semiconductor device | |
JPH08264789A (ja) | 絶縁ゲート半導体装置および製造方法 | |
US4688314A (en) | Method of making a planar MOS device in polysilicon | |
JPH029134A (ja) | 半導体装置の製造方法 | |
CA1197926A (en) | Zero drain overlap and self-aligned contacts and contact methods for mod devices | |
US5976924A (en) | Method of making a self-aligned disposable gate electrode for advanced CMOS design | |
JPH0268930A (ja) | 半導体装置の製造法 | |
JPH07106557A (ja) | 半導体装置およびその製造方法 | |
KR100320436B1 (ko) | 모스팻(mosfet) 제조방법 | |
JP3113011B2 (ja) | 半導体装置の製造方法 | |
JPS6225457A (ja) | 縦形半導体装置の製造方法 | |
US6580088B2 (en) | Semiconductor devices and methods for manufacturing the same | |
KR100211947B1 (ko) | 다결정규소 소오스/드레인 모스 트랜지스터 및 그 제조방법 | |
JPS6154661A (ja) | 半導体装置の製造方法 | |
JPH0541516A (ja) | 半導体装置及び製造方法 | |
KR100325444B1 (ko) | 저도핑드레인구조의모스트랜지스터제조방법 | |
JPH04297037A (ja) | 半導体装置およびその製造方法 |