DE19706985A1 - Eingangspufferschaltkreis - Google Patents

Description

Die vorliegende Erfindung betrifft einen Eingangspufferschaltkreis zum Empfangen von digitalen Datensignalen von einer Übertragungsleitung.

Digitale Schaltkreise und Digitaltechnik sind der Schlüssel für Systeme mit ständig wachsender Leistungsfähigkeit und Funktionalität. Dieses geht einher mit einem ständig wachsenden Integrationsgrad und Steigerung der Komplexität digitaler Systeme. Verschiedene Abschnitte solcher Systeme kommunizieren über impedanzangepaßte Übertragungsleitungen, welche ein preisgünstiges und praktisches Mittel zum Übertragen von Datenraten in der Größenordnung von einigen 100 Mbit/s über kurze und mittlere Distanzen innerhalb eines digitalen Systems darstellen.

Im komplexen System ist der Stromverbrauch von besonderer Bedeutung. Je komplexer und kompakter das System ist, desto wichtiger ist es, daß jede Systemkomponente so wenig Betriebsleistung benötigt wie möglich. Es hat sich gezeigt, daß differentielle Signalübertragung mit geringen Signalübertragungsspannungen gut geeignet ist, das Erfordernis der Übertragung mit niedriger Leistung zu erfüllen, und aufgrund der symmetrischen Natur, auch das Erfordernis der Unempfindlichkeit gegenüber Störungen.

Um Daten über eine symmetrische Übertragungsleitung zu übertragen, ist auf der Senderseite der Übertragungsleitung ein Leitungstreiberschaltkreis erforderlich, um Datensignale niedriger Impedanz bereitzustellen. Die Amplitude dieser Datensignale ist niedrig, um die über die Übertragungsleitung mit gegebenem Wellenwiderstand übertragene Leistung möglichst klein zu halten. Auf der Empfängerseite der Übertragungsleitung ist ein Eingangspufferschaltkreis vorgesehen, um die digitalen Datensignale zu empfangen und ein entsprechendes digitales Signal an nachfolgende Abschnitte aus zugeben.

In großen Systemen, wenn beispielsweise standardisierte Schnittstellen zwischen Systemunterabschnitten vorgesehen sind, ist die Anzahl verfügbarer Kanäle manchmal höher als die Anzahl tatsächlich benötigter Kanäle. Ohne Rücksicht darauf, ob ein verfügbarer Kanal benutzt wird oder nicht, ist für jeden verfügbaren Kanal ein Eingangspufferschaltkreis vorgesehen, der Betriebsleistung verbraucht. Natürlich könnte jeder Eingangspuffer individuell mit der Spannungsversorgung verbunden oder von der Spannungsversorgung getrennt werden. Dieses würde jedoch spezielle Elemente wie Jumper oder Schalter erfordern, um individuelle Einstellungen zu ermöglichen. Zusätzlicher Raum wäre erforderlich, die Gesamtzuverlässigkeit des Systems wäre geringer und zusätzliche Kosten würden im Verlauf der Herstellung entstehen.

Deshalb ist es eine Aufgabe der vorliegenden Erfindung, einen Eingangspufferschaltkreis zum Empfangen von digitalen Datensignalen von einer Übertragungsleitung bereitzustellen, welcher Schaltkreis selbst dann sehr leistungseffezient ist, wenn er gegenwärtig in einer speziellen Systemkonfiguration nicht benutzt wird.

Gemäß der vorliegenden Erfindung wird diese Aufgabe mittels eines Eingangspufferschaltkreises zum Empfangen von digitalen Datensignalen von einer Übertragungsleitung gelöst, wobei der Schaltkreis einen Verstärkerabschnitt mit einem nicht invertierenden Eingang und einem invertierenden Eingang zum Empfangen von über die Übertragungsleitung übertragenen Datensignalen, und einem Ausgang zum Ausgeben digitaler Daten entsprechend den empfangenen digitalen Datensignalen umfaßt; einen Monitorabschnitt mit einem ersten Eingang, der mit dem nicht invertierenden Eingang des Verstärkerabschnittes verbunden ist, einem zweiten Eingang, der mit dem invertierenden Eingang des Verstärkerabschnitts verbunden ist, und einem Monitorausgang; und einen Leistungssteuerabschnitt, der geschaltet ist, ein Steuersignal von dem Monitorausgang des Monitorabschnitts zu empfangen; wobei der Monitorabschnitt angepaßt ist, das Steuersignal abhängig davon auszugeben, ob ein über die Übertragungsleitung übertragenes Datensignal an den Eingängen des Monitorabschnittes vorhanden ist; wobei der Leistungssteuerabschnitt angepaßt ist, den Verstärkerabschnitt in einen Bereitschaftszustand niedriger Leistungsaufnahme zu schalten, falls von dem Monitorabschnitt keine Daten erfaßt werden, und den Verstärkerabschnitt in einen Betriebszustand zu schalten, wenn Daten von dem Monitorabschnitt erfaßt werden.

Vorteilhafte Ausführungsbeispiele der vorliegenden Erfindung sind in den abhängigen Ansprüchen definiert.

Der Eingangspufferschaltkreis gemäß der vorliegenden Erfindung überwacht, ob Datensignale an seinen Eingängen vorhanden sind. Falls Daten erfaßt werden, wird der Eingangspufferschaltkreis in einen Betriebszustand geschaltet, um die übertragenen Daten zu empfangen und dieselben auszugeben. Falls am Eingang des Pufferschaltkreises keine Daten erfaßt werden, werden wenigstens die Abschnitte, die zum Überwachen der Gegenwart oder Abwesenheit von Eingangsdaten nicht erforderlich sind und signifikant zum Gesamtstromverbrauch des Eingangspufferschaltkreises beitragen, in einen Bereitschaftsmodus mit reduzierter Leistungsaufnahme oder überhaupt keiner Leistungsaufnahme geschaltet. Bevorzugt sind Einrichtungen vorgesehen, um im Bereitschaftszustand ein vorbestimmtes Potential an den Ausgangsanschluß des Eingangspufferschaltkreis anzulegen, um unvorhersagbare oder nicht definierte Zustände in der nachfolgenden digitalen Schaltung zu vermeiden.

Die Überwachung der Gegenwart oder Abwesenheit von Daten am Eingang des Pufferschaltkreises kann dadurch geschehen, daß die Signalamplitude über den Eingängen des Verstärkerabschnittes überwacht wird. Falls eine absolute Spannungsdifferenz über den Eingangsanschlüssen oberhalb einer vorbestimmten Schwelle ist, ist dieses ein Hinweis dafür, daß Daten an den Eingängen vorhanden sind. Wenn andererseits diese absolute Spannungsdifferenz unterhalb der vorbestimmten Schwelle ist, zeigt dieses an, daß an den Eingängen keine Daten vorhanden sind, und daß der Eingangspufferschaltkreis in den Bereitschaftszustand schalten kann.

Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung wird der Betriebs- oder Bereitschaftsmodus des Eingangspufferschaltkreises von dem Ausgangspuffer gesteuert, der mit der Senderseite der Übertragungsleitung verbunden ist. Wenn zeitweilig für den Ausgangspuffer keine Daten zu übertragen sind, setzt der Ausgangspuffer seine Ausgänge auf gleiches Potential, beispielsweise durch Abschalten der Spannungsversorgung an den Ausgangspuffer oder durch Schalten der Ausgänge des Ausgangspuffers in einen Zustand hoher Impedanz oder Trennen der Ausgänge von der Übertragungsleitung, oder durch Anlegen von gleichem Potential an die Ausgangsanschlüsse des Ausgangspuffers. Am empfängerseitigen Ende der Übertragungsleitung schaltet der Eingangspuffer dann in den Bereitschaftsmodus mit geringer Leistungsaufnahme, ohne daß ein separater Steuerkanal zur Leistungssteuerung vorgesehen sein muß.

Im folgenden werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung detailliert unter Bezugnahme auf die begleitenden Zeichnungen erläutert.

Fig. 1 zeigt ein Blockdiagramm eines Ausführungsbeispiels eines Eingangspufferschaltkreises gemäß der vorliegenden Erfindung;

Fig. 2 zeigt einen Schaltplan eines Ausführungsbeispiels des Monitorabschnittes der Fig. 1; und

Fig. 3 zeigt einen Schaltplan eines Ausführungsbeispiels des Verstärkerabschnittes und des Leistungssteuerabschnittes des Ausführungsbeispiels der Fig. 1.

Fig. 1 zeigt ein Blockdiagramm eines Ausführungsbeispiels eines Eingangspufferschaltkreises der vorliegenden Erfindung. In dieser Figur bezeichnet Ziffer 1 einen Monitorabschnitt zum Überwachen des Vorhandenseins von Daten, die von dem Eingangspufferschaltkreis zu empfangen sind. Der Monitorabschnitt 1 umfaßt Eingangsanschlüsse 11 und 12 und einen Ausgangsanschluß MOUT zum Ausgeben des Erfassungsergebnisses.

Bezugsziffer 2 bezeichnet einen Eingangsverstärkerabschnitt mit einem nicht invertierenden Eingangsanschluß INP und einem invertierenden Eingangsanschluß INN zur Verbindung mit einer Datenübertragungsleitung. Der Eingangsverstärkerabschnitt 2 empfängt die über die Übertragungsleitung übertragenen Datensignale und gibt ein digitales Signal entsprechend dem empfangenen digitalen Datensignal an seinem Ausgangsanschluß OUT aus. Bezugsziffer 4 bezeichnet eine optionale Abschlußimpedanz, die für den ordnungsgemäßen Abschluß des Wellenwiderstandes der Übertragungsleitung an den Eingangsanschlüssen INP und INN sorgt.

Bezugsziffer 3 bezeichnet einen Leistungssteuerabschnitt, der in dem Eingangsverstärkerabschnitt 2 vorgesehen ist. Der Leistungssteuerabschnitt 3 empfängt das Ausgangssignal MOUT von dem Monitorabschnitt 1 an einem Leistungssteueranschluß PEN. In Übereinstimmung mit diesem Signal bewirkt der Leistungssteuerabschnitt 3, daß der Verstärkerabschnitt 2 entweder in einem Betriebszustand ist, wenn Daten an den Eingangsanschlüssen INP, INN des Eingangsverstärkers 2 vorhanden sind, oder bewirkt, daß der Eingangsverstärker 2 in einem Bereitschaftszustand mit niedriger Leistungsaufnahme ist, wenn keine Daten an INP, INN vorhanden sind.

VCC und GND bezeichnen die Spannungsversorgungsanschlüsse des Eingangspufferschaltkreises. In diesem Ausführungsbeispiel sind der Monitorabschnitt 1 und der Leistungssteuerabschnitt unmittelbar mit VCC und GND verbunden. Der Eingangsverstärkerabschnitt 2 empfängt seine Betriebsleistung durch den Leistungssteuerabschnitt 3. Natürlich ist eine Vielzahl anderer Konstellationen denkbar. Beispielsweise kann das Steuersignal MOUT, das von dem Monitorabschnitt 1 ausgegeben wird, direkt Komponenten des Verstärkerabschnittes 2 steuern, beispielsweise die in einigen oder sämtlichen Signalverstärkungsstufen des Verstärkerabschnittes 2 enthaltenen Stromquellen ein- oder ausschalten.

Abhängig von der speziellen Konstruktion kann ein Vorverstärkerabschnitt (nicht gezeigt) vorgesehen sein, beispielsweise zur Vergrößerung des Eingangsgleichtaktspannungsbereichs des Eingangspuffers. Dann sind die Eingänge des Vorverstärkers mit der Übertragungsleitung verbunden, und die Ausgänge des Vorverstärkers stellen die Signale INP, INN der Fig. 1 bereit. In diesem Fall wäre die Leitungsabschlußimpedanz 4, falls vorhanden, nicht über INP, INN vorgesehen, sondern über den Eingängen des Vorverstärkerabschnittes.

Fig. 2 zeigt einen Schaltplan eines Ausführungsbeispiels des Monitorabschnittes der Fig. 1.

In dieser Figur bezeichnen die Bezugsziffern 11 und 12 die Eingangsanschlüsse des Monitorabschnittes 1. Dieser Abschnitt umfaßt Transistoren T1 bis T6, die geschaltet sind, als ein analoger Multiplizierer zu funktionieren. Speziell sind die Sources der Transistoren T5 und T6 zusammengeschaltet und mit einer Stromquelle IS1 verbunden. Diese Stromquelle kann beispielsweise vom Kaskodentyp sein und sorgt dafür, daß die Summe der Sourceströme von T5 und T6 gleich I ist. Die Gates der Transistoren T5 und T6 bilden einen ersten differentiellen Eingang mit den Einganganschlüssen 121 und 111.

Die Sources der Transistoren T1 und T2 sind miteinander und mit dem Drain des Transistors T5 verbunden. Die Sources der Transistoren T3 und T4 sind miteinander und mit dem Drain des Transistors T6 verbunden. Die Drains der Transistoren T1 und T4 sind miteinander verbunden, und über einen ersten Lastschaltkreis mit VCC. In gleicher Weise sind die Drains der Transistoren T2 und T3 miteinander verbunden und über einen zweiten Lastschaltkreis mit VCC. In diesem Ausführungsbeispiel ist der erste bzw. der zweite Lastschaltkreis mittels eines Transistors T7 bzw. T8 gebildet, mit einem Leitfähigkeitstyp entgegengesetzt dem Leitfähigkeitstyp der Transistoren T1 bis T6. Die Gates der Transistoren T7 und T8 empfangen eine Referenzspannung VREF, die auf vielfältige Weisen erzeugt werden kann, die im Stand der Technik bekannt sind.

Die Gates der Transistoren T1 und T3 sind miteinander verbunden und bilden einen ersten Eingangsanschluß 122 eines zweiten differentiellen Einganges 122, 112 des analogen Multiplizierers. Die Gates der Transistoren T2 und T4 sind miteinander verbunden und bilden den zweiten Eingang 112 des zweiten differentiellen Einganges 122, 112.

In diesem Ausführungsbeispiel sind der erste und der zweite differentielle Eingang des analogen Multiplizierers so geschaltet, daß der analoge Multiplizierer ein Signal ausgibt, das von der absoluten Spannungsdifferenz über den Eingängen 11, 12 des Monitorabschnittes 1 abhängt. Zu diesem Zweck ist ein Eingang 111 des ersten differentiellen Einganges 111, 121 mit einem Eingang 112, 122 des zweiten differentiellen Einganges 112, 122 verbunden, womit der erste Eingang 11 des Monitorabschnittes 1 gebildet wird, während der andere Eingang 121 des ersten differentiellen Einganges mit dem anderen Eingang 122 des zweiten differentiellen Einganges 112, 122 verbunden ist, womit der zweite Eingangsanschluß 12 des Monitorabschnittes 1 gebildet wird.

Die Bezugsziffern QA und QB bezeichnen Ausgangsknoten des analogen Multiplizierers. QA ist mit den Drains der Transistoren T7, T1 und T4 verbunden, während QB mit den Drains der Transistoren T8, T2 und T3 verbunden ist. Diese Ausgangsknoten sind mit dem invertierenden Eingang bzw. dem nicht invertierenden Eingang eines Komparatorschaltkreises OP verbunden. Dieser Komparatorschaltkreis kann auf verschiedene Weisen implementiert werden, die im Stand der Technik bekannt sind.

C1 und C2 bezeichnen optionale Kapazitäten zum Glätten der Signale an dem nicht invertierenden Eingang bzw. dem invertierenden Eingang des Komparatorschaltkreises OP. Diese Kapazitäten können beispielsweise durch Ausnutzung der Gatekapazität von MOS Transistoren realisiert werden, so daß Drain und Source eines Transistorelementes zusammengeschaltet, eine des Kondensators bilden, während das Gate die andere Elektrode Kondensatorelektrode bildet.

Natürlich sind andere Realisierungen dieser Kapazitäten denkbar.

Der Ausgang des Komparatorschaltkreises OP stellt das Steuersignal MOUT des Monitorabschnittes 1 bereit. C3 bezeichnet einen optionalen Kondensator zum Absorbieren von transienten Spannungsspitzen, die aus dem Betrieb dieser Schaltung resultieren.

Im Betrieb wird der von der Stromquelle IS1 bereitgestellte Strom I unter der ersten Transistordreiergruppe T1, T2, T5, die in einer Y-Konfiguration geschaltet sind, und der zweiten Transistordreiergruppe T3, T4, T6, die in einer Y-Konfiguration geschaltet sind, aufgeteilt. Das Aufteilungsverhältnis hängt von der Spannungsdifferenz über den Eingängen 111 und 121 ab. Jedes der oberen Transistorpaare T1, T2 bzw. T3, T4 teilt den Strom durch die unteren Transistoren T5 bzw. T6 der jeweiligen Transistordreiergruppe abhängig von der Spannungsdifferenz über dem zweiten differentiellen Eingang 112, 122 auf. Falls alle Transistoren T1 bis T6 der beiden Transistordreiergruppen ähnliche elektrische Eigenschaften haben, und falls die Spannung über dem zweiten differentiellen Eingang 112, 122 Null ist, ist der Strom durch beide Lastschaltkreise T7 und T8 symmetrisch. Dieses resultiert darin, daß die Ausgangsspannungsdifferenz über den Knoten QA und QB Null ist, falls T7 und T8 symmetrisch sind, unabhängig von einer Spannungsdifferenz über dem ersten differentiellen Eingang 111, 121. In gleicher Weise sind die Ströme durch T7 und T8 symmetrisch, falls die Spannung über dem ersten differentiellen Eingang 111, 121 Null ist, unabhängig von einer Spannungsdifferenz über dem zweiten differentiellen Eingang 112, 122. Weil jeweilige Eingänge der ersten und zweiten differentiellen Eingänge des Analogmultiplizierers miteinander verbunden sind, sind die Ströme durch die Lastelemente T7 und T8 symmetrisch, falls die Spannung über den Eingängen 11, 12 des Monitorabschnittes 1 Null ist, d. h. falls keine Daten vorhanden sind. Andererseits ist der Strom durch das Lastelement T7 größer als der Strom durch das Lastelement T8, sobald eine Spannungsdifferenz über den Eingängen 11, 12 des Monitorabschnittes 1 auftritt, unabhängig von der Polarität der Spannungsdifferenz über den Eingängen 11 und 12. Dieser Unterschied in den Strömen durch die Elemente T7 und T8 resultiert in einer Spannungsdifferenz über den Knoten QA, QB. Wenn diese Spannungsdifferenz eine gegebene Schwelle überschreitet, schaltet der Komparatorschaltkreis OP seinen Ausgang um, um anzuzeigen, daß Daten über den Eingangsanschlüssen 11, 12 vorhanden sind.

Die Einstellung der vorbestimmten Schwelle kann auf verschiedene Weisen durchgeführt werden. Eine Möglichkeit ist es, den Komparatorschaltkreis mit einer vorbestimmten Eingangs-Offsetspannung zu versehen, so daß die Umschaltung des Ausgangs MOUT stattfindet, falls die Spannungsdifferenz über QA, QB einen vorbestimmten Wert erreicht. In diesem Fall kann der Schaltkreis einschließlich der Transistoren T1 bis T8 im Hinblick auf die elektrischen Eigenschaften der involvierten Komponenten symmetrisch konstruiert sein.

Alternativ wird der Komparatorschaltkreis OP so konstruiert, daß der Ausgang MOUT des Komparators umschaltet, falls die Spannungsdifferenz über seinen Eingängen durch Null geht. Dann kann eine vorbestimmte Schwelle zum Umschalten des Ausgangssignals an MOUT dadurch vorgesehen werden, daß die erste Transistordreiergruppe T1, T2, T5 und die zweite Transistordreiergruppe T3, T4, T6 so konstruiert werden, daß die elektrischen Eigenschaften der Transistoren innerhalb wenigstens einer Dreiergruppe unsymmetrisch sind, oder so, daß die elektrischen Eigenschaften der Transistoren T7, T8 unsymmetrisch sind, oder beides. Speziell kann die vorbestimmte Schwelle durch geeignetes Einstellen des Verhältnisses der Kanalbreite oder -länge der Transistoren T1 und T2 abgeglichen werden, oder durch Einstellen des Verhältnisses der Kanalbreite oder -länge der Transistoren T3 und T4, oder beides. Wenn wenigstens einer der Transistoren T1, T4 eine kleinere Kanalbreite hat als wenigstens einer der Transistoren T2, T3, ist der Strom durch das Lastelement T7 für den Fall, daß die Spannungsdifferenz zwischen den Anschlüssen 11 und 12 Null ist, kleiner als der Strom durch das Lastelement T8. Auf diese Weise kann erreicht werden, daß die Potentialdifferenz über den Knoten QA und QB einen Nulldurchgang hat, falls die absolute Spannungsdifferenz über den Eingangsanschlüssen 11 und 12 des Monitorabschnittes 1 einen vorbestimmten Schwellwert erreicht.

Zusätzlich oder alternativ dazu, die Kanalgeometrien der Transistoren T1, T4 verschieden von den Kanalgeometrien von T2, T3 vorzusehen, können die Kanalgeometrien der Transistoren T7, T8 voneinander verschieden gemacht werden, um zu erreichen, daß die Potentialdifferenz über den Knoten QA und QB einen Nulldurchgang aufweist, wenn die absolute Spannungsdifferenz zwischen den Eingangsanschlüssen 11 und 12 des Monitorabschnittes 1 einen vorbestimmten Schwellenwert erreicht. Wenn die Kanalbreite von T7 größer ist als die Kanalbreite von T8, ist das Potential von QA höher als das Potential von QB, falls die Spannungsdifferenz über den Eingängen 11, 12 Null ist, selbst wenn beide Transistordreiergruppen mit den Transistoren T1 bis T6 symmetrisch sind.

Eine weitere Möglichkeit, die Schwelle vorzusehen, ist, einen Nebenschluß von QB nach GND oder zur Source von T6 zu schalten, oder von QA nach VCC. Solch ein Nebenschluß kann mittels eines Widerstandes oder Transistors realisiert werden (nicht dargestellt).

Die Kondensatoren C1, C2, C3 sind optional und dienen dazu, transiente Potentialänderungen an den Knoten QA, QB aufgrund von Polaritätswechseln über den Einganganschlüssen 11, 12 zu unterdrücken. Während der Datenübertragung wechselt die Signalspannungsdifferenz über den Eingangsanschlüssen des Verstärkerabschnittes 2 das Vorzeichen gemäß dem übertragenen Bitstrom. Der Wechsel des Vorzeichens bringt Nulldurchgänge der Spannungsdifferenz über den Anschlüssen 11 und 12 des Monitorschaltkreises 1 mit sich, was wiederum in Transienten in der Potentialdifferenz zwischen QA und QB resultiert. Weil diese Transienten kurz sind, können sie dadurch unterdrückt werden, daß der Komparator OP ausreichend langsam konstruiert ist. In diesem speziellen Ausführungsbeispiel wird dieses mittels der Kondensatoren C1 bis C3 erreicht. Auf diese Weise bleibt das Ausgangssignal MOUT des Komparators OP auch während der Nulldurchgänge des Datensignals über den Eingangsanschlüssen 11, 12 des Monitorabschnittes 1 stabil.

Fig. 3 zeigt einen Schaltplan eines Ausführungsbeispiels des Verstärkerabschnittes und des Leistungssteuerabschnittes des Ausführungsbeispiels der Fig. 1. In dieser Figur bezeichnen T9 und T10 Transistoren, die eine differentielle Eingangsstufe des Verstärkerabschnittes 2 bilden. Die Sources der Transistoren T9 und T10 sind miteinander und mit einer Konstantstromquelle IS2 verbunden. Der andere Anschluß der Konstantstromquelle IS2 ist mit Masse GND verbunden. Der Drain des Transistors T9 bzw. T10 ist mit einer Stromquelle IS3 bzw. IS4 verbunden. Die Anschlüsse von IS3 und IS4, die nicht mit den Transistoren T9, T10 verbunden sind, sind mit dem Spannungsversorgungspotential VCC verbunden. Die Stromquellen IS3 und IS4 können mittels eines Stromspiegels realisiert sein. In diesem Fall ist ein erster MOS Transistor (nicht gezeigt) mit einem Leitfähigkeitstyp entgegengesetzt zu Transistor T9, in dem Drainpfad des Transistors T9 vorgesehen, und ein zweiter MOS-Transistor (nicht gezeigt) mit einem Leitfähigkeitstyp gegengesetzt zu Transistor T10, ist in dem Drainpfad des Transistors T10 vorgesehen. Die Gates dieser ersten und zweiten (nicht gezeigten) Transistoren sind miteinander und mit dem Drain von T9 verbunden.

Die Transistoren T11, T12 bilden eine invertierende Treiberstufe. T11 weist einen Leitfähigkeitstyp entgegengesetzt zu T12 auf. Die Gates der Transistoren T11 und T12 sind beide mit dem Drain des Transistors T10 verbunden.

Die Source des Transistors T11 ist mit VCC verbunden, und der Drain des Transistors T11 ist mit dem Drain des Transistors T12 verbunden.

Die Transistoren T13 und T14 bilden die Ausgangsstufe des Verstärkerabschnittes 2. T13 hat einen Leitfähigkeitstyp entgegengesetzt zu T14. Die Gates dieser Transistoren T13, T14 sind beide mit einem Knoten zwischen dem Drain des Transistors T11 und dem Drain des Transistors T12 verbunden.

Die Source des Transistors T13 ist mit VCC verbunden, während der Drain des Transistors T13 mit dem Drain des Transistors T14 verbunden ist. Der Drain des Transistors T13 und der Drain des Transistors T14 bilden den Ausgangsknoten des Verstärkerabschnittes 2, der mit dem Ausgangsanschluß OUT verbunden ist.

Die Transistoren T15 und T16 bilden den Leistungssteuerabschnitt 3 des Verstärkerabschnittes 2. Der Drain des Transistors T16 ist mit der Source des Transistors T12 und mit der Source des Transistors T14 verbunden. Die Source des Transistors T16 ist mit Masse verbunden. Transistor T15 weist einen Leitfähigkeitstyp entgegengesetzt zum Leitfähigkeitstyp des Transistors T16 auf. Der Drain des Transistors T15 ist mit dem Ausgangsanschluß OUT verbunden, während die Source des Transistors T15 mit VCC verbunden ist. Das Gate des Transistors T15 und das Gate des Transistors T16 sind miteinander und mit dem Leistungssteuereingangsanschluß PEN des Leistungssteuerabschnittes 3 verbunden. Wie in Fig. 1 gezeigt, ist dieser Leistungssteuereingangsanschluß PEN mit dem Leistungssteuerausgangsanschluß MOUT des Monitorabschnittes 1 verbunden.

Im Betrieb stellt die von den Transistoren T9 und T10 gebildete Eingangsstufe zusammen mit den Konstantstromquellen IS2, IS3 und IS4 einen differentiellen Eingangsverstärker dar. Aufgrund der Konstantstromquellen IS3, IS4 in den Drainpfaden der Transistoren T9, T10 hat diese Eingangsstufe eine hohe Spannungsverstärkung und stellt am Drain des Transistors T10 ein digitales Signal abhängig davon, ob die Eingangsspannungsdifferenz über den Eingangsanschlüssen INP, INN positiv oder negativ ist, bereit. Das Drainspannungssignal des Transistors T10 wird von der aus den Transistoren T11, T12 bestehenden Treiberstufe verstärkt und invertiert, vorausgesetzt, daß das Leistungssteuereingangssignal PEN auf hohem Potential ist und den Transistor T16 leiten läßt. Unter dieser Bedingung stellt der Drain des Transistors T12 und der Drain des Transistors T11 ein Signal niedriger Impedanz bereit, das zum Ansteuern der Gates der Transistoren T13 und T14 geeignet ist. Dann wird am Drain von T14 und am Drain von T13 ein digitales Hochgeschwindigkeitssignal mit einer ausreichend hohen Slew-Rate bereitgestellt. Weil PEN auf hohem Potential ist, ist der Transistor T15 ausgeschaltet.

Wenn der Monitorabschnitt nun erfaßt, daß an seinem Eingang keine Daten vorhanden sind, wechselt der Ausgang MOUT des Monitorabschnittes 1, und demgemäß der Leistungssteuereingang PEN des Leistungssteuerabschnittes 3, auf niedriges Potential. Dieses resultiert darin, daß der Transistor T16 abschaltet, und der Transistor T15 einschaltet. Als Konsequenz empfängt weder die aus den Transistoren T11, T12 bestehende Treiberstufe, noch die die Transistoren T13, T14 umfassende Ausgangsstufe Betriebsleistung, sondern geht in einen Bereitschaftszustand mit niedriger Leistungsaufnahme. Zur gleichen Zeit zieht der Transistor T15 den Ausgangsanschluß OUT auf hohes Potential hoch, um das Potential des Ausgangsanschlusses OUT wohldefiniert zu halten.

Die Stufen des Verstärkerabschnittes 2 und die Stromquellen IS2, IS3 und IS4 können auf verschiedene, bekannte Weisen realisiert werden. Abhängig von der speziellen Art der Stromquelle kann das Leistungssteuersignal PEN einige oder sämtliche Stromquellen IS2 bis IS4 des Verstärkerabschnittes 2 aktivieren oder deaktivieren. Falls gewünscht ist, daß im Bereitschaftszustand mit niedriger Leistungsaufnahme der Ausgangsanschluß OUT niedriges Potential anstelle von hohem Potential annimmt, kann der Transistor T15 von einem (nicht gezeigten) Transistor mit demselben Leitfähigkeitstyp wie der Transistor T12 ersetzt werden. Die Source dieses (nicht gezeigten) Transistors wäre dann mit Masse verbunden, und sein Drain wäre dann mit dem Ausgangsanschluß OUT verbunden. Der Transistor T16 hätte dann entgegengesetzten Leitfähigkeitstyp und wäre in den Sourcepfaden der Transistoren T11, T13 vorgesehen. Die Sources der Transistoren T12, T14 wären dann mit Masse GND verbunden, und das Leistungssteuersignal PEN wäre invertiert.

Die obigen Ausführungsbeispiele beziehen sich auf die Verwendung von MOS Transistoren. Ein Entwurf mit bipolaren Transistoren oder mit einer Mischung von bipolaren und MOS Transistoren ist ebenso möglich.

Claims (11)

1. Eingangspufferschaltkreis zum Empfangen von digitalen Datensignalen von einer Übertragungsleitung, mit:

• - einem Verstärkerabschnitt (2) mit einem nichtinvertierenden Eingang (INP) und einem invertierenden Eingang (INN) zum Empfangen von über die Übertragungsleitung übertragenen Datensignalen, und einem Ausgang (OUT) zum Ausgeben von digitalen Daten entsprechend den empfangenen digitalen Datensignalen;
• - einem Monitorabschnitt (1) mit einem ersten, mit dem nichtinvertierenden Eingang (INP) des Verstärkerabschnittes verbundenen Eingang, einem zweiten, mit dem invertierenden Eingang (INN) des Verstärkerabschnittes (2) verbundenen Eingang, und einem Monitorausgang (MOUT); und
• - einem Leistungssteuerabschnitt (3), der geschaltet ist, von dem Monitorausgang (MOUT) des Monitorabschnittes (1) ein Steuersignal zu empfangen;
• - wobei der Monitorabschnitt angepaßt ist, das Steuersignal (MOUT) abhängig davon auszugeben, ob ein über die Übertragungsleitung übertragenes Datensignal an den Eingängen (INP, INN) des Monitorabschnittes (1) vorhanden ist;
• - wobei der Leistungssteuerabschnitt (3) angepaßt ist, den Verstärkerabschnitt (2) in einen Bereitschaftszustand niedriger Leistungsaufnahme zu schalten, falls von dem Monitorabschnitt keine Daten erfaßt werden, und den Verstärkerabschnitt in einen Betriebszustand zu schalten, falls von dem Monitorabschnitt (1) Daten erfaßt werden.

2. Eingangspufferschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß

• - der Monitorabschnitt (1) angepaßt ist, das Steuersignal (MOUT), welches anzeigt, daß Daten vorhanden sind, aus zugeben, falls eine absolute Differenz zwischen Signalen, die an den ersten und zweiten Monitorabschnittseingängen vorhanden sind, größer ist als eine vorbestimmte Schwelle, und das Steuersignal (MOUT), welches anzeigt, daß keine Daten vorhanden sind, aus zugeben, falls die Differenz kleiner ist als die vorbestimmte Schwelle.

3. Eingangspufferschaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß

• - der Monitorabschnitt (1) einen analogen Multipliziererschaltkreis (T1 bis T6) mit einem ersten differentiellen Eingang (112, 122), einem zweiten differentiellen Eingang (111, 121) und einem Ausgang (QA, QB) umfaßt;
• - ein erster Anschluß (122) des ersten differentiellen Eingangs mit einem ersten Anschluß (121) des zweiten differentiellen Eingangs verbunden ist, und ein zweiter Anschluß (112) des ersten differentiellen Eingangs mit einem zweiten Anschluß (111) des zweiten differentiellen Eingangs verbunden ist;
• - wobei die ersten Anschlüsse (121, 122) des ersten und des zweiten differentiellen Eingangs den ersten Eingang (12) des Monitorabschnittes (1) bilden, und die zweiten Anschlüsse (111, 112) des ersten und des zweiten differentiellen Eingangs den zweiten Eingang (11) des Monitorabschnittes (1) bilden.

4. Eingangspufferschaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß der analoge Multipliziererschaltkreis umfaßt:

• - eine erste Dreiergruppe von Transistoren (T1, T2, T5) und eine zweite Dreiergruppe von Transistoren (T3, T4, T6)
• - wobei die Transistoren jeder Dreiergruppe jeweils in Form eines Y geschaltet sind, so daß die Sourceanschlüsse erster und zweiter Transistoren (T1, T2; T3, T4) der oberen Zweige in jeder Dreiergruppe mit dem Drainanschluß des Transistors (T5; T6) in dem unteren Zweig verbunden sind;
• - die Drainanschlüsse des ersten oberen Zweigtransistors (T1) der ersten Dreiergruppe und der erste obere Zweigtransistor (T4) der zweiten Dreiergruppe miteinander verbunden sind;
• - die Drainanschlüsse des zweiten oberen Zweigtransistors (T2) der ersten Dreiergruppe und der zweite obere Zweigtransistor (T3) der zweiten Dreiergruppe miteinander verbunden sind;
• - einen ersten bzw. einen zweiten Lastschaltkreis (T7; T8), der mit den Drainanschlüssen (QA, QB) der ersten bzw. zweiten oberen Zweigtransistoren (T1, T4; T2, T3) verbunden ist;
• - wobei die Gates des ersten oberen Zweigtransistors (T1) der ersten Dreiergruppe und des zweiten oberen Zweigtransistors (T3) der zweiten Dreiergruppe miteinander verbunden sind, einen ersten Eingangsanschluß (122) des ersten differentiellen Eingangs (112, 122) des analogen Multipliziererschaltkreises zu bilden;
• - die Gates des zweiten oberen Zweigtransistors (T2) der ersten Dreiergruppe und des ersten oberen Zweigtransistors (T4) der zweiten Dreiergruppe miteinander verbunden sind, einen zweiten Eingangsanschluß (112) des ersten differentiellen Eingangs (112, 122) des analogen Multipliziererschaltkreises zu bilden; und
• - das Gate des unteren Zweigtransistors (T5; T6) der ersten bzw. zweiten Dreiergruppe einen ersten (121) bzw. einen zweiten (111) Eingangsanschluß des zweiten differentiellen Eingangs (111, 121) des analogen Multipliziererschaltkreises bildet.

5. Eingangspufferschaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß

• - die Kanalgeometrie der oberen Zweigtransistoren in wenigstens einer der ersten Dreiergruppe und der zweiten Dreiergruppe voneinander verschieden sind, so daß bei gleichen Gate-Source-Spannungen der beiden oberen Zweigtransistoren der Dreiergruppe die Kanalimpedanzen der oberen Zweigtransistoren der Dreiergruppe voneinander verschieden sind.

6. Eingangspufferschaltkreis nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß eine Lastimpedanz des ersten Lastschaltkreises verschieden ist von einer Lastimpedanz des zweiten Lastschaltkreises.

7. Eingangspufferschaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß

• - der erste Lastschaltkreis einen ersten Lasttransistor (T7) umfaßt, und der zweite Lastschaltkreis einen zweiten Lasttransistor (T8) umfaßt;
• - wobei die Kanalgeometrie des ersten Lasttransistors verschieden ist von der Kanalgeometrie des zweiten Lasttransistors.

8. Eingangspufferschaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß eine Nebenschlußimpedanz geschaltet ist, einen Bruchteil des Stroms durch einen der Lastschaltkreise (T7, T8) abzuleiten.

9. Eingangspufferschaltkreis nach einem der Anspruch 3 bis 8, gekennzeichnet durch:

• - einen Komparatorschaltkreis (OP), dessen Eingänge mit dem Ausgang (QA, QB) des analogen Multipliziererschaltkreises (1) verbunden sind;
• - wobei ein Ausgang des Komparatorschaltkreises (OP) geschaltet ist, das Monitorausgangssignal (MOUT) bereitzustellen.

10. Eingangspufferschaltkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß

• - der Verstärkerabschnitt (2) eine Eingangsstufe (T9, T10) und eine Ausgangsstufe (T11 bis T14) niedriger Impedanz umfaßt; und
• - durch Einrichtungen (T16) zum Steuern der Zuführung von Betriebsstrom zu der Ausgangsstufe niedriger Impedanz, gemäß dem von dem Monitorabschnitt (1) ausgegebenen Steuersignal (MOUT)

11. Eingangspufferschaltkreis nach Anspruch 10, dadurch gekennzeichnet, daß der Verstärkerabschnitt (2) Einrichtungen (T15) zum Setzen des Ausgangs des Verstärkerabschnittes (2) auf ein vorbestimmtes Ausgangspotential umfaßt, falls das Steuersignal (MOUT) die Abwesenheit eines Datensignals am Eingang (INN, INP) des Verstärkerabschnittes (2) anzeigt.