JPH03278741A - インターフェイスicのスタンバイ回路 - Google Patents
インターフェイスicのスタンバイ回路Info
- Publication number
- JPH03278741A JPH03278741A JP7987090A JP7987090A JPH03278741A JP H03278741 A JPH03278741 A JP H03278741A JP 7987090 A JP7987090 A JP 7987090A JP 7987090 A JP7987090 A JP 7987090A JP H03278741 A JPH03278741 A JP H03278741A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- standby
- input signal
- receiver
- line driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 21
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインターフェイスICのスタンバイ回路に関す
る。
る。
従来、この種のインターフェイスICのスタンバイ状態
の切替は、IC外部に配設したコントロールビンに制御
電圧を印加する方法で制御されていた。
の切替は、IC外部に配設したコントロールビンに制御
電圧を印加する方法で制御されていた。
上述した従来のインターフェイスICのスタンバイ切替
は、IC外部に配設したコントロールビンを介して制御
されているので、コントロールビンに与える切替制御用
の電圧をマイマン等によって制御しなければならないと
いう欠点がある。
は、IC外部に配設したコントロールビンを介して制御
されているので、コントロールビンに与える切替制御用
の電圧をマイマン等によって制御しなければならないと
いう欠点がある。
また、レシーバ入力が無い場合でも、ラインドライバに
対する電源供給動作は入力時と同じ状態におかれ、無駄
な電力消費が避けられないという欠点がある。
対する電源供給動作は入力時と同じ状態におかれ、無駄
な電力消費が避けられないという欠点がある。
本発明のインターフェイスICのスタンバイ回路は、レ
シーバへの入力信号の有無に対応し前記入力信号不在の
ときは自動的にラインドライバをスタンバイ状態に切り
替えるスタンバイ回路を備えて構成される。
シーバへの入力信号の有無に対応し前記入力信号不在の
ときは自動的にラインドライバをスタンバイ状態に切り
替えるスタンバイ回路を備えて構成される。
次に、図面を参照して本発明の説明する。
第1図は本発明のインターフェイスICのスタンバイ回
路の一実施例の回路図である。第1図に示す実施例はR
5−232のインターフェイス規格にもとづいてインタ
ーフェイスを行う場合を例とし、本発明に直接かかわる
スタンバイ回路16のほか、インターフェイスICにス
タンバイ回路16とともに組み込まれるレシーバ回路2
と、ドライバ回路24と、発振回路26とチャージポン
プ回路32とを併記して示す。
路の一実施例の回路図である。第1図に示す実施例はR
5−232のインターフェイス規格にもとづいてインタ
ーフェイスを行う場合を例とし、本発明に直接かかわる
スタンバイ回路16のほか、インターフェイスICにス
タンバイ回路16とともに組み込まれるレシーバ回路2
と、ドライバ回路24と、発振回路26とチャージポン
プ回路32とを併記して示す。
スタンバイ回路16は2つのコンパレータ8゜10と、
2つのトランジスタ18.20のほか抵抗6,9.12
および18.21と、コンデンサ23を備えて成る。
2つのトランジスタ18.20のほか抵抗6,9.12
および18.21と、コンデンサ23を備えて成る。
レシーバ回路2は、入力段のみを示し、抵抗3.4とイ
ンバータ37から成る。
ンバータ37から成る。
ドライバ回路24は、ラインドライバとして機能し、第
1図には出力段におけるインバータ38のみを示す。
1図には出力段におけるインバータ38のみを示す。
発振回路26は、発信周波数を決定するCR回路を形成
する抵抗27,28.29と、コンデンサ31と、トラ
ンジスタ30を示す。
する抵抗27,28.29と、コンデンサ31と、トラ
ンジスタ30を示す。
チャージポンプ回路32は、発振回路26と連接して動
作し、発振回路26に発振電源を供給し、これら2つの
連接回路によって発振周波数に対応した電圧を発生する
形式で±IOVの電圧をドライバ回路24に供給する0
本実施例では、+5Vから±10■の電圧を得る、いわ
ばDC−DCコンバータとしての機能をこれら2つの連
接回路によって確保している。なお、チャージポンプ回
路32には、付加コンデンサ33,34,35゜36を
併記して示す。
作し、発振回路26に発振電源を供給し、これら2つの
連接回路によって発振周波数に対応した電圧を発生する
形式で±IOVの電圧をドライバ回路24に供給する0
本実施例では、+5Vから±10■の電圧を得る、いわ
ばDC−DCコンバータとしての機能をこれら2つの連
接回路によって確保している。なお、チャージポンプ回
路32には、付加コンデンサ33,34,35゜36を
併記して示す。
次に、第1図の実施例の動作について説明する。
まず、本実施例の動作の特徴について要約すると次のと
おりである。
おりである。
本実施例では、R8−232のインターフェイス規格に
もとづいてインターフェイスを行なう場合を例として説
明する。スタンバイ回路16でレシーバ回路2の入力電
圧VINの有無を判定するためには、R5−232イン
ターフエイスのスレッショールド+3■と一3Vを利用
し、入力電圧VINがこのスレッショールド電圧を超え
る時、すなわり、+ 3 V < V I NまたはV
IN<−3Vの時に入力信号有りと判定し、 3 V
< V IN< + 3 Vの時は入力信号無しと判定
する。従って、スタンバイ回路16の2つのコンパレー
タ8,10のスレッショールド電圧Va7.Vbl 1
はVa=3V、V=−3Vに設定しておく。コネクタオ
ープン状態等で入力電圧VBHが無い場合には、コンパ
レータ8,10に対するコンパレータ人力15はレシー
バ回路2の抵抗3によりプルダウンされているのでGN
D (グランド)レベルに保持される。
もとづいてインターフェイスを行なう場合を例として説
明する。スタンバイ回路16でレシーバ回路2の入力電
圧VINの有無を判定するためには、R5−232イン
ターフエイスのスレッショールド+3■と一3Vを利用
し、入力電圧VINがこのスレッショールド電圧を超え
る時、すなわり、+ 3 V < V I NまたはV
IN<−3Vの時に入力信号有りと判定し、 3 V
< V IN< + 3 Vの時は入力信号無しと判定
する。従って、スタンバイ回路16の2つのコンパレー
タ8,10のスレッショールド電圧Va7.Vbl 1
はVa=3V、V=−3Vに設定しておく。コネクタオ
ープン状態等で入力電圧VBHが無い場合には、コンパ
レータ8,10に対するコンパレータ人力15はレシー
バ回路2の抵抗3によりプルダウンされているのでGN
D (グランド)レベルに保持される。
スタンバイ状態においては、消費電圧を低減される為、
本実施例ではラインドライバたるドライバ回路24を出
力段のインバータ38に対する8点22の電圧でハイイ
ンピーダンスとして停止させ、発振回路26についても
発振周波数を決めているCRのRの値を変更する事によ
りスタンバイ状態の発振周波数を動作状態発振周波数よ
りも下げて低消費化を計っている。
本実施例ではラインドライバたるドライバ回路24を出
力段のインバータ38に対する8点22の電圧でハイイ
ンピーダンスとして停止させ、発振回路26についても
発振周波数を決めているCRのRの値を変更する事によ
りスタンバイ状態の発振周波数を動作状態発振周波数よ
りも下げて低消費化を計っている。
次に、実施例を具体的動作内容について説明する。
第2図および第3図はそれぞれ、第1図のスタンバイ回
路16のレシーバ入力時と無人力時の主要信号のタイミ
ングチャートである。以下、第2.3図を併用しつつ第
1図の実施例の説明を続行する。
路16のレシーバ入力時と無人力時の主要信号のタイミ
ングチャートである。以下、第2.3図を併用しつつ第
1図の実施例の説明を続行する。
レジ−バカ端子1に信号が入力されず、入力電圧VIN
が零の時(コネクタオーブン状態等)は、コンパレータ
入力15は抵抗3によりプルダウンされているのでGN
Dレベルに保持される。スタンバイ回路16のコンパレ
ータ8,10のスレッショールド電圧はVa7=3V、
Vb 11=−3Vに設定しているので、トランジスタ
19とトランジスタ20はいずれもオフ状態となり、A
点37.8点22とも第3図(b)、(C)に示す如く
+5■になる。
が零の時(コネクタオーブン状態等)は、コンパレータ
入力15は抵抗3によりプルダウンされているのでGN
Dレベルに保持される。スタンバイ回路16のコンパレ
ータ8,10のスレッショールド電圧はVa7=3V、
Vb 11=−3Vに設定しているので、トランジスタ
19とトランジスタ20はいずれもオフ状態となり、A
点37.8点22とも第3図(b)、(C)に示す如く
+5■になる。
8点22が+5Vになるとこの+5■を受けるインバー
タ38をハイインピーダンス状態としてドライバ回路2
4の動作を停止させ、さらに、発振回路26のトランジ
スタ30がオン状態となって発振周波数を下げる。この
ことは、トランジスタ30をオン/オフによって発振周
波数を決定するCRのRの抵抗値を変えることによって
行われる。すなわち、トランジスタ30がオンとすると
、抵抗値は抵抗27と抵抗28の和になり、トランジス
タ30がオフすると、抵抗値は抵抗27と抵抗2つの和
になる。ここで抵抗値を抵抗29より抵抗28を大きく
とると、トランジスタ30がオンした時の場合が発振周
波数を下げられる。
タ38をハイインピーダンス状態としてドライバ回路2
4の動作を停止させ、さらに、発振回路26のトランジ
スタ30がオン状態となって発振周波数を下げる。この
ことは、トランジスタ30をオン/オフによって発振周
波数を決定するCRのRの抵抗値を変えることによって
行われる。すなわち、トランジスタ30がオンとすると
、抵抗値は抵抗27と抵抗28の和になり、トランジス
タ30がオフすると、抵抗値は抵抗27と抵抗2つの和
になる。ここで抵抗値を抵抗29より抵抗28を大きく
とると、トランジスタ30がオンした時の場合が発振周
波数を下げられる。
レシーバ入力端子1に信号が入力された時、すなわち、
+3V<vINまたはV IN< 3 V (7)時
はコンパレータ8,1oによってA点37は0■になる
。この時、入力電圧VIHは、−3Vと3Vの間を通過
する。この際、A点37は+5■になるので、21とコ
ンデンサ23によってフィルターを形成して、この+5
Vを除去する。この状態を第2図に示す。8点22がO
Vになると、ドライバ回路24が動作し、さらに発振回
路26の発振周波数がスタンバイ時より上がる。
+3V<vINまたはV IN< 3 V (7)時
はコンパレータ8,1oによってA点37は0■になる
。この時、入力電圧VIHは、−3Vと3Vの間を通過
する。この際、A点37は+5■になるので、21とコ
ンデンサ23によってフィルターを形成して、この+5
Vを除去する。この状態を第2図に示す。8点22がO
Vになると、ドライバ回路24が動作し、さらに発振回
路26の発振周波数がスタンバイ時より上がる。
こうして、レシーバ入力の信号の有無に対応して自動的
にスタンバイ状態の設定が可能となり、また無通信時の
電力消費を著しく抑えたすることができる。
にスタンバイ状態の設定が可能となり、また無通信時の
電力消費を著しく抑えたすることができる。
以上説明したように本発明は、レシーバ入力への信号の
有無により自動的にスタンバイ状態に切り替えるととも
にスタンバイ状態においてはラインドライバの動作を停
止させてラインドライバに流れる電流をカットし、さら
に発振回路の発振周波数を低下させてラインドライバ電
源における電流を抑圧することにより、通信を行わない
時の消費電力を自動的に抑圧できる効果がある。
有無により自動的にスタンバイ状態に切り替えるととも
にスタンバイ状態においてはラインドライバの動作を停
止させてラインドライバに流れる電流をカットし、さら
に発振回路の発振周波数を低下させてラインドライバ電
源における電流を抑圧することにより、通信を行わない
時の消費電力を自動的に抑圧できる効果がある。
第1図は本発明のインターフェイスICのスタンバイ回
路の一実施例の回路図、第2図は第1図の実施例のスタ
ンバイ回路の主要信号のレシーバ入力時のタイミングチ
ャート、第3図は第1図の実施例のスタンバイ回路のレ
シーバ無人力時のタイミングチャートである。 1・・・レシーバ入力端子、2・・・レシーバ回路、3
.4,6,9,12,18,21.27〜29・・・抵
抗、7・・・スレッショールド電圧Va、8゜10・・
・コンパレータ、11・・・スレッショールド電圧Vb
、15・・・コンパレータ入力、16・・・スタンバイ
回路、22・・・B点、23.31.33〜35・・・
コンデンサ、24・・・ドライバ回路、25・・・出力
端子、26・・・発振回路、30・・・トランジスタ、
32・・・チャージポンプ回路、37.18・・・・・
・インバータ。
路の一実施例の回路図、第2図は第1図の実施例のスタ
ンバイ回路の主要信号のレシーバ入力時のタイミングチ
ャート、第3図は第1図の実施例のスタンバイ回路のレ
シーバ無人力時のタイミングチャートである。 1・・・レシーバ入力端子、2・・・レシーバ回路、3
.4,6,9,12,18,21.27〜29・・・抵
抗、7・・・スレッショールド電圧Va、8゜10・・
・コンパレータ、11・・・スレッショールド電圧Vb
、15・・・コンパレータ入力、16・・・スタンバイ
回路、22・・・B点、23.31.33〜35・・・
コンデンサ、24・・・ドライバ回路、25・・・出力
端子、26・・・発振回路、30・・・トランジスタ、
32・・・チャージポンプ回路、37.18・・・・・
・インバータ。
Claims (1)
- レシーバへの入力信号の有無に対応して前記入力信号不
在のときは自動的にラインドライバをスタンバイ状態に
切り替えるスタンバイ回路を備えて成ることを特徴とす
るインターフエイスICのスタンバイ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7987090A JPH03278741A (ja) | 1990-03-28 | 1990-03-28 | インターフェイスicのスタンバイ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7987090A JPH03278741A (ja) | 1990-03-28 | 1990-03-28 | インターフェイスicのスタンバイ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03278741A true JPH03278741A (ja) | 1991-12-10 |
Family
ID=13702250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7987090A Pending JPH03278741A (ja) | 1990-03-28 | 1990-03-28 | インターフェイスicのスタンバイ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03278741A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420528A (en) * | 1993-05-06 | 1995-05-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit having a function of reducing a consumed current |
WO1998037632A1 (en) * | 1997-02-21 | 1998-08-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Input buffer circuit |
-
1990
- 1990-03-28 JP JP7987090A patent/JPH03278741A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420528A (en) * | 1993-05-06 | 1995-05-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit having a function of reducing a consumed current |
WO1998037632A1 (en) * | 1997-02-21 | 1998-08-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Input buffer circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6147477A (en) | DC to DC converter producing output voltage exhibiting rise and fall characteristics independent of load thereon | |
US5392205A (en) | Regulated charge pump and method therefor | |
US5132895A (en) | Variable charge pumping DC-to-DC converter | |
US5247239A (en) | Dual dc/dc voltage converter power system | |
US8339173B2 (en) | Enable pin using programmable hysteresis improvement | |
US20070285151A1 (en) | Power supply circuit | |
EP0818875A2 (en) | Step-down type DC-DC regulator | |
JP2007172222A (ja) | 電源回路 | |
JP2002091584A (ja) | 電気機器 | |
US6094036A (en) | Electrical power supply with low-loss inrush current limiter and step-up converter circuit | |
US7378896B2 (en) | Single pin for multiple functional control purposes | |
JP4675124B2 (ja) | スイッチングレギュレータ | |
JPH05268763A (ja) | Dc/dcコンバータ回路およびそれを用いたrs−232インタフェース回路 | |
US6998829B2 (en) | Soft start precharge circuit for DC power supply | |
US5166630A (en) | Low current switched capacitor circuit | |
EP0540947A2 (en) | Mixed signal processing system and method for powering same | |
US6686725B1 (en) | Power supply circuit compensating power factor | |
JPH03278741A (ja) | インターフェイスicのスタンバイ回路 | |
EP1451932B1 (en) | Output driver comprising an improved control circuit | |
US20100275041A1 (en) | Computer power supply and power status signal generating circuit thereof | |
US7034604B2 (en) | Communications device powered from host apparatus | |
US5999426A (en) | Circuitry for voltage pole reversal | |
JP2009253992A (ja) | スイッチング電源回路 | |
JP2927289B2 (ja) | モード切替型電源コントローラおよび方法 | |
JPH1014134A (ja) | 安定化電源回路 |