DE1966236C3 - Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen - Google Patents

Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen

Info

Publication number
DE1966236C3
DE1966236C3 DE1966236A DE1966236A DE1966236C3 DE 1966236 C3 DE1966236 C3 DE 1966236C3 DE 1966236 A DE1966236 A DE 1966236A DE 1966236 A DE1966236 A DE 1966236A DE 1966236 C3 DE1966236 C3 DE 1966236C3
Authority
DE
Germany
Prior art keywords
traps
transistor semiconductor
gold
collector
semiconductor structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1966236A
Other languages
English (en)
Other versions
DE1966236A1 (de
DE1966236B2 (de
Inventor
Michael Charles Poughkeepsie Duffy
Paul August Wappingers Falls Schumann Jun.
Tsu-Hsing Poughkeepsie Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1966236A1 publication Critical patent/DE1966236A1/de
Publication of DE1966236B2 publication Critical patent/DE1966236B2/de
Application granted granted Critical
Publication of DE1966236C3 publication Critical patent/DE1966236C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die !Erfindung betrifft ein Verfahren /um selektiven Hinbringen von die Lebensdauer von Ladungsträgern beeinflussenden Störstellen in Form von Haftstellen in dotierte Transisi'jrhalbleiterslrukluren mit Kollektor-PN-Übergängcn.
Ls ist bekannt. Halbleiterbauelemente mit Störstellen zu dotieren, welche Haftstellen für Ladungsträger in nerhalb des Kristalls bilden; vgl. die DE-AS 11 60 543. Für derartige Störstellen wird besonders Gold verwen det. Um die Lebensdauer der Ladungsträger /u reduzieren, werden derartige 1 laftstellen im Krislallgitter eingebaut, wodurch die Lebensdauer der Ladungsträger verringert wird. Werden daher solche Huf !stellen in das Gebiet des Basis-Kollektor-Überganges eines Transistors gebracht, so erhält man kürzere Schalt/eilen für diesen Transistor. Fs hat sich jedoch herausgestellt, daß beim Lindiffundieren von derartigen Stör stellen besondere Kanüle auftreten, die zwischen Rc ginnen gleichen l.eiifähigkeitstyps, wie z. B. zwischen dem diffundierten Hmiitcr und der Kollektor/one eines Transistors gebildet werden, wodurch ein gewisser Kurzschluß zwischen diesen zwei Regionen auftritt und die Wirkungsweise der Transislorstruktur ernsthaft beeinträchtigt wird. Derartige Kanüle sind also ein Struklureffeki innerhalb der Basis/one, wodurch elektrische Kurzschlüsse wahrend des Betriebes der Vorrichtung möglich sind und welche zurückgeführt werden auf Wechselwirkungen der die Leitfähigkeit bestimmenden Dotierungsmatcrialicn, beispielsweise des Phosphors oder Bors mit dem Gold während des Diffusionspiozesses. Die Haftstcllen, wie Gold, werden nur benötigt im Basis-Kolleklor-PN-Ubergang eines Transistors. Fs ist jedoch gegenwärtig mit Hilfe der Fcstkörperdiffusion noch nicht möglich. Gold nur an diesen PN-Übergangen im Halbleiterkörper einzubauen. Vielmehr entsteht eine Golddotierung im gesamten Halbleiterkristall, was darauf zurückzuführen ist, daß das Gold einen sehr großen Diffusionskoeffizienten bei den vcrschie densten Diffusionstemperaturen im Halbleiter besitzt.
Insbesondere bei der Herstellung integrierter Schaltungen mit hoher Schaltungsdichte wird die Ausbeute an guten Halbleitervorrichtungen durch die oben beschriebenen Kanalbildungen beeinflußt. Es wird nicht nur das einzelne Halbleiterbauelement durch die Entstehung eines Kanals beeinträchtigt oder zerstört, sondem die gesamte monoüthische Struktur kann durch das Ausfallen eines Elementes unwirksam werden.
Es ist daher die Aufgabe der vorliegenden Erfindui.g. eine Halbleiterstruktur herzustellen, die nur in begrenzten Gebieten Störstellen zur Verringerung der Lebens-
is dauer von Ladungsträgern aufweist und die keine durch die Störstellen bedingten, kurzschließenden Kanäle enthält.
Diese Aufgabe wird bei dem anfangs genannten Verfahren erfindungsgemäß dadurch gelöst, daß die Haflstellen durch Bombardement der Transistorhalblcitcrstruktur mit Ionen definierter Masse und Energie in die Kollektor-PN-Übergänge eingebaut werden. Dies geschieht vorzugsweise nach Ausführung des letzten Hochtcmperaturvcrfahrensschrittes.
Das Bombardement der Halbleiterstruktur erfolgt in vorteilhafter Weise mit Goldionen.
Das Hinbringen von Doticrungsstoffcn in Halbleiter durch Ionenimplantation ist an sich bekannt, ebenso das Einbauen vergrabener Zonen, so daß sich die Frfindung hierauf an sich nicht erstreckt. Diese Maßnahme wurde aber bisher nur zur Änderung der Leitfähigkeit des Halbleitermaterials, nicht jedoch /ur Beeinflussung der Lebensdauer von Ladungsträgern in ausgewählten dotierten Gebieten durchgeführt.
Mit Hilfe des lonenimplantationsverfahrcns ist es möglich. Goldverunreinigungen nur in die KollcKtorübergänge einzubauen, wodurch nur hier die Lebensdauer der Minoritätsladungsträgcr reduziert und auf diese Weise eine Verkürzung der Schalt/eit erreicht wird. Weiterhin verhindert diese Ionenimplantation die Wechselwirkung zwischen Phosphor· oder Bor-Verunreinigungen in der Basiszone mit den eingebauten Goldstörstellen, da das Gold nur in den Kollcktorübergängen vorhanden ist- Wenn auch die die Leitfähigkeil der Halbleiter/onen bestimmenden Dolicrungsmalcrialien durch Ionenimplantation eingebracht sind, d. h. die gesamte integrierte Schaltung bei niedrigen Temperaturen hergestellt wird, dann erreicht die Halbleiterstruktur niemals eine so hohe Temperatur, daß das im planlicrte Gold ausdiffundiert und in die Basiszone gerat. Beispielsweise ist es möglich, eine mit Gold dotierte Region mit einer Weite von etwa I μιη jenseits des Kollektor-Basisüberganges mit Hilfe der Ionenimplantation herzustellen. Bei Verwendung von hohen Tempcraturen während des Herstellungspro/esses der Halbleilerstruktur dagegen ist es nur notwendig, daß derartige Haflstellen nach dem letzten Hochtemperatur-Verfahrensschritt eingebaut werden.

Claims (3)

Patentansprüche:
1. Verfahren zum selektiven Einbringen von die Lebensdauer von Ladungsträgern beeinflussenden Störstellen in Form von Haftstellen in dotierte Transistorhalbleiterstrukturcn mit Kollektor-PN-Übcrgängen. dadurch gekennzeichnet, daß die I laftstellen durch Bombardement der Transistorhalbleitcrstruktur mit Ionen definierter Masse und Energie in die Kollektor-PN-Übergänge eingebaut werden.
2. Verfahren nach Anspruch I. dadurch gekennzeichnet, daß die Ionen nach Ausführung des letzten Hochtcmperaiurverfahrcnssehrittes eingebaut werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mit Goldionen bombardiert wird.
DE1966236A 1968-08-06 1969-07-29 Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen Expired DE1966236C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75065068A 1968-08-06 1968-08-06

Publications (3)

Publication Number Publication Date
DE1966236A1 DE1966236A1 (de) 1971-12-16
DE1966236B2 DE1966236B2 (de) 1975-08-07
DE1966236C3 true DE1966236C3 (de) 1979-07-19

Family

ID=25018702

Family Applications (3)

Application Number Title Priority Date Filing Date
DE1966237A Expired DE1966237C3 (de) 1968-08-06 1969-07-29 Verfahren zur Erhöhung des Gradienten von elektrisch aktiven Störstellenkonzentrationen
DE19691938365 Pending DE1938365B2 (de) 1968-08-06 1969-07-29 Verfahren zum herstellen eines transistors
DE1966236A Expired DE1966236C3 (de) 1968-08-06 1969-07-29 Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE1966237A Expired DE1966237C3 (de) 1968-08-06 1969-07-29 Verfahren zur Erhöhung des Gradienten von elektrisch aktiven Störstellenkonzentrationen
DE19691938365 Pending DE1938365B2 (de) 1968-08-06 1969-07-29 Verfahren zum herstellen eines transistors

Country Status (6)

Country Link
US (1) US3655457A (de)
JP (3) JPS501636B1 (de)
CA (1) CA922024A (de)
DE (3) DE1966237C3 (de)
FR (1) FR2015121A1 (de)
GB (3) GB1270170A (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853644A (en) * 1969-09-18 1974-12-10 Kogyo Gijutsuin Transistor for super-high frequency and method of manufacturing it
US3919006A (en) * 1969-09-18 1975-11-11 Yasuo Tarui Method of manufacturing a lateral transistor
BE759667A (fr) * 1969-12-01 1971-06-01 Philips Nv Procede permettant la fabrication d'un dispositif semiconducteur, et dispositif semiconducteur obtenu par la mise en oeuvre de ce procede
JPS4936514B1 (de) * 1970-05-13 1974-10-01
US3868722A (en) * 1970-06-20 1975-02-25 Philips Corp Semiconductor device having at least two transistors and method of manufacturing same
US3918996A (en) * 1970-11-02 1975-11-11 Texas Instruments Inc Formation of integrated circuits using proton enhanced diffusion
US3707765A (en) * 1970-11-19 1973-01-02 Motorola Inc Method of making isolated semiconductor devices
FR2123179B1 (de) * 1971-01-28 1974-02-15 Commissariat Energie Atomique
US3895965A (en) * 1971-05-24 1975-07-22 Bell Telephone Labor Inc Method of forming buried layers by ion implantation
US3897274A (en) * 1971-06-01 1975-07-29 Texas Instruments Inc Method of fabricating dielectrically isolated semiconductor structures
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
US3737346A (en) * 1971-07-01 1973-06-05 Bell Telephone Labor Inc Semiconductor device fabrication using combination of energy beams for masking and impurity doping
US3841917A (en) * 1971-09-06 1974-10-15 Philips Nv Methods of manufacturing semiconductor devices
JPS4879585A (de) * 1972-01-24 1973-10-25
DE2235865A1 (de) * 1972-07-21 1974-01-31 Licentia Gmbh Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen
CH560463A5 (de) * 1972-09-26 1975-03-27 Siemens Ag
US3841918A (en) * 1972-12-01 1974-10-15 Bell Telephone Labor Inc Method of integrated circuit fabrication
US3981072A (en) * 1973-05-25 1976-09-21 Trw Inc. Bipolar transistor construction method
JPS5029186A (de) * 1973-07-17 1975-03-25
US3921199A (en) * 1973-07-31 1975-11-18 Texas Instruments Inc Junction breakdown voltage by means of ion implanted compensation guard ring
DE2341311C3 (de) * 1973-08-16 1981-07-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Einstellen der Lebensdauer von Ladungsträgern in Halbleiterkörpern
FR2249491B1 (de) * 1973-10-30 1976-10-01 Thomson Csf
US3909304A (en) * 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell
JPS5138990A (en) * 1974-09-30 1976-03-31 Suwa Seikosha Kk Handotaisochino seizohoho
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
US4053924A (en) * 1975-02-07 1977-10-11 California Linear Circuits, Inc. Ion-implanted semiconductor abrupt junction
US3982967A (en) * 1975-03-26 1976-09-28 Ibm Corporation Method of proton-enhanced diffusion for simultaneously forming integrated circuit regions of varying depths
US4033787A (en) * 1975-10-06 1977-07-05 Honeywell Inc. Fabrication of semiconductor devices utilizing ion implantation
DE2554426C3 (de) * 1975-12-03 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
US4003759A (en) * 1976-03-01 1977-01-18 Honeywell Inc. Ion implantation of gold in mercury cadmium telluride
DE2627855A1 (de) * 1976-06-22 1977-12-29 Siemens Ag Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
JPS5327110U (de) * 1976-08-13 1978-03-08
US4044371A (en) * 1976-09-29 1977-08-23 Honeywell Inc. Plurality of precise temperature resistors formed in monolithic integrated circuits
US4034395A (en) * 1976-09-29 1977-07-05 Honeywell Inc. Monolithic integrated circuit having a plurality of resistor regions electrically connected in series
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
FR2406301A1 (fr) * 1977-10-17 1979-05-11 Silicium Semiconducteur Ssc Procede de fabrication de dispositifs semi-conducteurs rapides
US4338138A (en) * 1980-03-03 1982-07-06 International Business Machines Corporation Process for fabricating a bipolar transistor
JPS56149473U (de) * 1981-03-26 1981-11-10
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
DE3530065C2 (de) * 1984-08-22 1999-11-18 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiters
US4717588A (en) * 1985-12-23 1988-01-05 Motorola Inc. Metal redistribution by rapid thermal processing
US4910158A (en) * 1987-11-23 1990-03-20 Hughes Aircraft Company Zener diode emulation and method of forming the same
US4937756A (en) * 1988-01-15 1990-06-26 Industrial Technology Research Institute Gated isolated structure
DE59010851D1 (de) * 1989-04-27 1998-11-12 Max Planck Gesellschaft Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren
EP0834909A3 (de) * 1989-09-28 1998-06-10 Siemens Aktiengesellschaft Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US5108935A (en) * 1990-11-16 1992-04-28 Texas Instruments Incorporated Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities
US5179030A (en) * 1991-04-26 1993-01-12 Unitrode Corporation Method of fabricating a buried zener diode simultaneously with other semiconductor devices
GB2300753A (en) * 1995-05-06 1996-11-13 Atomic Energy Authority Uk Reducing the minority carrier lifetime of semiconductor devices
US20080087978A1 (en) * 2006-10-11 2008-04-17 Coolbaugh Douglas D Semiconductor structure and method of manufacture
US8178430B2 (en) 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
CN110095941B (zh) * 2011-12-26 2023-02-17 东丽株式会社 感光性树脂组合物和半导体元件的制造方法
CN103426735B (zh) * 2012-05-24 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及mos晶体管的形成方法
US8999800B2 (en) * 2012-12-12 2015-04-07 Varian Semiconductor Equipment Associates, Inc. Method of reducing contact resistance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2787564A (en) * 1954-10-28 1957-04-02 Bell Telephone Labor Inc Forming semiconductive devices by ionic bombardment
US3108914A (en) * 1959-06-30 1963-10-29 Fairchild Camera Instr Co Transistor manufacturing process
US3423647A (en) * 1964-07-30 1969-01-21 Nippon Electric Co Semiconductor device having regions with preselected different minority carrier lifetimes
US3388009A (en) * 1965-06-23 1968-06-11 Ion Physics Corp Method of forming a p-n junction by an ionic beam
US3434894A (en) * 1965-10-06 1969-03-25 Ion Physics Corp Fabricating solid state devices by ion implantation
US3341754A (en) * 1966-01-20 1967-09-12 Ion Physics Corp Semiconductor resistor containing interstitial and substitutional ions formed by an ion implantation method
US3448344A (en) * 1966-03-15 1969-06-03 Westinghouse Electric Corp Mosaic of semiconductor elements interconnected in an xy matrix
US3413531A (en) * 1966-09-06 1968-11-26 Ion Physics Corp High frequency field effect transistor
US3440113A (en) * 1966-09-19 1969-04-22 Westinghouse Electric Corp Process for diffusing gold into semiconductor material
US3431150A (en) * 1966-10-07 1969-03-04 Us Air Force Process for implanting grids in semiconductor devices
US3479233A (en) * 1967-01-16 1969-11-18 Ibm Method for simultaneously forming a buried layer and surface connection in semiconductor devices

Also Published As

Publication number Publication date
GB1262705A (en) 1972-02-02
JPS528673B1 (de) 1977-03-10
DE1938365A1 (de) 1970-02-12
US3655457A (en) 1972-04-11
CA922024A (en) 1973-02-27
JPS501636B1 (de) 1975-01-20
DE1938365B2 (de) 1972-12-21
JPS5125713B1 (de) 1976-08-02
GB1270170A (en) 1972-04-12
GB1274725A (en) 1972-05-17
DE1966237A1 (de) 1972-01-13
DE1966236A1 (de) 1971-12-16
DE1966237C3 (de) 1979-07-12
DE1966237B2 (de) 1975-07-17
FR2015121A1 (de) 1970-04-24
DE1966236B2 (de) 1975-08-07

Similar Documents

Publication Publication Date Title
DE1966236C3 (de) Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen
DE2823967C2 (de)
DE69031488T2 (de) Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE112019001741T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2063952A1 (de) Bipolartransistor
EP0003330B1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
EP0062725A1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE1914745B2 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
DE2627922A1 (de) Halbleiterbauteil
DE2801680A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2804525C2 (de)
DE2149705A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4105646A1 (de) Verfahren zum herstellen eines optisch getriggerten lateralen thyristors
DE2559001C2 (de) Integrierte Injektions-Halbleiterschaltungsanordnung
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee