DE1966237B2 - Verfahren zur Erhöhung des Gradienten von elektrisch aktiven Störstellenkonzentrationen - Google Patents
Verfahren zur Erhöhung des Gradienten von elektrisch aktiven StörstellenkonzentrationenInfo
- Publication number
- DE1966237B2 DE1966237B2 DE1966237*A DE1966237A DE1966237B2 DE 1966237 B2 DE1966237 B2 DE 1966237B2 DE 1966237 A DE1966237 A DE 1966237A DE 1966237 B2 DE1966237 B2 DE 1966237B2
- Authority
- DE
- Germany
- Prior art keywords
- ion implantation
- electrically active
- gradient
- impurities
- increasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 4
- 229910052756 noble gas Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/062—Gold diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/904—Charge carrier lifetime control
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Thyristors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Erhöhung des Gradienten der Konzentration von elektrisch aktiven
Störstellen an der Grenze einer durch lonenimplantation zu dotierenden Halbleiterzone.
Bei der Herstellung von Transistoren mit hohen Schaltgeschwindigkeiten ist es erforderlich, die Basisweite der Transistoren sowie die Kapazitäten der PN-Übergänge
klein zu halten. Um diese beiden Forderungen zu erfüllen, muß der Gradient der Störstellendichte
•n den Übergängen im Transistor möglichbt groß gemacht werden.
Ein bekanntes Verfahren zur Dotierung von Halbleiterzonen ist die Ionenimplantation. Hiermit lassen
•ich gegenüber dem üblichen Diffusionsverfahren Zonen mit sehr hoher und auch konstanter Dotierungskonzentration
herstellen. Die Änderung der Störstellendichte zwischen zwei verschieden dotierten Halbleiterzonen
ist somit wesentlich größer, wenn die Dotierung mit Hilfe der Ionenimplantation an Stelle der
Diffusion erfolgte. Für spezielle Anwendungsfälle ist jedoch auch der durch normale Ionenimplantation erzielfcare
Gradient der Störstellendichte nicht ausreichend. Es ist daher die Aufgabe der vorliegenden Erfindung,
«in Verfahren anzugeben, mit dem eine stärkere Änderung der Konzentration von Dotierungsmaterialien erlielt
wird, als dies mit den bekannten Dotierungsverfahren möglich ist. Diese Aufgabe wird bei dem anfangs
genannten Verfahren erfindungsgemäß dadurch ielöst, daß vor dem Implantieren elektrisch aktiver
remdatome Störstellen mittels Ionenimplantation von elektrisch inaktiven Fremdatomen im Grenzbereich erzeugt
werden.
Die Erfindung wird im folgenden an Hand eines in der Figur dargestellten Ausführungsbeispiels, das mehrere
Störstellenprofile zeigt, näher erläutert. Die Abszisse in der Figur gibt die Entfernung von der Halbleiteroberfläche
an. Ein Halbleiterkristall ist mit einer Grunddotierung versehen, die durch den konstanten
Wert 175 der Störstellenkonzentration angezeigt wird. Es wird eine erste Ionenimplantation mit einer elektrisch
inaktiven Verunreinigung mit konstanter Ionenenergie vorgenommen, wodurch sich da.« Störstellenprofil
166 im Innern des Halbleiterkritalls ergibt Als elektrisch inaktive Verunreinigungen können Edelgase,
wie z. B. Helium, verwendet werden. Durch die Implantation
der inaktiven Verunreinigung werden die Zwischengiuerplätze und Substitionsplätze innerhalb des
zugeordneten Kristallbereichs besetzt, wobei gleichzeitig auch eine leichte Veränderung der Kristallstruktur
in Richtung auf den amorphen Zustand eintritt Ein derart dicht gepacktes, leicht amorphes Wirtsmaterial wird
dabei bei der nachfolgenden Ionenimplantation mit einer entsprechenden Energie eingebrachte elektrisch
aktive Verunreinigungen, wie z. B. Phosphor oder Arsen, in einem wesentlich schmaleren Bereich aufhalten
und einbauen a!s ein Kristall, der dem vorhergehenden Bombardement elektrisch inaktiver Verunreinigungen
nicht ausgesetzt war. Man erhält somit eine Dichte von elektrisch aktiven Störstellen, die durch das strichliene
Profil 167 gegeben ist Sowohl die Änderung der Störstellendichte als auch die maximale Störstellendichte
selbst sind größer als bei einem mit Ionen aktiver Verunreinigungen gleicher Energie beschossenen Halb
leiterkristall, der in dem betreffenden Bereich keine elektrisch inaktiven Verunreinigungen enthält.
Der mi> den elektrisch aktiven Verunreinigungen
versehene Bereich kann nach einer Seite hin ausgedehnt werden, indem die Implantationsenergie für diese
Verunreinigungen stufenweise erhöht bzw. erniedrigt wird. Man erhält dann mehrere nebeneinanderliegende
und sich teilweise überlappende, dem gezeigten entsprechende Störstellenprofile, so daß sich in der so her
gestellten Halbleiterzone eine im wesentlichen kon stante Dotierungskonzentration ergibt.
Zur Dotierung einer bestimmten Zone in einem Halbleiterkörper muß eine selektive Ionenimplantation
vorgenommen werden. Hierzu bieten sich eine Reihe von Methoden an, das Gebiet, welches für die Ionenimplantation
vorgesehen ist, zu definieren. Da die Ionen durch magnetische und elektrische Felder beeinflußbar
sind, kann der Ionenstrahl in einer solchen Weise elektrostatisch fokussiert und abgelenkt werden, daß er
genau auf die Fläche fällt, unterhalb welcher der Halb leiterkristall mit bestimmten Störstellen versetzt werden
soll. Eine zweite Methode besteht in der Anbringung einer Maske innerhalb eines kollimierten Ionen-Strahls,
weiche nur Ionen durchtreten läßt, die in der gewünschten Ebene auf der Oberfläche des Kristalls
auftreffen.
Eine dritte Methode zur Bestimmung der Flächen, auf die der Ionenstrahl auftrifft, besteht darin, die Oberfläche
des Halbleiterkristalls mit Hilfe eines geeigneten Photolack-Materials zu maskieren. Durch bekannte
Verfahren können polymere Photolacke auf der Oberfläche einer Halbleiterscheibe ausgebreitet werden und
an definierten Stellen geöffnet werden. Die Dicke einer derartigen Photolackschicht, welche über dem nicht mit
Ionen zu bombardierenden Oberflächenstellen des Kristalls ausgebreitet wird, hängt von der Strahlenenergie
des Ionenstrahl ab. Auch andere Materialien, die in Form dünner Schichten über der Oberfläche der Halbleiterscheibe
ausgebreitet werden können und ein Hindernis für die einfallenden Ionen darstellen, können zur
Maskierung des Halbleiters zur Verwendung gelangen. Insbesondere seien hierbei Mctallschichten zu erwäh
Der große Vorteil bei der Verwendung von Photolacken als Maskierungsmaterial beim Verfahren der
Ionenimplantation bezieht sich auf die niedrigen Tem-
peraturen, bei welchen die Photolackschicht auf der
Oberfläche ausgebildet werden kann. Früher wurden amorphes Silizium-Dioxyd oder ähnliche Verbindungen
benutzt um das Eindringen verschiedener Ionen beim Herstellen von PN-Übergängen dt rch thermische Diffusion
zu verhindern. Silizium-Dioxyd oder ähnliche Verbindungen werden im allgemeinen durch Oxydation
von Silizium bei sehr hohen Temperaturen in Gegenivart von Wasserdampf oder Sauerstoff hergestellt. Auf
Grund dei auftretenden hohen Temperatur erfolgt eine
Ausweitung der bereits vorher eingebauten Ionen innerhalb des Kristallgitters, wodurch die Charakteristiken
der Anordnung wesentlich verändert werden können. Die Verwendung von Photolacken oder anderen
maskierenden Schichten auf der Oberfläche des Halbleiterkristalls, welche bei niedrigen Temperaturen hergestellt
werden können, ergeben nicht eine derartige Diffusion der bereits eingebauten Ionen innerhalb des
Kristalls.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Verfahren zur Erhöhung des Gradienten der Konzentration von elektrisch aktiven Störstellen an
der Grenze einer durch Ionenimplantation zu dotierenden Halbleiterzone, dadurch gekennzeichnet,
daß vor dem Implantieren elektrisch aktiver Fremdatome Störstellen mittels Ionenimplantation
von elektrisch inaktiven Fremdatomen im Grenzbereich erzeugt werden.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß elektrisch inaktive Edelgasatome implantiert
werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß in einem Grenzbereich zwischen
zwei verschieden dotierten Gebieten eines Transistors implantiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mit einer als Maske
dienenden m;t entsprechenden öffnungen versehenen
Photolackschicht auf der Halbleiteroberfläche eine selektive Ionenimplantation durchgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US75065068A | 1968-08-06 | 1968-08-06 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1966237A1 DE1966237A1 (de) | 1972-01-13 |
DE1966237B2 true DE1966237B2 (de) | 1975-07-17 |
DE1966237C3 DE1966237C3 (de) | 1979-07-12 |
Family
ID=25018702
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1966236A Expired DE1966236C3 (de) | 1968-08-06 | 1969-07-29 | Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen |
DE19691938365 Pending DE1938365B2 (de) | 1968-08-06 | 1969-07-29 | Verfahren zum herstellen eines transistors |
DE1966237A Expired DE1966237C3 (de) | 1968-08-06 | 1969-07-29 | Verfahren zur Erhöhung des Gradienten von elektrisch aktiven Störstellenkonzentrationen |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1966236A Expired DE1966236C3 (de) | 1968-08-06 | 1969-07-29 | Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen |
DE19691938365 Pending DE1938365B2 (de) | 1968-08-06 | 1969-07-29 | Verfahren zum herstellen eines transistors |
Country Status (6)
Country | Link |
---|---|
US (1) | US3655457A (de) |
JP (3) | JPS501636B1 (de) |
CA (1) | CA922024A (de) |
DE (3) | DE1966236C3 (de) |
FR (1) | FR2015121A1 (de) |
GB (3) | GB1270170A (de) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3919006A (en) * | 1969-09-18 | 1975-11-11 | Yasuo Tarui | Method of manufacturing a lateral transistor |
US3853644A (en) * | 1969-09-18 | 1974-12-10 | Kogyo Gijutsuin | Transistor for super-high frequency and method of manufacturing it |
BE759667A (fr) * | 1969-12-01 | 1971-06-01 | Philips Nv | Procede permettant la fabrication d'un dispositif semiconducteur, et dispositif semiconducteur obtenu par la mise en oeuvre de ce procede |
JPS4936514B1 (de) * | 1970-05-13 | 1974-10-01 | ||
US3868722A (en) * | 1970-06-20 | 1975-02-25 | Philips Corp | Semiconductor device having at least two transistors and method of manufacturing same |
US3918996A (en) * | 1970-11-02 | 1975-11-11 | Texas Instruments Inc | Formation of integrated circuits using proton enhanced diffusion |
US3707765A (en) * | 1970-11-19 | 1973-01-02 | Motorola Inc | Method of making isolated semiconductor devices |
FR2123179B1 (de) * | 1971-01-28 | 1974-02-15 | Commissariat Energie Atomique | |
US3895965A (en) * | 1971-05-24 | 1975-07-22 | Bell Telephone Labor Inc | Method of forming buried layers by ion implantation |
US3897274A (en) * | 1971-06-01 | 1975-07-29 | Texas Instruments Inc | Method of fabricating dielectrically isolated semiconductor structures |
US3775191A (en) * | 1971-06-28 | 1973-11-27 | Bell Canada Northern Electric | Modification of channel regions in insulated gate field effect transistors |
US3737346A (en) * | 1971-07-01 | 1973-06-05 | Bell Telephone Labor Inc | Semiconductor device fabrication using combination of energy beams for masking and impurity doping |
US3841917A (en) * | 1971-09-06 | 1974-10-15 | Philips Nv | Methods of manufacturing semiconductor devices |
JPS4879585A (de) * | 1972-01-24 | 1973-10-25 | ||
DE2235865A1 (de) * | 1972-07-21 | 1974-01-31 | Licentia Gmbh | Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen |
CH560463A5 (de) * | 1972-09-26 | 1975-03-27 | Siemens Ag | |
US3841918A (en) * | 1972-12-01 | 1974-10-15 | Bell Telephone Labor Inc | Method of integrated circuit fabrication |
US3981072A (en) * | 1973-05-25 | 1976-09-21 | Trw Inc. | Bipolar transistor construction method |
JPS5029186A (de) * | 1973-07-17 | 1975-03-25 | ||
US3921199A (en) * | 1973-07-31 | 1975-11-18 | Texas Instruments Inc | Junction breakdown voltage by means of ion implanted compensation guard ring |
DE2341311C3 (de) * | 1973-08-16 | 1981-07-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Einstellen der Lebensdauer von Ladungsträgern in Halbleiterkörpern |
FR2249491B1 (de) * | 1973-10-30 | 1976-10-01 | Thomson Csf | |
US3909304A (en) * | 1974-05-03 | 1975-09-30 | Western Electric Co | Method of doping a semiconductor body |
US3909807A (en) * | 1974-09-03 | 1975-09-30 | Bell Telephone Labor Inc | Integrated circuit memory cell |
JPS5138990A (en) * | 1974-09-30 | 1976-03-31 | Suwa Seikosha Kk | Handotaisochino seizohoho |
DE2453134C3 (de) * | 1974-11-08 | 1983-02-10 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planardiffusionsverfahren |
US4053924A (en) * | 1975-02-07 | 1977-10-11 | California Linear Circuits, Inc. | Ion-implanted semiconductor abrupt junction |
US3982967A (en) * | 1975-03-26 | 1976-09-28 | Ibm Corporation | Method of proton-enhanced diffusion for simultaneously forming integrated circuit regions of varying depths |
US4033787A (en) * | 1975-10-06 | 1977-07-05 | Honeywell Inc. | Fabrication of semiconductor devices utilizing ion implantation |
DE2554426C3 (de) * | 1975-12-03 | 1979-06-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor |
US4003759A (en) * | 1976-03-01 | 1977-01-18 | Honeywell Inc. | Ion implantation of gold in mercury cadmium telluride |
DE2627855A1 (de) * | 1976-06-22 | 1977-12-29 | Siemens Ag | Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung |
JPS5327110U (de) * | 1976-08-13 | 1978-03-08 | ||
US4034395A (en) * | 1976-09-29 | 1977-07-05 | Honeywell Inc. | Monolithic integrated circuit having a plurality of resistor regions electrically connected in series |
US4044371A (en) * | 1976-09-29 | 1977-08-23 | Honeywell Inc. | Plurality of precise temperature resistors formed in monolithic integrated circuits |
US4111720A (en) * | 1977-03-31 | 1978-09-05 | International Business Machines Corporation | Method for forming a non-epitaxial bipolar integrated circuit |
US4157268A (en) * | 1977-06-16 | 1979-06-05 | International Business Machines Corporation | Localized oxidation enhancement for an integrated injection logic circuit |
FR2406301A1 (fr) * | 1977-10-17 | 1979-05-11 | Silicium Semiconducteur Ssc | Procede de fabrication de dispositifs semi-conducteurs rapides |
US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
JPS56149473U (de) * | 1981-03-26 | 1981-11-10 | ||
US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
US4727038A (en) * | 1984-08-22 | 1988-02-23 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device |
US4717588A (en) * | 1985-12-23 | 1988-01-05 | Motorola Inc. | Metal redistribution by rapid thermal processing |
US4910158A (en) * | 1987-11-23 | 1990-03-20 | Hughes Aircraft Company | Zener diode emulation and method of forming the same |
US4937756A (en) * | 1988-01-15 | 1990-06-26 | Industrial Technology Research Institute | Gated isolated structure |
DE59010851D1 (de) * | 1989-04-27 | 1998-11-12 | Max Planck Gesellschaft | Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren |
EP0834909A3 (de) * | 1989-09-28 | 1998-06-10 | Siemens Aktiengesellschaft | Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements |
US5385865A (en) * | 1990-04-26 | 1995-01-31 | Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften | Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface |
US5108935A (en) * | 1990-11-16 | 1992-04-28 | Texas Instruments Incorporated | Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities |
US5179030A (en) * | 1991-04-26 | 1993-01-12 | Unitrode Corporation | Method of fabricating a buried zener diode simultaneously with other semiconductor devices |
GB2300753A (en) * | 1995-05-06 | 1996-11-13 | Atomic Energy Authority Uk | Reducing the minority carrier lifetime of semiconductor devices |
US20080087978A1 (en) * | 2006-10-11 | 2008-04-17 | Coolbaugh Douglas D | Semiconductor structure and method of manufacture |
US8178430B2 (en) * | 2009-04-08 | 2012-05-15 | International Business Machines Corporation | N-type carrier enhancement in semiconductors |
WO2013099785A1 (ja) * | 2011-12-26 | 2013-07-04 | 東レ株式会社 | 感光性樹脂組成物および半導体素子の製造方法 |
CN103426735B (zh) * | 2012-05-24 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法及mos晶体管的形成方法 |
US8999800B2 (en) * | 2012-12-12 | 2015-04-07 | Varian Semiconductor Equipment Associates, Inc. | Method of reducing contact resistance |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2787564A (en) * | 1954-10-28 | 1957-04-02 | Bell Telephone Labor Inc | Forming semiconductive devices by ionic bombardment |
US3108914A (en) * | 1959-06-30 | 1963-10-29 | Fairchild Camera Instr Co | Transistor manufacturing process |
US3423647A (en) * | 1964-07-30 | 1969-01-21 | Nippon Electric Co | Semiconductor device having regions with preselected different minority carrier lifetimes |
US3388009A (en) * | 1965-06-23 | 1968-06-11 | Ion Physics Corp | Method of forming a p-n junction by an ionic beam |
US3434894A (en) * | 1965-10-06 | 1969-03-25 | Ion Physics Corp | Fabricating solid state devices by ion implantation |
US3341754A (en) * | 1966-01-20 | 1967-09-12 | Ion Physics Corp | Semiconductor resistor containing interstitial and substitutional ions formed by an ion implantation method |
US3448344A (en) * | 1966-03-15 | 1969-06-03 | Westinghouse Electric Corp | Mosaic of semiconductor elements interconnected in an xy matrix |
US3413531A (en) * | 1966-09-06 | 1968-11-26 | Ion Physics Corp | High frequency field effect transistor |
US3440113A (en) * | 1966-09-19 | 1969-04-22 | Westinghouse Electric Corp | Process for diffusing gold into semiconductor material |
US3431150A (en) * | 1966-10-07 | 1969-03-04 | Us Air Force | Process for implanting grids in semiconductor devices |
US3479233A (en) * | 1967-01-16 | 1969-11-18 | Ibm | Method for simultaneously forming a buried layer and surface connection in semiconductor devices |
-
1968
- 1968-08-06 US US750650A patent/US3655457A/en not_active Expired - Lifetime
-
1969
- 1969-07-08 FR FR6923612A patent/FR2015121A1/fr not_active Withdrawn
- 1969-07-22 CA CA057611A patent/CA922024A/en not_active Expired
- 1969-07-29 DE DE1966236A patent/DE1966236C3/de not_active Expired
- 1969-07-29 DE DE19691938365 patent/DE1938365B2/de active Pending
- 1969-07-29 DE DE1966237A patent/DE1966237C3/de not_active Expired
- 1969-08-05 GB GB39127/69A patent/GB1270170A/en not_active Expired
- 1969-08-05 GB GB39125/69A patent/GB1262705A/en not_active Expired
- 1969-08-05 GB GB39126/69A patent/GB1274725A/en not_active Expired
- 1969-08-06 JP JP44061752A patent/JPS501636B1/ja active Pending
- 1969-08-06 JP JP44061750A patent/JPS5125713B1/ja active Pending
-
1975
- 1975-06-24 JP JP50077131A patent/JPS528673B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2015121A1 (de) | 1970-04-24 |
JPS528673B1 (de) | 1977-03-10 |
DE1966236B2 (de) | 1975-08-07 |
GB1270170A (en) | 1972-04-12 |
JPS5125713B1 (de) | 1976-08-02 |
DE1966237A1 (de) | 1972-01-13 |
GB1274725A (en) | 1972-05-17 |
GB1262705A (en) | 1972-02-02 |
DE1966237C3 (de) | 1979-07-12 |
CA922024A (en) | 1973-02-27 |
DE1938365B2 (de) | 1972-12-21 |
US3655457A (en) | 1972-04-11 |
DE1966236A1 (de) | 1971-12-16 |
DE1966236C3 (de) | 1979-07-19 |
DE1938365A1 (de) | 1970-02-12 |
JPS501636B1 (de) | 1975-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1966237C3 (de) | Verfahren zur Erhöhung des Gradienten von elektrisch aktiven Störstellenkonzentrationen | |
DE2449688C3 (de) | Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper | |
DE2652253C2 (de) | Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes | |
DE2425382C2 (de) | Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren | |
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2707693C3 (de) | Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation | |
DE2422195A1 (de) | Verfahren zur vermeidung von grenzschichtzustaenden bei der herstellung von halbleiteranordnungen | |
EP0048288B1 (de) | Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation | |
DE2312061A1 (de) | Transistorherstellungsverfahren | |
EP0018520A1 (de) | Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung | |
DE19534574C2 (de) | Dotierverfahren zur Herstellung von Homoübergängen in Halbleitersubstraten | |
DE2752698A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
DE4013929C2 (de) | Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens | |
DE2231891C3 (de) | Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht | |
DE3032608A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
EP0028786B1 (de) | Ionenimplantationsverfahren | |
DE69127028T2 (de) | Verfahren der Herstellung lokalisierter vergrabener Isolationsstrukturen | |
DE3540452C2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
DE2911726C2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE2650865A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
EP0003733B1 (de) | Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge | |
WO1998002914A1 (de) | Halbleiterbauelement mit niedrigem kontaktwiderstand zu hochdotierten gebieten | |
DE2748401A1 (de) | Halbleiteranordnung | |
DE4224686C2 (de) | Verfahren zur Implantation von Ionen in einen Festkörper | |
DE3100670C2 (de) | Metall-Oxid-Halbleiter-Vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |