DE1206179B - Inkrementaddierwerk - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

Int. α.:

G06f

DEUTSCHES

PATENTAMT Deutsche KI.: 42 m -14

AUSLEGESCHRIFT

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

C33411IXc/42m
15. Juli 1964
2. Dezember 1965

Inkrementaddierwerk

Es sind zweiphasige Inkrementsignalgeber bekannt, die dazu bestimmt und ausgebildet sind, auf zwei Ausgangsleitungen eine vorbestimmte Reihenfolge von Kombinationen binärer Zustandsmöglichkeiten dieser Ausgangsleitungen zu erzeugen, wenn sich eine Eingangsgröße, beispielsweise die Drehstellung einer Verstellwelle, um einen vorbestimmten, klein zu wählenden Einheitswert in vorbestimmtem Änderungssinn ändert. Bei umgekehrtem Änderungssinn der der Eingangsgröße ist die Reihenfolge der. binären Zustandskombinationen solcher Inkrementsignalgeber umgekehrt. Die Ausgangssignale derartiger Inkrementsignalgeber bilden also vorzeichenbehaftete Inkrementsignale. Sie entsprechen dem Vorbeiwandern der Zähne eines drehbaren Zahnrades an einer festen Zählstelle.

Gegenstand vorliegender Erfindung ist die Schaffung eines Inkrementaddierwerkes, das analog zu einem mechanischen Differential- bzw. Summiergetriebe wirkt, welches die voneinander unabhängigen Drehschritte zweier Eingangswellen additiv oder subtraktiv auf eine Ausgangswelle überträgt. In gleichem Sinn ist das erfindungsgemäße Inkrementaddierwerk dazu bestimmt, die vorzeichenbehafteten Inkrementsignale der Ausgangsleiterpaare zweier zweiphasiger Inkrementsignalgeber additiv auf ein einziges Ausgangsleiterpaar zu vereinigen. Falls durch Phasenvertauschung die Inkrementsignale des einen Inkrementsignalgebers am entsprechenden Eingangsklemmenpaar des Inkrementaddierwerkes bezüglich ihres Vorzeichens umgekehrt werden, ergibt sich am Ausgang des Inkrementaddierwerkes die Differenz der zugeführten Inkrementsignale. Die Schaffung eines derartigen Inkrementaddierwerkes macht es möglich, von zwei verschiedenartigen Eingangsgrößen die Inkremente zu addieren und mit Hilfe eines einzigen Zähl- oder Speicherwerkes jederzeit den momentanen Summen- bzw. Differenzwert der beiden Eingangsgrößen der Inkrementsignalgeber zu bilden.

Zur Realisierung der angestrebten Wirkung enthält das erfindungsgemäße Inkrementaddierwerk ein logisches Netzwerk, das folgende oder gleichwertige Bestimmungsgleichungen in Boolescher Algebra erfüllt:

X=ACD + A CD + B CD + B CD, Y=ABD + ABC +ABC + ABD,

wobei mit X, Y die momentanen binären Zustände der Ausgangsleitungen und mit A, B bzw._C,_Z> die momentanen binären Zustände und mit A, B bzw. C, D die negierten Zustände der Eingänge bezeichnet sind.

Anmelder:

Contraves A. G., Zürich (Schweiz)

Vertreter:

Dipl.-Ing. E. Rathmann

und Dipl.-Ing. R. Mertens, Patentanwälte,

Frankfurt/M., Neue Mainzer Str. 40/42

Als Erfinder benannt:

Dr. Theo Stutz, Zollikerberg (Schweiz)

Beanspruchte Priorität:

Schweiz vom 23. August 1963 (10417)

ao Ein derartiges logisches Netzwerk erfüllt die gestellten Bedingungen, sofern Koinzidenzen der Eingangssignalpaare, d. h. gleichzeitig und gleichsinnig ändernde Wechsel der Zustandskombinationen an den Eingangsklemmen-Paaren vermieden werden können. Falls das logische Netzwerk auch beim Auftreten solcher Koinzidenzen fehlerfrei arbeiten soll, sind weitere Maßnahmen vorzusehen, die vor allem darin bestehen, daß aus den Eingangssignalpaaren A, B bzw. C, D um einen gewissen, günstig zu wählenden Zeitwert verzögerte Signalpaare A_v, B_v bzw. C_v, Dv mit Hilfe von entsprechenden Signalverzögerungsnetzwerken gebildet werden und daß ein logisches Netzwerk geschaffen wird, welches die dadurch verfügbar werdenden vier Eingangssignalpaare A, A_v; B, B_v; C, C_v; D, D_v in derartiger Weise mit dem gewünschten Ausgangssignalpaar verknüpft, daß die Ausgangssignalpaare die eindeutige Summe bzw. Differenz der beiden ursprünglichen Eingangs-Inkrementsignale darstellt, auch wenn Koinzidenzen der Ekigangssignalpaare auftreten.

Ausführungsbeispiele erfindungsgemäßer Inkrementaddierwerke beider Arten sind in der Zeichnung schematisch dargestellt. Es zeigt
F i g. 1 ein - gegen Koinzidenzen der Eingangssignalpaare empfindliches Ausführungsbeispiel mit Relaiskontakten,

F i g. 2 ein der F i g. 1 entsprechendes Ausführungsbeispiel mit logischen »Und«- und »Oder«- Toren,

F i g. 3 und 4 die beiden Teile eines gegen Koinzidenzen der Eingangssignale unempfindlichen Ausführungsbeispieles.

509 740/368

Im Schema nach F i g. 1 sind mit IG_x und ß zwei gleichartig ausgebildete, zweiphasige Inkrementsignalgeber bezeichnet, die zur Veranschaulichung ihrer Wirkung einfacher ausgebildet sind als die effektiv verwendeten Inkrementsignalgeber. Beispielsweise werden mechanisch-optisch-elektrische Inkrementsignalgeber für Drehinkremente der Eingangswelle mit Teilungen bis 10000 Perioden pro Umdrehung hergestellt und vertrieben.

Gemäß der in F i g. 1 rechts oben dargestellten Ausbildung umfaßt der Inkrementsignalgeber IG_x einen Schleifkontakt Kg, der an der positiven Klemme 0 einer Gleichspannungsquelle liegt und um die Welle Wg wahlweise in positiver Richtung (Pfeil + «) oder in negativer Richtung (Pfeil — «) verdrehbar ist. Zwei sich je über einen Winkelbereich von 180° erstreckende, gegeneinander uni 90° verstellte, feststehende Kontaktbahnen Ka und Kb umgeben die Welle Wg und sind je an ein Relais A bzw. B angeschlossen. Sofern also der ' Schleifkontakt KG_x in positiver Richtung (Uhrzeigersinn) gedreht wird, werden die Relais A und B für jede volle Umdrehung in folgender Kombinationsfolge erregt und abgeschaltet, wobei mit L der erregte und mit 0 der ausgeschaltete -Zustand bezeichnet ist:

Dabei existieren viele gleichwertige, zum Teil aber mehr Kontakte benötigende logische Netzwerke, die aber nach den Rechenregeln der Boolschen Algebra ineinander überführbar sind. Wesentlich ist, daß das logische Netzwerk IA die Bedingungen gemäß nachstehender Tabelle erfüllt.

Eingänge

Tabelle für X, Y
—> A, B

	00	OL	LL	LO
00	00	OL	LL	LO
OL	OL	LL	LO	00
LL	LL	LO	00	OL
LO	LO	00	OL	LL

Zustand des Relais A: 0 0 L L
Zustand des Relais B: OLLO

00
OL

usw.

Bei negativer Drehrichtung des Schleifkontaktes Ag« (Gegenuhrzeigersinn) sind die Kombinationsfolgen umgekehrt, nämlich:

Zustand des Relais A: OLLO
Zustand des Relais B: 0 0 LL

OL
00

usw.

Es ist also ersichtlich, daß bei jeder Veränderung einer momentanen Zustandskombination nur eines der beiden Relais seinen momentanen Zustand ändert und daß das Vorzeichen der Drehrichtung, d. h. der Eingangsgrößenveränderung, bestimmt, welches der beiden Relais dabei seinen Zustand wechselt.

So zeigt z. B. der Übergang der Zustandskombination

in die Kombination , eine positive Veränderung der Eingangsgröße χ um einen "Inkrementwert von 90° an, während der Übergang der Kombination . in

die Kombination _ eine negative Veränderung der

Eingangsgröße um einen entsprechenden Inkrementwert anzeigt. Damit stellen also die Veränderungen der Kombinationen der binären Zustandsmöglichkeiten der Ausgangsrelais A, B bzw. C, D der beiden Inkrementsignalgeber bzw. deren Ausgangsleitungen vorzeichenbehaftete Inkrementsignale I_x bzw. Iß dar. Diese Inkrementsignale I_x bzw. Iß der Signalgeber IG_x und IGß sollen nun auf zwei Ausgangsrelais X, Y bzw. Ausgangsleitungen X, Y als Summe I_a + I_ß eines Inkrementaddierwerkes IA vereinigt werden. Es umfaßt gemäß F i g. 1 ein logisches Netzwerk mit Kontakten a, b, c, d der Relais A, B, C, D, welche, in Boolscher Algebra ausgedrückt, folgenden Bedingungen genügen:

X=ACD + ACD+ BCD+ BC D, Y=ABD+ABC+ABC+ABD.

C, D

ao Durch Umkehr der Drehrichtung des Impulsgebers IGß bzw. durch Phasenvertauschung von dessen Ausgangsleitungen (in F i g. 1 punktiert eingezeichnet), können dessen Inkrementsignale mit — 1 multipliziert, d. h. in ihrem Vorzeichen umgekehrt werden, so daß in diesem Fall die Ausgangssignale des Inkrementaddierwerkes der Differenz I_x — Iß entsprechen würden.

Das Schema eines Inkrementaddierwerkes nach F i g. 1 entspricht bezüglich seiner logischen_Ver-

knüpfung der Ausgangsleitungen X, X₃ Y, Y mit den Ausgängen A, Ä; B, B bzw. C, C; D, D von Inkrementsignalgebern IG_x und IGß genau dem Schema nach F i g. 1, wobei aber »Und«-Tore U und »Oder«-Tore Or zur Betätigung von Flip-Flop-Netzwerken F_x und F_y vorgesehen sind. Die Torschaltungen können mit Dioden und die Flip-Flop-Schaltungen mit Transistoren in bekannter Weise elektronisch, aber auch z. B. mit hydraulischen Elementen realisiert werden.

F i g. 3 zeigt den ersten Teil eines logischen Netzwerkes für die Schaffung eines Inkrementaddierwerkes, das gegen Koinzidenzen der Eingangssignale AB bzw. CD unempfindlich ist. Es umfaßt vier identische Netzwerke N_a, Nb, N_c, Nd, denen je eines der Ausgangssignale A, B eines ersten und C, D eines zweiten Inkrementsignalgebers zugeführt wird. Jedes dieser Netzwerke umfaßt ein Zeitverzögerungsnetzwerk Nv zur Erzeugung eines um einen vorbestimmten Zeitwert verzögerten Signales A_r bzw. Bv, C_v, D_v sowie je zwei Flip-Flop-Stufen F₁, F₁ mit je zwei Transistoren J₁₁, T₁₂ bzw. T₂₁, T₂₂. Als Eingangssignale der beiden Flip-Flop-Stufen F₁ bzw. 'F₂ des Netzwerkes Na dienen die Ausgangssignale A + Av bzw. Ä+Ä_v = A· Av von Diodentoren V und Or. Damit entstehen an den Ausgängen des Netzwerkes N_a, Nb, N_c, Na je zwei Hilfssignale und deren negierte Werte nach folgender logischen Verknüpfung mit den Eingangssignalen A, B, C, D und den verzögerten Signalen A_x,, B_v, C_v, D_v:

Q = A+A_v R = Ä+Äv = A⁷A^ S = B + Bv

P = C W = D

T = B +Bv=B-Bv V=C + Cv = C-C_v

Z= D + Dv = D-Dv

In einem zweiten logischen Netzwerk gemä£ F i g. 4 werden nun die gemäß F i g. 3 erzeugten Hilfssignale mit Hilfe von »Und«-Toren U und »Oder«-

Toren Or und Fh'p-Flop-Schaltungen F₃ und F_t gemäß nachfolgenden Bestimmungsgleichungen oder gleichwertigen Gleichungen in Boolescher Algebra mit den gewünschten Ausgangssignalen X, Y verknüpft:

X= RSP + RTZ + QTV+ QSW + RTZV + RSPZ +QSWP+ QTVW, Y= RSW+RTP + QTZ + QSV + RTZP + RSPW+ QSWV + QTVZ .

Diese oder gleichwertige Verknüpfungs-Gleichungen bestimmen die Verknüpfung der Ausgangssignale X, Y mit den Eingangssignalen A, A₉; B, B₉; C, C_v; D, D_v bzw. den Hilfssignalen Q, R, S, T, P, V, W, Z gemäß nachstehender Tabelle:

Tabelle für X, Y

f-i M ■- M ο ο ο MMMM

M M *-! Moo

Ol

ο OM M MM "M Mo ο oo

ο Mo M MM M OM ο oo

ο oo ο oM M MM M Mo

ο oo ο Mo M MM MoM

CC_VDD_V P VWZ

0000 OLOL

⁰ ° ^L ° OTLT

O O O L VLLL

O O LL OLLO

LOLL _rrrn

OLLL ^{L L L}"

LLLL LOLO LLOL

LLLO

LOLL

LLOO LOOL

OLOO

LOOO LLOL

Durch die zusätzliche Verwendung der verzögerten Signale können nicht nur die Dauerzustände der Eingangskombinationen A, B bzw. C, D, sondern

OO	OO	OZ,	OZ,	LL	LL	LO	LO
OO	OZ.	OZ.	LL	LL	LO	LO	00
OL	OZ,	LL	LL	LO	LO	OO	00
OL	LL	LL	LO	LO	OO	OO	OZ,
LL	LL	LO	LO	OO	OO	OZ,	OZ,
LL	LO	LO	OO	OO	OZ.	OZ,	LL
LO	LO	OO	OO	OZ,	OZ,	LL	LL
LO	OO	OO	OZ,	OZ,	LL	LL	LO

auch die Übergänge zwischen diesen Eingangskombinationen genau distrimmiert werden, wie nachstehend gezeigt ist:

AA₉B B,

O	O	O	O	Dauerzustand
O	O	1	O	Übergang
O	O	O	O	Übergang
O	O	1	1	Dauerzustand
1	O	1	1	Übergang
O	1	1	1	Übergang
1	1	1	1	Dauerzustand
1	1	O	1	Übergang
1	1	1	O	Übergang
1	1	O	O	Dauerzustand
O	1	O	O	Übergang
1	O	O	O	Übergang

0,0	-^0,1
0,0	->0,0
0,1
0,1	->o[i
U
1,1
i!o
1,0	-^-0,0
1,0	^1,0
0,0

Dk logische Schaltung nach den Fig. 3 und 4 mterscheidet also zwischen den vier bisherigen Zutandskombinationen der Signalpaare A, B bzw. 7, D (Dauerzustände) zusätzlich acht temporär auftretende Kombinationen, die den acht möglichen Übergangssituationen zugeordnet sind. Die Verzögerungszeit der Verzögerungsnetzwerke Nv für die Eingangssignale A, B, C, D muß dabei folgenden Bedingungen genügen:

a) Sie muß größer sein als die zeitliche Auflösungsgrenze der dem Inkrementaddierwerk nachfolgenden Zähl- bzw. Speicherwerke, die z. B. in der Größenordnung von 1 bis 2 Mikrosekunden liegen kann;

b) sie muß aber kleiner sein als die kürzeste, in einem Eingangssignalpaar vorkommende Viertelperiode, also z. B. kleiner als 8,3 Mikrosekunden sein, wenn entsprechend einer Zählfrequenz von 120KHz pro Sekunde je 120000 Inkrementsignale verarbeitet werden sollen.

Claims (4)

Patentansprüche:

1. Zweiphasiges Inkrementaddierwerk zur vorzeichengerechten additiven Vereinigung von zwei vorzeichenbehafteten zweiphasigen Inkrementsignalen in der Form von Zustands-Kombinationsfolgen je eines Paares von Eingangsleitungen (A, B) bzw. (C, D) auf einem Paar von Ausgangskitungen (X, Y), gekennzeichnet durch

ein logisches Netzwerk, welches die folgenden oder gleichwertige Bedingungen in Boolescher Algebra erfüllt:

X=ACD +ACD + BCD + BCD, Y=ABD+ABC+ABC+ABD.

2. Inkrementaddierwerk nach Anspruch 1, gekennzeichnet durch Verzögerungswerke (ff_v) zur Verzögerung der Eingangssignale (A, B bzw. C, D) um vorbestimmte Verzögerungszeiten zwecks Bildung von verzögerten Signalen (A_v, B_v bzw. Cv, Α») aus den Eingangssignalen.

3. Inkrementaddierwerk nach Ansprach 1 oder 2, gekennzeichnet durch eine erste logische Schaltung

(F i g. 3) zur Bildung von acht Hilfssignalen nach folgender Tabelle aus den verfügbaren Signalen A, A_v; B, Bv\ C, C_v; D, D_v;

Q = A + Av R = A + Av = A ■ Av

P =C+Cv V=C-] W=D + Dv Z = D^

ι — O L·«

4. Inkrementaddierwerk nach Anspruch 3, gekennzeichnet durch eine zweite logische Schaltung zur_Bildung der gewünschten Ausgangssignale X, X, Y, Y aus den Hütssignalen am Ausgang der ersten.logischen Schaltungen nach folgenden Bestimmungsgleichungen:

X= RSP + RTZ + QTV + QSW + RTZV + RSPZ +QSWP + QTVW, Y = RSW + RTP + QTZ + QSV + RTZP + RSPW+QSWV + QTVZ .

Hierzu 2 Blatt Zeichnungen

509740/368 11. «5 β BondCTdruckerci BeHn