AT233869B - Zähleinrichtung für bestimmte Signalmerkmale - Google Patents

Zähleinrichtung für bestimmte Signalmerkmale

Info

Publication number
AT233869B
AT233869B AT433962A AT433962A AT233869B AT 233869 B AT233869 B AT 233869B AT 433962 A AT433962 A AT 433962A AT 433962 A AT433962 A AT 433962A AT 233869 B AT233869 B AT 233869B
Authority
AT
Austria
Prior art keywords
sep
counting
stage
phase
decade
Prior art date
Application number
AT433962A
Other languages
English (en)
Inventor
Theo Dipl Ing Dr Stutz
Original Assignee
Contraves Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Contraves Ag filed Critical Contraves Ag
Application granted granted Critical
Publication of AT233869B publication Critical patent/AT233869B/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/607Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers number-of-ones counters, i.e. devices for counting the number of input lines set to ONE among a plurality of input lines, also called bit counters or parallel counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Zähleinrichtung für bestimmte Signalmerkmale 
Die Erfindung bezieht sich auf eine Einrichtung zum Zählen von bestimmten Signalmerkmalen, bei- spielsweise zum Zählen der Übergänge vom   Zustand"Aus"   (0) in den Zustand "Ein" (L)   von"Ja-Nein"  
Signalen, wie sie zur digitalen Bestimmung von Veränderungen von Mengengrössen durch geeignete Geber erzeugt werden.

   Es sind Geber bekannt, die bei Veränderungen einer Mengengrösse um bestimmte Einheitswerte abwechselnd ein Ausgangssignal   vom "Aus "-Zustand   in den"Ein"-Zustand usw. umschalten, und es sind Zähleinrichtungen bekannt, durch die diese Perioden fortlaufend gezählt werden, so dass es - sofern der Zählsinn vorzeichengerecht dem positiven oder negativen Änderungssinn der überwachten Mengengrösse   entspricht-möglich   ist, fortwährend den momentanen Istwert der betreffenden Mengengrösse an der Zähleinrichtung abzulesen oder ihn durch entsprechende Abtast- und Auswertegeräte selbsttätig abzunehmen. Zur Ermöglichung einer hohen Zählgeschwindigkeit sind diese Zähleinrichtungen meistens als elektronische Zähler zur Zählung von elektrischen Signalfolgen ausgebildet.

   Dabei zeigt sich aber der Übelstand, dass praktisch unvermeidbare Störsignale, die fälschlicherweise einen"Ja"-Zustand des Gebersignals oder umgekehrt vortäuschen, von der Zähleinrichtung mitgezählt werden, so dass für Einrichtungen der modernen digitalen Mess-, Steuer-, Regel-und Rechentechnik derartige Zählsysteme wenig verwendet werden. 



   Das wichtigste Ziel der Erfindung ist darin zu erblicken,   eine grundsätzlich   gegen Störsignale unempfindliche Zähleinrichtung zu schaffen. 



   Ein weiteres Ziel der Erfindung ist darin zu erblicken, eine Zähleinrichtung in dem Sinne zu verbessern, dass der Änderungssinn der überwachten Mengengrösse ohne besondere Wartezeiten durch alle Zählstufen der Zähleinrichtung übertragen wird, so dass die durch die Bauteile der Zählwerkstufen an sich gegebene maximal mögliche Zählgeschwindigkeit nicht dadurch wesentlich verringert wird, dass bei Änderungen des Vorzeichens der Grössenveränderungen zuerst in allen Zählstufen eine Umschaltung des Zählsinnes durch ein Hilfssignal abgewartet werden muss. 



   Die Erfindung macht dabei Gebrauch von bekannten Einrichtungen und Erkenntnissen. Es sind mehrphasige Signalgeber bekannt, die auf mehreren Ausgangsleitungen Folgen von Zustandskombinationen für jede Veränderung der überwachten Mengengrösse um einen bestimmten Einheitswert abgeben, welche durch ihre Reihenfolge den Änderungssinn der Mengengrösse eindeutig kennzeichnen. So sind z. B. zweiphasige Geber bekannt, die auf zwei Ausgangsleitungen   elektrische"Ja-Nein"Signale abgeben,   welche für den einen Zählsinn pro Veränderungen der Eingangsgrösse um einen bestimmten Einheitswert der nachstehenden Kombinationsfolge entsprechen :
1.   Leitung : Aus-Ein-Ein-Aus d. h. 0-L-L- 0 usw.   



   2.   Leitung : Aus-Aus-Ein-Ein d. h. 0-0-L-L   usw. 



   Für den umgekehrten Änderungssinn der Eingangsgrösse ergibt sich dann der umgekehrte Zyklus der vier möglichen Zustandskombinationen : 
1.   Leitung : Aus-Aus-Ein-Ein d. h. 0-0-L-L   usw. 



   2. Leitung: Aus - Ein - Ein - Aus d.h. 0 - L - L - 0 usw. 

 <Desc/Clms Page number 2> 

 



   Die Ausgangssignale solcher Geber müssen dabei nicht elektrischer Natur sein ; sie können z. B. auch optischer oder hydraulischer bzw. pneumatischer Natur sein. 



   Durch die Erfindung soll nun   eine Zähleinrichtung zur Verarbeitung   derartiger Signalfolgen von mehr- phasigen Signalgeber geschaffen werden, die in ihrer Wirkung möglichst ideal einem mechanischen Zahnraduntersetzungsgetriebe entspricht, in welchem der Richtungssinn der angetriebenen Eingangswelle automatisch ohne irgendwelche Zusatzereignisse auf alle Teiluntersetzungsstufen übertragen wird. 



   Die Erfindung bezieht sich demgemäss auf eine Einrichtung zum integrierenden Zählen von bestimm- ten Merkmalen von Signalen, die von einem mehrphasigen Signalgeber bei jeder Veränderung einer phy- sikalischen Mengengrösse um einen bestimmten Einheitswert je nach dem positiven oder negativen Än-   derungssinn   der Mengengrösse in einer bestimmten Reihenfolge von Zustandskombinationen oder in umge- kehrter Reihenfolge an mehr als eine Ausgangsleitung abgegeben werden.

   Erfindungsgemäss ist vorgesehen, dass die Zählstufen einer Binärzählstufen enthaltenden Zählstufenkette für jede Ausgangsleitung des mehr- phasigen Signalgebers bzw. der vorgeschalteten Zählstufe je ein umsteuerbares bistabiles Schaltglied ent- halten, die miteinander und mit den Eingangs- und Ausgangsleitungen der betreffenden Zählstufen derart logisch verknüpft sind, dass jede Zählstufe ihrerseits als entsprechend mehrphasiger Geber für Signale gleicher Art und Reihenfolge der Zustandskombination wie die Eingangssignale, aber mit je verdoppelter
Periodenlänge wirkt. 



   Damit an die Kurvenformen der Signale keine besonderen Anforderungen gestellt werden müssen, werden die bistabilen Schaltglieder mit Vorteil gleichstrommässig gekoppelt, d. h. es werden zwischen den Zählstufen keine Kopplungsorgane verwendet, wie Kondensatoren und Übertrager, welche nur Zu- standsänderungen des vorausgehenden Gliedes übertragen, sondern die Zustände an sich werden über
Gleichstromverbindungen übertragen. Auch bei hydraulischen und pneumatischen   Zähleinrichtungen   ist eine derartige Kopplung möglich. 



   Eine erfindungsgemässe Zähleinrichtung zählt dabei als Ereignis nicht die einzelnen "Ein-Aus"-
Perioden auf den Eingangsleitungen, sondern vollständige Folgen bzw. Zyklen von Zustandskombinationen der verschiedenen Eingangsleitungen, wodurch erreicht wird, dass einzelne Störsignale, die fälschlicher- weise einen Wechsel von   einem"Ein"-Zustand   in   einen"Aus"-Zustand   oder umgekehrt auf einer Ein- gangsleitung vortäuschen, nicht gezählt werden. Damit wird die geforderte Störunempfindlichkeit er- reicht. 



   Für zweiphasige Eingangs-Signale kann zur Lösung der gestellten Aufgabe folgendes Gleichung-
System in Boole'-scher Algebra aufgestellt werden : 
 EMI2.1 
 worin z. B. vier Ausgangstransistoren RSTU vorgesehen sind, welche entweder leitend oder nichtleitend sind, d. h. sich in den Zuständen L 0, befinden, je nachdem ob die ihnen zugeordneten Eingangspaare A, B sich in den Zuständen L oder 0 befinden. 



   Wenn im oben-angegebenen Gleichungssystem die   Eingangsleitungen   bzw. deren Zustandsmöglichkeiten mit   Ae   oder Ae bzw. Be oder Be bezeichnet werden und man davon Gebrauch macht, dass die Ausgangstransistoren paarweise als Flip-Flop-Glieder    mit den Ausgängen Aa oder Aa   bzw. Ba oder Ba wirken, ergeben sich folgende simultan gültige vereinfachte Gleichungspaare : 
 EMI2.2 
 

 <Desc/Clms Page number 3> 

 
Im folgenden wird für die Definitionen der logischen Verknüpfungen der Teilstufen der einzelnen Zählstufen diese vereinfachte Darstellungsform verwendet. 
 EMI3.1 
 
Bedingungen können bekanntlich durch ParallelanordnungenTorschaltungen am   Eingangvonelektronischen, hydraulischen, oder pneumatischen"Flip-Flop"Gliedern   realisiert werden. 



   Mit verhältnismässig einfachen Zusatzmitteln lässt sich eine erfindungsgemässe, nur Binärzählstufen enthaltende Zähleinrichtung in eine dekadische Zähleinrichtung verwandeln. Es ist zu diesem Zweck nur notwendig, je einer Gruppe von vier aufeinanderfolgenden Binärzählstufen, die zu einer Zähldekade kombiniert werden, eine   Hilfs-Steuer-bzw. Umschaltstufe   zuzuordnen, die von den   sechzehn möglichen   Stellungskombinationen der vier Binärzählstufen nur deren zehn auswählt und verwertet, so dass ein entsprechender Code für dekadische Ziffern entsteht. 



   Für den Fall einer zweiphasigen Binärzählstufenkette kann beispielsweise je zwischen der ersten und der zweiten Binärzählstufe jeder Zähldekade eine als zweiphasige Schaltvorrichtung ausgebildete Hilfs- 
 EMI3.2 
 zehn vollständigen Eingangskombinationsfolgen zuerst zwei Perioden der Ausgangskombinationen der ersten Binärzählstufe, dann sechs Perioden der Eingangskombinationen der ersten   Binärzählstufe   und dann wieder zwei Perioden der Ausgangskombinationen der ersten Binärzählstufe weiterleitet.

   Zur Realisierung   dieses Zieles genügt es, wenn   die zweiphasige Schaltvorrichtung bezüglich ihrer   an die zweite Binärzählstu-   fe weitergeleiteten Signalwerte A * und   B *   in Boole'scher Algebra folgenden Bedingungen genügt : 
 EMI3.3 
 
Man erreicht dadurch einen sehr vorteilhaften Dekaden-Code, indem die Kombinationen der Schaltzustände der der A-Phase zugeordneten bistabilen Schaltglieder   A,A,A,A der   vier Binärzählstufen jeder Zähldekade den zehn Ziffern einer Dekade nach folgender Code-Tabelle zugeordnet sind :

   
 EMI3.4 
 
<tb> 
<tb> Gewicht <SEP> 4 <SEP> 2 <SEP> 2 <SEP> 1
<tb> Schaltglied <SEP> A4 <SEP> a3 <SEP> A2 <SEP> A
<tb> Dekadenziffer
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 
<tb> 1 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L
<tb> 2 <SEP> 0 <SEP> 0 <SEP> L <SEP> 0
<tb> 3 <SEP> 0 <SEP> L <SEP> O <SEP> L <SEP> 
<tb> 4 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> 
<tb> 5 <SEP> L <SEP> 0 <SEP> 0 <SEP> L
<tb> 6 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 
<tb> 7 <SEP> L <SEP> L <SEP> 0 <SEP> L
<tb> 8 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> 
<tb> 9 <SEP> L <SEP> L <SEP> L <SEP> L
<tb> 
 
Dieser Code erfüllt alle bisher an derartige Code-Darstellungen von Dezimalziffem gestellten Anforderungen, nämlich :
1. Die dargestellten Binärzahlen wachsen monoton. 



   2. Durch Vertauschung aller L in 0 und aller 0 in L in der Code-Darstellung einer Ziffer entsteht die Code-Darstellung der Ergänzungsziffer zur Ziffer 9. 

 <Desc/Clms Page number 4> 

 



   3. Er ist durch eine übersichtliche Gewichtszuordnung zu den einzelnen Code-Stellungen leicht lesbar bzw. entsprechend einfach in Analogwerte umzuwandeln. 



   4. Durch die letzte Stelle wird eindeutig entschieden, ob die Ziffer gerade oder ungerade ist   (0 =   gerade ; L = ungerade). 



   5. Durch die erste Stelle wird eindeutig entschieden, ob die Ziffer kleiner oder grösser als 5 ist. 



  (l. Stelle   0 : Ziffer < 5 ; 1.   Stelle L : Ziffer   s   5). 



   6. Derartig codierte Ziffern können als vierstellige Binärzahlen betrachtet und als solche addiert werden. Dabei wird eine Korrektur, aber nur einer Stelle, notwendig, wenn der Ausgang des betreffenden Addierwerkes einem Digital-Analogwandler zugeführt werden soll. 



   Es kann wünschenswert sein, in der   erfindungsgemässen   Zähleinrichtung die algebraischen Summen von zwei Signalgeber zählen zu können, beispielsweise zur fortlaufenden Bildung des veränderlichen Unterschiedes zwischen einem durch einen erster Geber bestimmten Sollwert und einem durch einen zweiten Geber bestimmten Istwert einer zu steuernden physikalischen Grösse, zum Zwecke der Steuerung oder Regelung der betreffenden Grösse nach Umwandlung des Unterschiedwertes in eine Steuer- oder Regelgrösse. Dies kann in einfacher Weise dadurch geschehen, dass ein in seiner Wirkung einem mechanischen Differentialgetriebe analoges, mehrphasiges Addierwerk verwendet wird. So können z.

   B. die Ausgangsleitungen X, Y eines zweiphasigen Addierwerkes, das an die Ausgangsleitungspaare AB und CD von zwei zweiphasigen Signalgeber angeschlossen ist, an die beiden Eingänge einer zweiphasigen Zähleinrichtung gemäss der Erfindung direkt angeschlossen werden. Bei einem zweiphasigen Addierwerk müssen dazu z. B. folgende Bedingungen nach Boole'scher Algebra erfüllt sein : 
 EMI4.1 
 
Ausführungsbeispiele erfindungsgemässer Signalzähleinrichtungen in elektrischer Ausführung und Anwendungsbeispiele in Kombination mit zusätzlichen Schaltungsanordnungen sind in der Zeichnung dargestellt. 



   In Fig. 1 ist zur Veranschaulichung des Prinzipes ein Beispiel eines zweiphasigen elektrischen Signal- 
 EMI4.2 
 sich je über 1800 erstreckende gegeneinander um 900   verdrehte Kontaktbahnen Ka, Kb   umfasst. Diese Kontaktbahnen sind je über ein Relais Ao bzw. Bo an Erde- angeschlossen. Die beiden Relais werden also beim fortwährenden Drehen des Schleifkontaktes    Kg im   Sinne des   Pfeiles -a.,   gemäss den in Fig. 2 gezeichneten Zeitdiagrammen Dao und   D   abwechselnd eingeschaltet und abgeschaltet. Dabei ist das Diagramm Dbo identisch mit dem Diagramm Dao, eilt aber diesem um 1/4 einer Periodenlänge Po vor.

   Der zweiphasige Signalgeber IG betätigt also bei Veränderungen des Einstellwinkels   zu   seines Schleifkontaktes Kg im Sinne des   Pfeiles -a.   seine Ausgangsrelais Ao, Bo nacheinander in folgenden Kombinationszyklen :   00-OL-LL-LO   usw. und bei entgegengesetzter Drehbewegung in Kombinationszyklen   00-LO- LL- OL   usw. 



   Es sind   optisch-elektrische Zweiphasensignalgeber für Winkelveränderungen   bekannt, welche an ihren beiden Ausgangsleitungen für sehr kleine Winkelschritte dieselben Kombinationszyklen erzeugen und zur genauen digitalen Messung von Drehbewegungen an Stelle der dargestellten Umdrehungsgeber IG verwendet werden können. 



   Es ist bekannt, dass jedes zweiphasige Drehfeldsystem in ein dreiphasiges umgewandelt werden kann und umgekehrt. In Fig. 3 ist z. B. in gleicher Weise wie in Fig. 1 ein dreiphasiger Signalgeber IG* dargestellt, der drei je um 1200 gegeneinander verdrehte, sich je über 1800 erstreckende und an je ein Relais   Ao", Bo *, Co" angeschlossene Kontaktbahnen Ka *. Kb*'Kc* und einen um die Welle Wg*   drehbaren Schleifkontakt   Kg*   umfasst. 



   In Fig. 1 ist eine Zweiphasenbinärzählstufe zur vorzeichengerechten Zählung der Kombinationszyklen   Ao'Bo   des Gebers   IG   dargestellt. Sie umfasst zwei Ausgangsrelais   A, B   als elektrisch umsteuer- 

 <Desc/Clms Page number 5> 

 
 EMI5.1 
 bonach den Diagrammen Dao, Dbo betätigt werden. Die beiden Relais A1, B1 werden also nach einem zwei- phasigen Kombinationszyklus betätigt, der demjenigen der Geberrelais   Ao,   Bo in Art und Phasenfolge genau entspricht, während die Periodenlänge Pl des Ausgangs-Kombinationszyklus doppelt so gross ist wie die Periodenlänge des Eingangs-Kombinationszyklus, was einer Untersetzung der Zählgeschwindigkeit im
Verhältnis 1 : 2 entspricht. 



  Die Betätigung der Relais Al und B, iun Abhängigkeit von der Betätigung der Geberrelais Ao, Bo ent- spricht dabei folgender Tabelle : 
 EMI5.2 
 
<tb> 
<tb> Ao <SEP> BO <SEP> Al <SEP> B, <SEP> Erläuterungen <SEP> und <SEP> Bemerkungen
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> Ausgangslage <SEP> nach <SEP> Fig.

   <SEP> l
<tb> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> Kg <SEP> läuft <SEP> auf <SEP> Kb <SEP> auf, <SEP> Bo <SEP> wird <SEP> erregt
<tb> L <SEP> L <SEP> 0 <SEP> L <SEP> B1 <SEP> über <SEP> ao <SEP> - <SEP> bo2 <SEP> - <SEP> a11 <SEP> - <SEP> B1 <SEP> - <SEP> Wb
<tb> L <SEP> 0 <SEP> 0 <SEP> L <SEP> BI <SEP> hält <SEP> sich <SEP> über <SEP> b-B-Wb
<tb> * <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> Al <SEP> über <SEP> ao <SEP> - <SEP> bo1 <SEP> - <SEP> b12 <SEP> - <SEP> A1 <SEP> - <SEP> Wa1
<tb> * <SEP> * <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> Al <SEP> hält <SEP> sich <SEP> über <SEP> al3 <SEP> - <SEP> Wal <SEP> 
<tb> L <SEP> L <SEP> L <SEP> 0 <SEP> B <SEP> über <SEP> ao <SEP> - <SEP> bo2 <SEP> - <SEP> a11 <SEP> - <SEP> Wb1 <SEP> kurz <SEP> geschlossen
<tb> L <SEP> 0 <SEP> L <SEP> 0
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> Al <SEP> über <SEP> ao <SEP> - <SEP> bo1 <SEP> - <SEP> b12 <SEP> - <SEP> 

  Wa1 <SEP> kurz <SEP> geschlossen
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> Ausgangslage <SEP> nach <SEP> Fig. <SEP> l
<tb> L <SEP> 0 <SEP> L <SEP> 0 <SEP> A1 <SEP> über <SEP> ao <SEP> - <SEP> bo2 <SEP> - <SEP> b11 <SEP> - <SEP> A1 <SEP> - <SEP> Wa1
<tb> L <SEP> L <SEP> L <SEP> 0 <SEP> Al <SEP> hält <SEP> sich <SEP> über <SEP> al3 <SEP> - <SEP> Al <SEP> - <SEP> Wal <SEP> 
<tb> '* <SEP> * <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> BI <SEP> über <SEP> ao <SEP> - <SEP> bo1 <SEP> - <SEP> a12 <SEP> - <SEP> B1 <SEP> - <SEP> Wb
<tb> 0 <SEP> 0 <SEP> L <SEP> L <SEP> B <SEP> hält <SEP> sich <SEP> über <SEP> b-B-Wb
<tb> L <SEP> 0 <SEP> 0 <SEP> L <SEP> Al <SEP> kurz <SEP> geschlossen <SEP> über <SEP> ao <SEP> - <SEP> bo2 <SEP> - <SEP> b11 <SEP> - <SEP> Wa
<tb> L <SEP> L <SEP> 0 <SEP> L
<tb> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> B <SEP> kurz <SEP> geschlossen <SEP> über <SEP> ao <SEP> - <SEP> o1 <SEP> - 

  <SEP> a12 <SEP> - <SEP> Wb
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 
 
Störungen, die fälschlicherweise eine Erregung des A0- oder Bo-Relais ausserhalb des normalen Kombinationszyklus vortäuschen, oder umgekehrt die Anzeige einer Erregung eines der beiden Relais unterdrücken, können zwarein Fortschalten der Ausgangsrelais    Al, Bl   bewirken, aber bei Verschwinden der Störung erfolgt die Rückschaltung der    -, Bl-Relais   in den vorherigen Zustand. 



   Wenn z. B. an der mit * bezeichneten Stelle der vorstehenden Tabelle ein falscher Ao-Impuls empfangen würde (Ao fällt z. B. zu spät ab), dann würde der Zustand der vorausgehenden Zeile beibehalten, bis dieser falsche Impuls letzten Endes doch verschwindet. Falls ein solcher falscher Ao-Impuls aber an der mit * * bezeichneten Stelle auftreten würde, so würde das B1-Relais wie in der nächsten Zeile kurz geschlossen, d. h. es würde die nächste Zustandsphase zu früh erreicht ; wenn der falsche    Ao -Impuls   aber wieder verschwinden würde, ergäbe sich ein Zurückfallen in den richtigen Zustand, wie an der mit * * * bezeichneten Stelle der Tabelle. Damit ist aber eine sehr bedeutende Störungsunempfindlichkeit der dargestellten zweiphasigen Binärzählstufe nachgewiesen.

   Es ist auch leicht ersichtlich, dass in einer derartigen zweiphasigen Binärzählstufe als Ereignisse nicht das Auftreten einzelner Impulse,   sendern   nur jeweils ein 

 <Desc/Clms Page number 6> 

 
 EMI6.1 
 nis 1 : 2 übertragen wird, genau gleich wie das bei einer entsprechend untersetzten mechanischen Getriebeverbindung der Fall wäre. 



   Wenn hinter der in Fig. 1 dargestellten Binärzählstufe eine weitere gleichartige mit Ausgangsrelais   A,   B2 angefügt ist, in welcher Kontakte der Relais    A   B1 dieselbe Rolle wie die Kontakte der Relais Ao, Bo in der dargestellten Stufe spielen, ergibt sich eine zweiphasige Kette von Binärzählstufen, deren jede für die nachfolgende genau gleich wie der Impulsgeber IG für die in Fig. 1   dargestellte.. Binärzählstufe   wirkt. 



    In der Binärzählstufe nach Fig. 1 ist mit Hilfe von gleichstromgekoppelten Relais Ao. BO und A, B und ihren Kontakten eine Anordnung mit zwei Eingängen Ao, Bo und zwei Ausgängen A1, B1 geschaffen   worden, die nach Boole'scher Algebra folgenden Bedingungen   genügt :   
 EMI6.2 
 In bezug auf die Schaltungsanordnung nach Fig. 1 sind im oben aufgeführten Gleichungssystem mit 
 EMI6.3 
 möglich, einen zweiphasigen Impulsgeber so zu gestalten, und mit einer der Schaltungslogik von Fig. 1 entsprechenden Binärzählstufe so zu verknüpfen, ohne dass dabei dem Impulsgeber Ao, Bo zugeordnet sein müssen. 



   Dieselbe Schaltungslogik und damit auch dieselbe Zählwirkung kann auch mit zweiphasigen Binärzählstufen nach Fig. 4 erreicht werden, die als elektrisch umsteuerbare bistabile Schaltglieder Flip-FlopStufen an sich bekannter Bauart mit je zwei Transistorschaltungen Ta2, Ta2 bzw. Tb2, Tb2 mit Ausgangsleitungen   A,   A2 bzw. B2, B2 enthalten und an je zwei eingangsleitungen A1, A1 bzw. B1, B1 angeschlossen sind. Dabei geschieht die Verknüpfung nach den oben angeführten Boole'schen Bedingungen mittels aus an sich ebenfalls bekannten Diodenanordnungen bestehenden "UND"-Toren U   und"ODER"-Toren   Or. 



  Es ist dabei zu beachten, dass in dieser Schaltung, mit pnp-Transistoren   die "Aus"-Zustände   dem entsprechend abgeschalteten Zustand der betreffenden Leitung (Spannung 0) und die "Ein"-Zustände das Vorhandensein einer negativen Spannung von mindestens 6 Volt bedeuten. 



   Derartige rein elektronische Zählstufen lassen natürlich eine erheblich höhere Zählgeschwindigkeit   zu als relaisbestückte Zählstufen nach Fig. 1. Es ist zu beachten, dass in Fig. 4 die Eingänge A1, A bzw. 



  B1'BI die Rolle der Eingänge Ao, Ao bzw. Bo, Bo der Anordnung nach Fig. 1 und die Ausgänge A2, A bzw. B2, bader Anordnung nach Fig. 1 spielen. Weiterhin ist im Schema nach Fig. 1 noch eine durch-   gehende Rückstelleitung R eingezeichnet, über welche die Binärzählstufe in den Ruhezustand   (0-Stellung)   zurückgestellt werden kann. 



   Auch für Dreiphasengeber nach Fig. 3 lassen sich Zählketten mit je drei gleichstromgekoppelten bistabilen Schaltgliedern pro Zählstufe in derartiger logischer Verknüpfung herstellen, dass jede Zählstufe wieder als dreiphasiger Signalgeber, aber mit doppelter Periodenlänge wirkt. 



   Fig. 5 zeigt eine an die Ausgangsadern Ao, Bo eines zweiphasigen Impulsgebers IG angeschlossene Binärzählkette mit den Binärzählstufen    BS 1 ! BS 2, BS3, BS, die   je entweder nach Fig. 1 oder nach Fig. 4 
 EMI6.4 
 

 <Desc/Clms Page number 7> 

 gemäss folgenden Boole'schen Bedingungen verknüpft : 
 EMI7.1 
 
Dies bedeutet, dass die Ausgänge A1*, B1* der Hilfssteuerstufe,   d. h.   die Eingänge der zweiten Binär-   zählstufe BS, entweder   an die Ausgänge Ao, Bo des Signalgebers IG oder an die Ausgänge   A, B der   ersten Binärzählstufe BS 1 angeschlossen sind, je nachdem, ob mindestens eine der Ausgangsadem   B, B   oder keine davon erregt ist. Die führt zu einer Betätigungsfolge der Ausgangs- bzw.

   Eingangsleitungen der vier Binärzählstufen und der Hilfssteuerstufe gemäss der nachfolgenden Tabelle : 
 EMI7.2 
 
<tb> 
<tb> IG <SEP> BS1 <SEP> HST <SEP> BS2 <SEP> BS3 <SEP> BS4
<tb> Dezimal- <SEP> Ao <SEP> Bo <SEP> A1 <SEP> B1 <SEP> A1* <SEP> B1* <SEP> A2 <SEP> B2 <SEP> A3 <SEP> B3 <SEP> A4 <SEP> B4
<tb> wert
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 

  0
<tb> 1 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0
<tb> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0
<tb> 2 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> 0
<tb> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> 0
<tb> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L
<tb> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L
<tb> 3 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L
<tb> L <SEP> 

  0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> L
<tb> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> L
<tb> 4 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L
<tb> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L
<tb> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L
<tb> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L
<tb> 5 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L
<tb> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP>

  0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L
<tb> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L
<tb> 6 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L
<tb> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L
<tb> 
 

 <Desc/Clms Page number 8> 

 Fortsetzung 
 EMI8.1 
 
<tb> 
<tb> IG <SEP> BS <SEP> HST <SEP> BS2 <SEP> BS3 <SEP> BS4
<tb> Dezimal- <SEP> Ao <SEP> Bo <SEP> A1 <SEP> B1 <SEP> A1* <SEP> B1* <SEP> A2 <SEP> B2 <SEP> A3 <SEP> B3 <SEP> A4 <SEP> B4
<tb> wert
<tb> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0
<tb> OLLLOL <SEP> OOLLLO <SEP> 
<tb> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> l <SEP> L <SEP> L <SEP> 0
<tb> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 

  L <SEP> L <SEP> L <SEP> L <SEP> 0
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0
<tb> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0
<tb> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0
<tb> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0
<tb> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L
<tb> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0
<tb> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 
<tb> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 
<tb> 
   Die den A-Leitungen zugeordneten Teilstufen Al, A2,

   A3 und A4 der vier Binärzählstufen bus, bus, BS, BS4 werden also durch zehn sich folgende, vollständige Zyklen der Eingangs-Signalkombinationen nach der in der Einleitung tabellarisch definierten Kombinationsfolge in den "Aus"-Zustand (0) bzw. in den "Ein"-Zustand (L) geschaltet, so dass sich die dort definierte Codedarstellung für Dezimalziffem ergibt. 



  Fig. 6 zeigt eine Realisierungsmöglichkeit der Hilfssteuerstufe HST für die Dekadencodierung mit Hilfe von"UND"-Torschaltungen U oder"ODER"-Torschaltungen Or,'die je in an sich bekannter Weise   
 EMI8.2 
 oden-Tza, Tzabzw.Tzb,Tzbeinwirken. 



   In Fig. 7 ist dargestellt, wie die je zweiphasigen Ausgangssignale AB und CD von zwei IG und   IG   gemäss Fig. 1 auf einem Paar von Ausgangsleitungen X, Y eines Zweiphasen-Addierwerkes Add additiv oder subtraktiv vereinigt werden   können. Dieses   Addierwerk entspricht in seiner Funktion einem mecha- nischen Differentialgetriebe, wobei die Drehbewegungen der einen Eingangswelle durch die Signalfolgen A, B des ersten Signalgebers und die Drehbewegungen der zweiten Eingangswelle durch die Signalfolgen
C, D des zweiten Impulsgebers nachgebildet werden, während die resultierenden Drehbewegungen der
Ausgangswelle des Differentialgetriebes durch die Ausgangs-Signalfolgen des Addierwerkes nachgebildet werden.

   Ein derartiges Zweiphasen-Addierwerk ist beispielsweise notwendig für die Bestimmung eines veränderlichen Differenzwertes zwischen einem   veränderlichen   Sollwert einer Grösse und einem ebenfalls veränderlichen Istwert der Grösse. Es kann dann der sich ergebende Differenzwert ebenfalls in einem
Zweiphasenzählwerk nach Fig. 1 und 4 laufend gezählt werden und, gegebenenfalls nach Umwandlung in eine Analoggrösse, als Steuergrösse für eine den Istwert der betreffenden Grösse selbsttätig dem Sollwert angleichende Stellvorrichtung verwendet werden. 



   Die logische Verknüpfung der Ausgangsleitungen X, Y mit den beiden Eingangsleitungspaaren A, B und C, D der beiden Impulsgeber IG und   IG   in der Zweiphasen-Additionsschaltung Add mit Relaiskon- takten a, b, c, d gemäss Fig. 7 genügt folgenden Bedingungen nach Boole'scher Algebra : 
 EMI8.3 
 

 <Desc/Clms Page number 9> 

 Gleichwertig dazu wäre z. B. auch die Verknüpfung nach folgenden Bedingungen : 
 EMI9.1 
 Bei einer Summenbildung zwischen den Ausgangssignalen der beiden Signalgeber   IG und IG müssten   
 EMI9.2 
 folgen unmöglich zu machen. 



   In Fig. 8 ist schematisch ein Zählwerk mit zwei Dekadenzählstufen    DS     und DS, die   je gemäss Fig. 5 aus je vier Binärzählstufen    BS - BS   und je einer Hilfssteuerstufe HST bestehen, dargestellt, wobei zu seinen Eingängen die Ausgangssignale Xo, Yo eines Zweiphasen-Addierwerkes Add gemäss Fig. 7 geleitet werden. Den Eingangsleitungen des zweiphasigen Addierwerkes werden die Ausgangssignale A, B bzw. 
 EMI9.3 
 gemäss Fig. 7 mit"UND"-Toren U   und"ODER"-Toren   Or und zwei Flip-Flop-Stufen X, X ; Y, Y realisiert werden kann. 



   Im Ausführungsbeispiel gemäss Fig. 4 ist für die dort dargestellte zweiphasige Binärzählstufe und für die ganze Zählkette solcher Stufen eine gemeinsame Rückstelleitung R vorgesehen, über welche alle Zählstufen der Kette gemeinsam in den Ruhezustand (Zählerstand 0000) zurückgestellt werden können. 



  Man könnte aber ohne besondere Schwierigkeiten mit einem zweiten Rückstell-Eingang die beiden FlipFlop-Glieder in den "Ein" (L) Zustand bringen. Es wäre dann in an sich bekannter Weise möglich, mittels 
 EMI9.4 
 signale vorwärts oder rückwärts gezählt würde. 



   PATENTANSPRÜCHE : 
1. Einrichtung zum integrierenden Zählen von bestimmten Merkmalen von Signalen, die von einem mehrphasigen Signalgeber bei jeder Veränderung einer physikalischen Mengengrösse um einen bestimmten Einheitswert je nach dem positiven oder negativen Änderungssinn der Mengengrösse in einer bestimmten Reihenfolge von Zustandskombinationen oder in umgekehrter Reihenfolge an mehr als eine Ausgangsleitung abgegeben werden, dadurch gekennzeichnet, dass die Zählstufen (BS) einer Binärzählstufen enthaltenden Zählstufenkette für jede Ausgangsleitung des mehrphasigen Signalgeber bzw.

   der vorgeschalteten Zählstufe je ein umsteuerbares bistabiles Schaltglied enthalten, die miteinander und mit den Eingangsund Ausgangsleitungen der betreffenden Zählstufen derart logisch verknüpft sind, dass jede Zählstufe ihrerseits als entsprechend mehrphasiger Geber für Signale gleicher Art und Reihenfolge der Zustandskombinationen wie die Eingangssignale, aber mit je ganzzahlig vervielfachter Periodenlänge wirkt.

Claims (1)

  1. 2. Zähleinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die bistabilen Schaltglieder aller Zählstufen gleichstrommässig untereinander gekoppelt sind.
    3. Zähleinrichtung nach Anspruch 2 zum Zählen der Zyklen von zweiphasigen Signalgeber, dadurch gekennzeichnet, dass die gleichstromgekoppelten bistabilen Schaltglieder jeder Zählstufe untereinander und mit den Eingangs- und Ausgangsleitungen der betreffenden Zählstufe derart logisch verknüpft sind, dass nach Boole'scher Algebra folgende Paare von simultan gültigen Bedingungen erfüllt werden :
    EMI9.5 <Desc/Clms Page number 10> EMI10.1 zählstufen (BS1 - BS4) der Zählstufenkette mit einer zugeordneten, in Abhängigkeit von den momentanen Zuständen einzelner der bistabilen Zählstufenglieder gesteuerten Hilfssteuerstufe (HST) zu einer Zähl- dekade (DS) einer dekadischen Zähleinrichtung vereinigt sind. wobei die Hilfssteuerstufe dazu bestimmt und ausgebildet ist, die Eingänge der dritten Binärzählstufe der Gruppe abwechselnd andieEingänge (A, Bo) der Zähldekade und an die Ausgänge (A1, B1) des ersten Zählstufengliedes so anzuschliessen, dass von je sechzehn vollständigen Eingangsimpulsfolgen nur deren zehn in der Zähldekade verarbeitet werden.
    5. Zähleinrichtung nach Anspruch 3 oder 4 mit vier Binärzählstufen pro Zähldecke, dadurch gekenn- zeichnet, dass zwischen der ersten und der zweiten Zähldekade eine als zweiphasige Schaltvorrichtung ausgebildete Hilfssteuerstufe eingeschaltet ist, die unter dem Steuereinf1uss der einen Ausgangssignale (Bg bzw.
    B4) der dritten bzw. vierten Binärzählstufe der Zähldekade nach einem bestimmten Gesetz ab- wechselnd entweder die Eingangssignale (Ao, Bo) der Zähldekade oder die Ausgangssignale (A1, B1) der ersten Binärzählstufe der Zähldekade an die zweite Binärzählstufe weiterleitet, derart, dass die Zustands- kombinationen der der einen Phase zugeordneten bistabilen Schaltglieder (A) der vier Binärzählstufen den zehn Dekadenziffem nach folgender Code-Tabelle entsprechen :
    EMI10.2 <tb> <tb> Gewicht <SEP> 4 <SEP> 2 <SEP> 2 <SEP> 1 <tb> Schaltglied'A4 <SEP> As <SEP> A2 <SEP> A1 <SEP> <tb> Dekadenziffer <tb> 0 <SEP> 0 <SEP> 0 <SEP> 0. <SEP> 0 <SEP> <tb> 1 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <tb> 2 <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> <tb> 3 <SEP> 0 <SEP> L <SEP> O <SEP> L <SEP> <tb> 4 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <tb> 5 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <tb> 6 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <tb> 7 <SEP> L <SEP> L <SEP> O <SEP> L <SEP> <tb> 8 <SEP> L <SEP> L <SEP> L <SEP> 0 <tb> 9 <SEP> L <SEP> L <SEP> L <SEP> L <tb> EMI10.3 EMI10.4 7. Zähleinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass zum additiven bzw. subtraktiven Vereinigen der Ausgangssignalzyklen (A, B bzw.
    C, D) zweier Signalgeber mit mehrphasigen Ausgangsleitungen auf einer mehrphasigen Ausgangsleitung ein in seiner Wirkung einem mechanischen Differentialgetriebe analoges mehrphasiges Addierwerk (Add) dient.
    8. Zähleinrichtung nach den Ansprüchen 3 und 7, dadurch gekennzeichnet, dass die Ausgangsleitungen X, Y des Addierwerkes (Add), die ihrerseits an die erste Binärzählstufe der nachfolgenden Zählkette angeschlossen sind, mit den Ausgangsleitungen A, B bzw. D, C von zwei Zweiphasengebern (IG bzw. IG2) <Desc/Clms Page number 11> nach folgenden Bedingungen in Boole'scher Algebra verknüpft sind : EMI11.1
AT433962A 1962-05-04 1962-05-26 Zähleinrichtung für bestimmte Signalmerkmale AT233869B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH233869X 1962-05-04

Publications (1)

Publication Number Publication Date
AT233869B true AT233869B (de) 1964-06-10

Family

ID=4458261

Family Applications (1)

Application Number Title Priority Date Filing Date
AT433962A AT233869B (de) 1962-05-04 1962-05-26 Zähleinrichtung für bestimmte Signalmerkmale

Country Status (1)

Country Link
AT (1) AT233869B (de)

Similar Documents

Publication Publication Date Title
DE1437367B2 (de) Schaltungsanordnung zum umwandeln binaerer impulssignale in solche mit zumindest dreimoeglichen pegeln derart dass der gleichstrompegel des resultierenden signales null ist
AT233869B (de) Zähleinrichtung für bestimmte Signalmerkmale
DE1774674A1 (de) Digitale Rechenanlage fuer Regelsysteme
DE2000275A1 (de) Elektronischer Walzenschalter
DE1224070B (de) Einrichtung zum integrierenden Zaehlen von bestimmten Merkmalen von Signalen
DE1762408C3 (de) Digital-Analog-Umsetzer
DE1094490B (de) Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt
DE2242935A1 (de) Signal-umsetzerschaltung
DE1206179B (de) Inkrementaddierwerk
DE1146922B (de) Verfahren zur Impulszaehlung mit multistabilen Speicherelementen
DE3102675C2 (de) Anordnung zur Auswahl und Korrektur von Informationen bei einer elektronischen Uhr
DE2451271C2 (de) &#34;Schaltungsanordnung für den Impulswertigkeitsumformer eines elektronischen Elektrizitätszählers&#34;
DE1774301C3 (de) Binäres Rechenelement
AT232760B (de) Anordnung zur Impulsuntersetzung
DE2012823C3 (de) Einrichtung zur Erzeugung von Vorwärts- oder Rückwärts-Zählsignalen
DE2842672C2 (de) Digital-Analog-Umsetzer
DE1946337C (de) Schaltungsanordnung fur einen elektro nischen Binarzahler fur hohe Zahlgeschwindig keiten
DE909506C (de) Aus hintereinandergeschalteten Triggerkreisen bestehender Subtraktions-Roehrenzaehler
AT241860B (de) Anordnung zur Multiplikation einer Impulsfolgefrequenz
DE1524171A1 (de) Binaeres Paralleladdierwerk
AT254568B (de) Vorwärts-Rückwärts-Zählwerk für zweiphasige Binärsignalfolgen
DE1463860C3 (de) Schrittmotor, insbesondere für Drehwähler in Fernmeldeanlagen
DE2257277C3 (de) Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen
DE1762753C3 (de) Verfahren zum Umsetzen eines ungeschützten Codes in einen geschützten Code
DE3143310A1 (de) Elektronischer zaehler im bcd-8421-code