DE1762753C3 - Verfahren zum Umsetzen eines ungeschützten Codes in einen geschützten Code - Google Patents
Verfahren zum Umsetzen eines ungeschützten Codes in einen geschützten CodeInfo
- Publication number
- DE1762753C3 DE1762753C3 DE19681762753 DE1762753A DE1762753C3 DE 1762753 C3 DE1762753 C3 DE 1762753C3 DE 19681762753 DE19681762753 DE 19681762753 DE 1762753 A DE1762753 A DE 1762753A DE 1762753 C3 DE1762753 C3 DE 1762753C3
- Authority
- DE
- Germany
- Prior art keywords
- bits
- bit
- zero
- code
- characters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000875 corresponding Effects 0.000 claims description 6
- 230000003334 potential Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002441 reversible Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001702 transmitter Effects 0.000 description 1
Description
45
50
Die Erfindung bezieht sich auf ein Verfahren zum Umsetzen von ungeschützten Codezeichen mit einer
bestimmten Anzahl Bits in vorzugsweise durch ein bestimmtes Nullbit-Einsbit-Verhältnis geschützte
Codezeichen, vorzugsweise mit einer gleichen Anzahl Bits.
Solche Verfahren sind allgemein bekannt. So kennt man z. B. ein System, wobei die Zeichen eines Fünfbitcodes
in Siebenbitzeichen mit einem konstanten Nullbit-Einsbit-Verhältnis umgesetzt werden. Die
Zeichen werden dabei auf zwei Pegeln, z. B. die Nullbits mit Nullpolarität und die Einsbits mit Pluspolarität,
oder die Nullbits mit Pluspolarität und die Einsbits mit Minuspolarität gesendet; die verschiedenen
Polaritäten können in verschiedene Frequenzen umgesetzt werden.
Ein derart gebildeter Code gestattet eine bestimmte Anzahl Kombinationen (Zeichen). Im Falle eines
Siebenschrittcodes mit vier Einsbits und drei Nullbits je Zeichen gibt also yr^r = 35 Kombinationen. Um
mehr Kombinationen bilden zu können, muß man die Anzahl Bits je Zeichen vergrößern.
Die Erfindung bezweckt eine Vergrößerung der Anzahl möglicher Kombinationen, dadurch, daß man
bei der Umsetzung die Anzahl Bits je Zeichen ungeändert läßt und die Anzahl Sendepegel vergrößert.
Dieser Zweck wird nach der Erfindung erzielt, dadurch, daß die Einsbits vor der Sendung umgesetzt
werden und dann auf zwei vom Pegel der Nullbits verschiedenen Pegeln, wie Potentialen, Amplituden
oder Frequenzen entsendet werden, wobei die Anzahl der auf dem einen Pegel und die Anzahl der auf dem
anderen Pegel entsendeten Einsbits ein festes Verhältnis aufweisen.
Werden bei einem Code mit drei Nullbits und vier Einsbits zwei Einsbits auf einem und die zwei anderen
Einsbits auf einem anderen vom Pegel der Nullbits
verschiedenen Pegel entsendet, so stehen ^-,-^j-
mögliche Kombinationen zur Verfugung.
Durch das Verfahren nach der Erfindung erzielt man eine Vergrößerung der Anzahl möglicher Kombinationen,
ohne die Anzahl Bits je Zeichen zu vergrößern. Auch wird dadurch der Zeichenschutz verbessert,
da nicht nur das "^-Verhältnis der Nullbits und Einsbits, sondern auch das 2/2-Verhältnis der
Einsbits einer Prüfung unterzogen werden kann. Weiter kann durch die Wahl eines geraden Verhältnisses
der beiden Einsbitpegel die Gleichstromkomponente in der Leitung unterdrückt werden.
Die Erfindung wird nunmehr an Hand der Zeichnungen in Einzelheiten beschrieben.
F i g. 1 gibt ein Blockschaltbild des Codeumsetzers;
F i g. 2 zeigt den Teil Co 1 von F i g. 1 in Einzelheiten;
F i g. 3 gibt ein Zeitdiagramm bezüglich des Codeumsetzers nach F i g. 2.
In F i g. 1 wird das ursprüngliche Siebenbitzeichen der Vorrichtung 5 entnommen. Durch zeitweiliges
Schließen der Kontakte 1 bis 7 werden den zugeführten Bits entsprechende Polaritäten nach dem Codeumsetzer
geleitet. Die fünf ersten Bits des Siebenbitzeichens gehen nach dem ersten Teil des Umsetzers
(Co 1), wo sie in sieben Bits, von denen drei Nullbits und vier Einsbits sind, umgesetzt. Das derart gebildete
Siebenbitzeichen verläßt den ersten Teil des Codeumsetzers über die mit K bezeichnete Vorrichtung,
woher die Bits über einen Verstärker Vl in Reihe einem polarisierten Relais KE zugeführt werden.
Auch werden sie einem Tor Po im zweiten Teil Co 2 des Codeumsetzers zugeführt. Jedesmal, wenn
dieses Tor von K her ein Einsbit zugeführt bekommt, läßt es einen vom Impulsgeber in Co 1 herrührenden
Impuls Pz durch. Die vom Tor Po durchgelassenen
Pz-Impulse steuern einen Zähler Pt, der beim Auftreten
des ersten Einsbits in einem Zeichen mittels des Impulses Pzpl die Bits 6 und 7 des ursprünglichen
Siebenbitzeichens in den Kippschaltungen P und Q registriert. Die Kippschaltungen P und Q bilden
zusammen mit der Umkehrschaltung IN ein zurückgekoppeltes Verschiebungsregister, das von den
beim Auftreten des zweiten bis vierten Einsbits vom Zähler Pi weitergegebenen Impulsen Pzp 2 bis Pzp4
gesteuert wird. Die Potentiale der letzten zwei Bits
des ursprünglichen Siebenbitzeichens können nun bzw. 00, 10, 01 oder 11 sein. Diese Kombinationen
bestimmen, wie die vier Einsbits des in Co 1 gebildeten Siebenbitzeichens am Ausgang entsendet werden.
Befinden sich P und Q in der Lage 00, su werden die
ersten zwsi Einsbits mit MinuspolaKait und die letzten
zwei mit Pluspolarität entsendet. Befinden sich P und Q in der Lage 10, so werden die ersten zwei
Einsbits mit Plus- bzw. Minuspolaritäi und die letzten zwei Minus- bzw. Pluspolarität entsendet. Befinden
sich P und Q in der Lage 01, so werden die ersten zwei Einsbits mit Minus- bzw. Pluspolarität und die
letzten zwei mit Plus- bzw. Minuspolarität entsendet. Befinden sich P und Q in der Lage 11, so werden
die ersten zwei Einsbits Pluspolarität und die letzten zwei mit Minuspolarität entsendet. Die letzten zwei
Polaritäten sind dabei stets die Umkehrung der ersten zwei (s. Tabelle 1). In der Tabelle 2 sind für
die vier möglichen Kombinationen der letzten zwei Bits des ursprünglichen Siebenbitzeichens, nämlich
00, 10, 01 oder 11, die vier möglichen Lagen der Kippschaltungen P und Q im Verschiebungsregister
beim Auftreten der aufeinanderfolgenden vier Einsbits am Ausgang von K im ersten Teil des Codeumsetzers
angegeben. So wird z. B. das Siebenbitzeichen 1010010 in CoI, durch die ersten fünf Bits
bedingt, in das Siebenbitzeichen 1010011 umgesetzt; die letzten zwei Bits 10 bestimmen die Polarität, mit
der die Einsbits des urngesetzten Siebenbitzeichens entsendet werden. Das vorliegende Zeichen wird also
wie folgt entsendet: +0 — 00— + . Letzteres wird an Hand der F i g. 1 erläutert, wobei vom Zeichen
1010010 ausgegangen wird. Die diesem Zeichen entsprechenden Potentiale liegen an den Kontakten 1
bis 7. Die ersten fünf Bits werden mittels der Vorrichtung Co 1 in sieben Bits umgesetzt, wodurch bei K
die Bits 1010011 nacheinander die Vorrichtung Co 1 verlassen. Mit den betreffenden Polaritäten wird das
Relais KE getastet. Wenn (bei K) das erste Bit, ein Einsbit, erscheint, wird das KE-Relais erregt und
legt den Kontakt ke um. Weiter befindet sich die Kippschaltungskombination in der durch die letzten
zwei Bits (10) des Zeichens bestimmten Lage 10. Die Kippschaltung P befindet sich also in der 1-Lage, so
daß das Relais PP erregt wird, der Kon*akt pp umgelegt
wird und das erste Bit mit Pluspolarität entsendet wird. Wenn das zweite Bit, ein Nullbit, erscheint, wird
das KE-Relais nicht erregt, der Kontakt ke bleibt in
der gezeichneten Lage und das zweite Bit wird mit Nullpolarität entsendet. Wenn das dritte Bit, ein
Einsbit, erscheint, wird das KE-Relais erregt; der Kontakt ke wird umgelegt. Die Kippschaltungskombination
im Verschiebungsregister geht von der Lage 10 nach der Lage 00, d. h., die Kippschaltung P befindet
sich in der Nullage; das PP-Relais wird also nicht erregt, der pp-Kontakt bleibt in der gezeichneten
Lage und das dritte Bit wird mit Minuspolarität entsendet. Wenn das vierte Bit, ein O-Bit, erscheint,
wird das KE-Relais nicht erregt, der Kontakt ke bleibt in der gezeichneten Lage, und das vierte ^
Bit wird mit Nullpotential entsendet. Wenn das fünfte Bit, ein O-Bit, erscheint, wird auch dieses mit
Nullpolarität entsendet. Wenn das sechste Bit, ein Einsbit, erscheint, wird das KE-Relais erregt; der
Kontakt ke wird umgelegt. Das Verschiebungsregister geht von der Lage 00 nach der Lage 01, d. h., die
Kippschaltung P befindet sich in der Nullage; das PP-Relais wird nicht erregt, der Kontakt pp bleibt in
der gezeichneten Lage und das sechste Bit wird mit Minuspolarität entsendet. Wenn das siebente Bit, ein
Einsbit, erscheint, wird das KE-Relais erregt und also
der Ae-Kontakt umgelegt. Das Verschiebungsregister geht von der Lage 01 nach der Lage 11, d.h., die
Kippschaltung P befindet sich in der Einslage; das PP-Relais wird erregt, der pp-Kontakt umgelegt, und
das siebente Bit hat Pluspotential. Das Zeichen wird also wie folgt entsendet: r-0-00-+. Solch ein
Zeichen hat also drei Pegel, die wieder in drei Frequenzen umgesetzt werden können, wobei ein bestimmter
Pegel mittels einer bestimmten Frequenz übertragen wird.
Beim Umsetzen eines beliebigen Achtbitcodes in einen Achtbitcode mit drei Pegeln und einem konstanten
Nullbit-Einsbit-Verhältnis kann man in gleicher Weise verfahren. Die ersten sechs Bits des
ursprünglichen Achtbitcodes werden nach den gegebenen Regeln in einen Achtbitcode mit einem konstanten
Nuilbit-Einsbit-Verhältnis von z. B. 4/4 umgesetzt. Die letzten zwei Bits des ursprünglichen
Achtbitzeichens können dann wieder eine von den vier Lagen, nämlich 00, 10, 01 oder 11, aufweisen,
durch welche, mit den im zweiten Teil (Co 2) des Codeumsetzer nach F i g. 1 angegebenen Mitteln,
die Polarität, mit der die vier Einsbits entsendet werden, bestimmt wird. Fig. 2 gibt Einzelheiten bezüglich
des ersten Teils CoI des Codeumsetzers nach Fig. 1. Durch zeitweiliges Schließen der Kontakte 1
bis 5 in der Vorrichtung 5 in F i g. 1 werden die ersten fünf Bits des Siebenbitzeichens in die respektiven
Kippschaltungen A bis E geführt, und zwar unter der Steuerung der in F i g. 3 angegebenen Impulse.
Ein Charakter- oder Zeichenzyklus besteht aus sieben Perioden, wie auf Zeile Pz angegeben. In der
siebenten Periode treten die Impulse auf. Der Impuls Pl öffnet die respektiven Tore Pl bis P 5, wodurch
die fünf Bits den fünf Kippschaltungen A bis E übertragen und darin registriert werden. Diese fünf Kippschaltungen
bilden zusammen ein erstes Verschiebungsregister, dessen Eingang mit dem Ausgang verbunden
ist. Mittels der fünf Impulse Ps wird nun der Inhalt des Verschiebungsregisters rundgeschoben, so
daß nach fünf Impulsen der Inhalt jeder Kippschaltung wieder derselbe ist wie vor dem Verschiebungsvorgang.
Zugleich werden während dieses Verschiebungsvorganges die im Verschiebungsregister vorhandenen
Einsbits einer aus den Kippschaltungen FF lind GG bestehenden Zählschaltung weitergegeben.
Ein Tor P 6 gibt die Einsbits (Einspotentiale) einem Tor P 7 weiter, welches das erste Einsbit der
Kippschaltung FF, das zweite der Kippschaltung GG usw. weitergibt. Beim Vorhandensein von 0, 1, 2, 3, 4
oder 5 Einsbits kommt die Zählschaltung mit den Kippschaltungen FF und GG bzw. in die Lagen 00,
10, 11, 01, 00, 10. Die Kippschaltungen FF und GG
gehören zu einem zweiten, auch die Kippschaltungen AA bis EE umfassenden Verschiebungsregister. An
einem späteren Zeitpunkt wird mittels des Impulses Px der Inhalt der Kippschaltungen A bis E über die
Torschaltungen P8 bis P12 den Kippschaltungen AA
bis EE übertragen. Für die meisten (25 aus 32) Fünfbitzeichen nehmen die sieben Kippschaltungen AA
bis GG einem Siebenbitzeichen mit vier Einsbits und drei Nullbits entsprechende Lagen ein, da ja für die
zehn Zeichen mit zwei Einsbits im Fünfbitcode die Kippschaltungen FF und GG die Zähllage 11 ein-
nehmen, so daß es insgesamt vier Einsbits gibt. Weiter nehmen für die zehn Zeichen mit drei Einsbits
im Fünfbitcode die Kippschaltungen FF und GG die Zähllage 01 ein, so daß es wiederum insgesamt
vier Einsbits gibt. Für die fünf Zeichen mit vier Einsbits im Fünfbitcode nehmen die Kippschaltungen FF
und GG die Zahltage 00 ein, und es gibt wiederum vier Einsbits. Es können also schon 25 Zeichen mit
dem richtigen Einsbil-Nullbit-Verhältnis gebildet werden. Es müssen nun noch für sieben Zeschcn,
nämlich ein Zeichen mit null Einsbits, fünf Zeichen mit einem Einsbit und ein Zeichen mit fünf Einsbits
besondere Maßnahmen getroffen werden. Diese Fünfbitzeichen werden vor dem Auftreten des Rv-Impulses
mittels der logischen Schaltungen LX bii LA
in Fünfbitzeichen mit drei Einsbits umgesetzt. Bei diesen logischen Schaltungen stellt A0 den Ausgang
der Kippschaltung A dar, der das 1-Potential hat, wenn sich die Kippschaltung in der Nullage befindet,
und stellt Αλ den Ausgang dar, der das 1-Potential
hat, wenn sich die Kippschaltung in der 1-Lage befindet.
An stellt den Eingang dar. über welchen die Kippschaltung A in die Nullage und Ax stellt den
Eingang dar, über welchen sie in die Einslage gesetzt wird. Beim Auftreten des fr-Impulses (der vor Px
erscheint) werden die vor die betreffenden logischen Schaltungen angegebenen Zeichen in die hinter dieser
Schaltungen angegebenen Zeichen umgesetzt, was irr ersten Verschiebungsregister erfolgt. Danach wire
ein derart umgebildetes Zeichen beim Auftreten de< P.Y-Impulscs nach den entsprechenden Kippschaltungen
AA bis EE im zweiten Verschiebungsregister geführt. Von den sieben obenerwähnten Ausnahmszeichen
werden nun bereits sechs mit dem richtiger Einsbit-Nullbit-Verhältnis = 4/3 in den Kippschaltungen
dieses Verschiebungsregisters registriert, da ja die Zeichen mit 1 bzw. 5 Einsbits drei Nullbils bekommen
und sich der Zählkippschaltungen FF-GG in der Lage 10 befinden, so daß es insgesamt wiedei
4 Einsbits und drei Nullbits gibt. Nur das Zeichen mit ursprünglich null Einsbits würde nur drei Einsbits
haben, denn der Zähler würde die Zähllage OC einnehmen; beim Auftreten des Pc-Impulscs ist diese
Lage aber in die Lage 10 geändert worden: siehe Fig. I in der logischen Schaltung Ll. So ist bei
diesen sieben besonderen Zeichen das Suffix immer 10, wodurch die Ausnahmslage gekennzeichnet wird.
Die derart gekennzeichneten Zeichen bekommen dann auch auf der Empfangsseitc eine besondere
Behandlung. Mittels der /^-Impulse wird nun das derart gebildete Siebenbitzeichen nach der Vorrichtung
K und daher nach dem Sender geführt.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Verfahren zum Umsetzen von ungeschützten Codezeichen mit einer bestimmten Anzahl Bits in
vorzugsweise durch ein bestimmtes Nullbit-Einsbit-Verhältnis
geschützte Codezeichen, vorzugsweise mit einer gleichen Anzahl Bits, dadurch
gekennzeichnet, daß die Einsbits vor der Sendung umgesetzt und dann auf zwei vom Pegel
der Nullbits verschiedenen Pegeln, wie Potentialen, Amplituden oder Frequenzen entsendet
werden, wobei die Anzahl der auf dem einen Pegel und die Anzahl der auf dem anderen Pegel
entsendeten Einsbits ein festes Verhältnis aufweisen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Anzahl von den Bits des
ursprünglichen Zeichens nach einem ersten Teil »o
eines Codeumsetzers geführt, und in einem Zeichen mit ebensoviel Bits wie das ursprüngliche
Zeichen enthält und mit einem für alle derart gebildete Zeichen konstanten Nullbit-Einsbit-Verhältnis
umgesetzt wird, wobei die am Ausgang des ersten Teils des Codeumsetzers auftretenden NuIl-
und Einsbit durch entsprechende Potentiale eine erste Tastvorrichtung, wie ein Relais steuern und
die übrigen Bits des urspünglichen Zeichens in einem zweiten Teil des Codeumsetzers in einer
der Anzahl dieser Bits entsprechenden Anzahl Kippschaltungen eines zurückgekoppelten Verschiebungsregisters
registriert werden, wobei der Inhalt dieses Verschiebungsregisters unter der Steuerung der den ersten Teil des Codeumsetzers
verlassenden Einsbit-Impulse verschoben wird und eine von den Kippschaltungen des Verschiebungsregisters
eine zweite Tastvorrichtung steuert, wobei die erste Tastvorrichtung den Pegel der
Nullbits versorgt, während sie zusammen mit der zweiten Tastvorrichtung die beiden Pegel der
Einsbits versorgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL6712110 | 1967-09-04 | ||
NL6712110A NL6712110A (de) | 1967-09-04 | 1967-09-04 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1762753A1 DE1762753A1 (de) | 1970-07-02 |
DE1762753B2 DE1762753B2 (de) | 1975-09-11 |
DE1762753C3 true DE1762753C3 (de) | 1976-05-06 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE1951863A1 (de) | Digital betriebener Impulsverhaeltnis-Modulator | |
DE1512617B1 (de) | Schaltungsanordnung zur Erzeugung eines Impulscodes aus einem eintreffenden Impulszug | |
DE2013428B2 (de) | Anordnung zur uebertragung von daten im zeitmultiplexverfahren | |
DE1205133B (de) | Einrichtung zur Verschluesselung einer impulsfoermigen Nachricht | |
DE1947555B2 (de) | ||
DE1762753C3 (de) | Verfahren zum Umsetzen eines ungeschützten Codes in einen geschützten Code | |
DE1257843B (de) | Einrichtung zur Erzeugung von Schluesselimpulsfolgen | |
DE2039921B2 (de) | Schaltungsanordnung zur anschaltung mehrerer rufleitungen an eine rufwechselstromquelle | |
DE1762753B2 (de) | Verfahren zum Umsetzen eines ungeschützten Codes in einen geschützten Code | |
DE2029729C3 (de) | Schaltungsanordnung zur Erzeugung eines Ubertragsignals für einen elektronischen Zähler | |
EP0146865B1 (de) | Verfahren zum Erzeugen zufallsähnlicher Binärzeichenfolgen | |
DE2208649B2 (de) | Tastengesteuerte Eingabevorrichtung für elektronische Rechengeräte | |
DE1512260B2 (de) | Verfahren und einrichtung zur datenuebertragung durch puls-phasen-modulation | |
DE1287629B (de) | ||
DE1512508B2 (de) | Verfahren zum uebertragen einer impulsfolge | |
DE1115795B (de) | Schaltungsanordnung zur periodischen Erzeugung von Impulsen auf mehreren Ausgangsleitungen mit Hilfe einer binaeren Zaehlkette | |
DE1537452A1 (de) | Verfahren zur Erzeugung von Synchronisierzeichen | |
DE978014C (de) | Verfahren zur Erzeugung einer Folge von Impulsen oder Impulsgruppen sehr großer Periodenlänge | |
DE1512235C3 (de) | Logisches Verknüpfungsglied, bestehend aus einer Streifenleitung | |
DE1115297B (de) | Verfahren und Anordnung zur Kennzeichnung bestimmter Zeitpunkte in einer binaeren Signalfolge | |
DE1512508C3 (de) | Verfahren zum Übertragen einer Impulsfolge | |
DE2111428C3 (de) | Generator zur Erzeugung einer zufälligen oder pseudo-zufälligen Ziffernfolge | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE1499493C (de) | Zahlvorrichtung fur binare Stro mungsmittelimpulse |