DE1280311B - Vorwaerts-Rueckwaerts-Zaehlwerk fuer zweiphasige elektronische Binaersignalimpulsfolgen - Google Patents

Vorwaerts-Rueckwaerts-Zaehlwerk fuer zweiphasige elektronische Binaersignalimpulsfolgen

Info

Publication number
DE1280311B
DE1280311B DEC43212A DEC0043212A DE1280311B DE 1280311 B DE1280311 B DE 1280311B DE C43212 A DEC43212 A DE C43212A DE C0043212 A DEC0043212 A DE C0043212A DE 1280311 B DE1280311 B DE 1280311B
Authority
DE
Germany
Prior art keywords
binary signal
signal pulse
quinary
stages
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DEC43212A
Other languages
English (en)
Inventor
Dipl-Ing Dr Theo Stutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rheinmetall Air Defence AG
Original Assignee
Oerlikon Contraves AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CH537062A external-priority patent/CH397773A/de
Priority claimed from CH1041763A external-priority patent/CH421185A/de
Priority claimed from CH484965A external-priority patent/CH421186A/de
Application filed by Oerlikon Contraves AG filed Critical Oerlikon Contraves AG
Publication of DE1280311B publication Critical patent/DE1280311B/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
    • G06F7/66—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations wherein pulses represent unitary increments only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/002—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/4915—Using 4221 code, i.e. binary coded decimal representation with digit weight of 4, 2, 2 and 1 respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Optical Transform (AREA)
  • Complex Calculations (AREA)
  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Relay Circuits (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
WSLEGESCHRIFT
Int. Cl.:
H03k
Deutsche KL: 21 al-36/22
Nummer: 1280 311
Aktenzeichen: P 12 80 311.1-31 (C 43212)
Anmeldetag: 29. August 1967
Auslegetag: 17. Oktober 1968- - · ·"" ~ **"
Die Erfindung betrifft ein Vorwärts-Rückwärts-Zählwerk für zweiphasige elektronische Binärsignalimpulsfolgen mit gleichstromgekoppelten Untersetzerstufen zur Weitergabe gleichartiger Binärsignalimpulsfolgen, die gegenüber den Eingangssignalfolgen in einem ganzzahligen Verhältnis untersetzt sind, worin mindestens eine dieser Untersetzerstufen als Quinärstufe zur Untersetzung im Verhältnis 5: 1 ausgebildet ist.
Es ist bekannt, ein Vorwärts-Rückwärts-Zählwerk für zweiphasige elektronische Binärsignalimpulsfolgen mit gleichstromgekoppelten Binäruntersetzerstufen zur Weitergabe gleichartiger Binärsignalimpulsfolgen auszubilden, die gegenüber den Eingangssignalimpulsfolgen im Verhältnis 2:1 untersetzt sind. Es ist weiterhin bekannt, mindestens eine dieser Untersetzerstufen zur direkten Signaluntersetzung in einem Verhältnis größer als 2: 1 und gemäß einem älteren Vorschlag als Quinärstufe zur Untersetzung im Verhältnis 5: 1 auszubilden. Der Erfindung liegt die Aufgabe zugrunde, den Aufbau einer solchen Quinärstufe zu vereinfachen.
Gemäß der Erfindung umfassen in einem Vorwärts-Rückwärts-Zählwerk vorstehend erläuterter Art die Quinärstufen zueinander identische, paarweise als Flip-Flop-Stufen zusammengeschaltete und zur simultanen Erfüllung nachfolgender Bedingungsgleichungen untereinander logisch verknüpfte Torschaltungen:
A. = BN + EO + a B = CN + AO r b C = DN + BO + c D = EN + CO + d
E = AN I- DO + e
worin mit
N= XY P = X
a = bP + eQ + A l = cP + aQ + B
~d = eP + cQ + D ~e = aP + dQ + E
Vorwärts-Rückwärts-Zählwerk
für zweiphasige elektronische
Binärsignalimpulsfolgen
Anmelder:
CONTRAVES A. G., Zürich (Schweiz)
Vertreter:
Dipl.-Ing. W. Paap,
Dipl.-Ing. H. Mitscherlich
und Dipl.-Ing. K. Gunschmann, Patentanwälte,
8000 München 22, Steinsdorfstr. 10
Als Erfinder benannt:
Dipl.-Ing. Dr. Theo Stutz,
Zollikerberg (Schweiz)
Beanspruchte Priorität:
Schweiz vom 30. August 1966 (12 559)
O=XY
XY
vier binäre Hilfssignale definiert sind, die ihrerseits von den zweiphasigen Eingangssignalpaaren X, X; Y, Y der Quinär-Untersetzer durch entsprechende logische Verknüpfung abgeleitet sind und wobei aus zweien der Torschaltungspaare die Ausgangs-Binärsignalpaare A, a; C, r zur Weiterverarbeitung in einer nachfolgenden Zählwerkstufe verwendet werden. In der Zeichnung ist ein Ausführungsbeispiel einer erfindungsgemäßen Quinärstufe schematisch dargestellt. Der dargestellten Quinärstufe_ werden zweiphasige Binärsignale .Y, X und Y, Y als Eingaiv.ssignale zugeführt. Daraus werden mit Hilfe von Und-Toren U die vier Hilfssignale
N = XY, P = XY, O = XY, Q = XY
erzeugt. Daraus werden wiederum mit Hilfe der Flip-Flop-Schaltungen FA, FB, FC, FD, FE die Größenpaare A, a, B, b, C, c, D, d, E, e nach den gegebenen Logikverknüpfungen mit Hilfe von Und-Toren U, Oder-Toren Or und Invertern / erzeugt, wobei die zweiten Ausgänge α, b, c, d, e den inversen Zuständen der ersten Ausgänge A, B, C, D, E entsprechen. _ _
Die Ausgangswertpaare A = X', A = a = X' und C=Y', C = C=Y' dienen als Eingangswerte für eine nachfolgende bekannte, zweiphasige Binär-Untersetzerstufe mit durchgehender Gleichstromkopplung bzw. für eine weitere Quinär-Untersetzerstufe nach der Zeichnung.
Diese hier vorgeschlagene Symmetrierung der logischen Torschaltungen erleichtert es, bei der Realisierung einer Quinärstufe mit lauter gleichen Toren auszukommen, vorzugsweise mit NAND-Torcn, welche einen Binärausgang U mit zwei Binäraus; gangen S, T nach der Beziehung U = S + T = S -~f
verknüpfen und die sich gut als integrierte Logik-Schaltungen mit invertierendem Verstärker bauen lassen.
809 627/12Ί2
Sofern vor dem Eingang einer erfindungsgemäßen Quinärstufe mit den erzeugten Binärsignalen A, B, C, D, E, von denen A und C als Ausgangssignale benutzt werden, je eine Binär-Untersetzerstufe geschaltet wird, deren binäre Ausgangssignalfolgen X, Y gegenüber deren Eingangssignalfolgen XO, YO im Verhältnis 2: 1 untersetzt sind, ergibt sich eine Dekadenstufe mit einer vollständigen Ausgangsperiode in A, C für 10 Perioden der Eingangssignale Z070 gemäß folgender Tabelle:
Pe XO YO X Fl A - , B C D E
0 0 0 0 L
0 0 L 0 0 0 J, 0 τ, 0
L L U L
L 0 0 L
0 0 L L
1 0 L L L 0 T, η T, T,
L L L 0
L 0 L 0
0 0 0 0
?. 0 L 0 0 0 T, 0 0 J,
L L 0 L
L 0 0 L
0 0 L L
3 0 L L L 0 T, τ, 0 T,
L L L 0
L 0 L 0
0 0 0 0
4 0 L 0 0 0 0 τ, 0 L
L L 0 L
L 0 0 L
0 0 L L
5 0 L L L 0 1, 0 τ,
L L L 0
L Q L 0
0 0 0 0
0 T, η 0
6 0 ι, 0 0
-r L L U L
L 0 0 L
0 0 L L
Pe XO FO Xl Fl A B C D E
0 0 0 0
4 0 L 0 0 0 0 T, 0 T,
L L 0 L
L 0 0 L
0 0 L L
5 0 L L L T, 0 T, 0 T,
L L L 0
L 0 L 0
0 0 0 0
fi 0 L 0 0 T; 0 T, 0 0
L L 0 L
L 0 0 L
0 0 L L
7 0 L L L T. 0 h J. 0
L L L 0
L 0 L 0
0 0 0 0
8 0 L 0 0 L 0 0 T. 0
L L ϋ L
L 0 0 L
0 0 L L
9 0 L L L T. T. 0 T, 0
L L L. ΰ
L' L L 0
0 0 0 0
10 0 L 0 0 0 T, 0 L 0
L L υ- L
L 0 0 L
0 0 L L

Claims (1)

  1. Patentanspruch:
    Vorwärts-Rückwärts-Zählwerk für zweiphasige elektronische Binärsignalimpulsfolgen mit gleichstromgekoppelten Untersetzerstufen zur Weitergabe gleichartiger Binärsignalimpulsfolgen, die gegenüber den Eingangssignalimpulsfolgen in einem ganzzahligen Verhältnis untersetzt sind, worin mindestens eine dieser Untersetzerstufen als Quinärstufe zur Untersetzung im Verhältnis 5 : 1 ausgebildet ist, dadurch gekennzeichnet, daß die Quinärstufen zueinander identische, paarweise als Flip-Flop-Stufen zusammengeschaltete und zur simultanen Erfüllung nachfolgender Bedingungsgleichungen untereinander logisch verknüpfte Torschaltungen umfassen:
    A = BN + EO + a B = CN + AO + b C = DN + BO+ c
    a = bP + eQ +'A b = cP + aQ + B
    ~d = eP + cQ + D E = AN + DO + e e = aP + dQ + E worin mit
    N=Xf P=XY O = XY Q = XY
    vier binäre Hilfssignale definiert sind, die ihrerseits von den zweiphasigen Eingangs-Binärsignalpaaren X, X; Y, Y der Quinär-Untersetzer durch entsprechende logische Verknüpfung abgeleitet sind und wobei aus zweien der Torschaltungspaare die Ausgangs-Binärsignalpaare A, a; C, c zur Weiterverarbeitung in einer nachfolgenden Zählerwerkstufe verwendet werden.
    Hierzu 1 Blatt Zeichnungen
    809 627/1292 10. M O Bundesdruckerei Berlin
DEC43212A 1962-05-04 1967-08-29 Vorwaerts-Rueckwaerts-Zaehlwerk fuer zweiphasige elektronische Binaersignalimpulsfolgen Withdrawn DE1280311B (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CH537062A CH397773A (de) 1962-05-04 1962-05-04 Zähleinrichtung für bestimmte Signalmerkmale und Verwendung davon
CH1041763A CH421185A (de) 1963-08-23 1963-08-23 Logisches Netzwerk zur Verarbeitung zweiphasiger Inkrementsignalfolgen
CH484965A CH421186A (de) 1965-04-07 1965-04-07 Vorwärts-Rückwärts-Zählwerk für zweiphasige Binärsignalfolgen
CH1255966A CH441438A (de) 1962-05-04 1966-08-30 Vorwärts-Rückwärts-Zählwerk

Publications (1)

Publication Number Publication Date
DE1280311B true DE1280311B (de) 1968-10-17

Family

ID=27428829

Family Applications (3)

Application Number Title Priority Date Filing Date
DEC33411A Pending DE1206179B (de) 1962-05-04 1964-07-15 Inkrementaddierwerk
DEC37260A Withdrawn DE1263085B (de) 1962-05-04 1965-10-27 Vorwaerts-Rueckwaerts-Zaehlwerk fuer zweiphasige Binaersignalfolgen mit gleichstromgekoppelten Untersetzerstufen
DEC43212A Withdrawn DE1280311B (de) 1962-05-04 1967-08-29 Vorwaerts-Rueckwaerts-Zaehlwerk fuer zweiphasige elektronische Binaersignalimpulsfolgen

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DEC33411A Pending DE1206179B (de) 1962-05-04 1964-07-15 Inkrementaddierwerk
DEC37260A Withdrawn DE1263085B (de) 1962-05-04 1965-10-27 Vorwaerts-Rueckwaerts-Zaehlwerk fuer zweiphasige Binaersignalfolgen mit gleichstromgekoppelten Untersetzerstufen

Country Status (8)

Country Link
US (2) US3408484A (de)
BE (2) BE676183A (de)
CH (1) CH441438A (de)
DE (3) DE1206179B (de)
FR (1) FR1519525A (de)
GB (4) GB1005054A (de)
NL (3) NL6515016A (de)
SE (3) SE316034B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1190842A (en) * 1967-01-09 1970-05-06 Nat Res Dev Improvements in or relating to Reversible Counting Apparatus
US3930169A (en) * 1973-09-27 1975-12-30 Motorola Inc Cmos odd multiple repetition rate divider circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3343095A (en) * 1967-09-19 Edward j. brenner
US3069608A (en) * 1952-08-14 1962-12-18 Parsons John T Numerical control servo-system
US2729774A (en) * 1953-02-13 1956-01-03 Digital Control Systems Inc Di-function non-linear servo system
US2823345A (en) * 1953-10-02 1958-02-11 Bendix Aviat Corp Direction-sensitive binary code position control system
US3079522A (en) * 1958-03-31 1963-02-26 Thompsen Ramo Wooldridge Inc Automatic machine tool control
US3370237A (en) * 1965-07-01 1968-02-20 Hewlett Packard Co Counting circuit employing three switching devices interconnected by particular logic circuit for operation in predetermined sequence

Also Published As

Publication number Publication date
CH441438A (de) 1967-08-15
BE676183A (de) 1966-06-16
SE339244B (de) 1971-10-04
SE330039B (de) 1970-11-02
FR1519525A (fr) 1968-04-05
NL124051C (de)
DE1263085B (de) 1968-03-14
US3408484A (en) 1968-10-29
SE316034B (de) 1969-10-13
US3577085A (en) 1971-05-04
GB1094389A (en) 1967-12-13
NL6515016A (de) 1966-10-10
BE631718A (de)
NL292259A (de)
DE1206179B (de) 1965-12-02
GB1198144A (en) 1970-07-08
GB1029011A (en) 1966-05-11
GB1005054A (en) 1965-09-22

Similar Documents

Publication Publication Date Title
DE1174362B (de) Anordnung zur Impulsuntersetzung
DE1271185B (de) Elektronische Impuls-Zaehlschaltung mit dualer und zyklischer Darstellung im Dual- und Graycode
DE1280311B (de) Vorwaerts-Rueckwaerts-Zaehlwerk fuer zweiphasige elektronische Binaersignalimpulsfolgen
DE2337084A1 (de) Tasteneingabeschaltung
DE2423818A1 (de) Schaltungsanordnung zur umwandlung einer zahl in einen prozentsatz einer vorgegebenen zahl
EP0144558B1 (de) CMI-Codierer
DE2246590A1 (de) Schaltungsanordnung zum synchronisieren von eingangsimpulsen mit einem taktpuls
DE3324820C2 (de)
DE1524263B2 (de) Schaltung zum pruefen eines binaerzaehlers
DE1126926B (de) Verfahren zur Impulszaehlung mit multistabilen Speicherelementen
DE2257277C3 (de) Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen
DE1295002C2 (de) Schaltungsanordnung zur decodierung einer in einem stellenbewerteten code vorliegenden dezimalzahl
DE1524263C (de) Schaltung zum Prüfen eines Binarzah lers
DE2328270C3 (de) Verfahren zur Bildung einer Frequenzsumme bzw. -different
DE2201216A1 (de) Funktionsgenerator
DE3916482A1 (de) Verfahren zur umwandlung von aus datenworten gebildeten digitalen signalen sowie digital/analog-wandler
DE1900839C3 (de) Zähler für elektrische Impulse
DE1250873B (de) Vierstufiger Dezimalzähler
DE1044882B (de) Schaltungsanordnung zur Erzeugung mehrerer Taktpulse verschiedener Phase
DE1283571B (de) Volladdierer mit geringer UEbertragslaufzeit
DE1219259B (de) Logisches Schaltnetz
DE1185717B (de) Schaltungsanordnung zur Messwertumwandlung mit einem Spannungsfrequenzwandler
DE2728857A1 (de) Digitales geschwindigkeitssteuersystem
DE1155621B (de) Logische Schaltungsanordnung mit schwellenabhaengigem Durchlass
DE1286105B (de) Elektronischer Binaerzaehler mit einem Modul kleiner als 2n und vorzugsweise gleich 2n-1

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee