-
Digitales Geschwindigkeitssteuersystem
-
Die Erfindung betrifft ein digitales Geschwindigkeitssteuersystem.
-
Es sind in der Automobilindustrie eine Anzahl von digitalen Geschwindigkeitssteuersystemen
entwickelt worden. Ein allgemeiner Typ eines solchen Systems weist eine Steuerung
auf, die durch den Fahrer mit Hilfe einer Einrichtung aktiviert wird, indem der
Fahrer zunächst auf die gewünschte Reisegeschwindigkeit beschleunigt und dann diese
Geschwindigkeit einspeichert, welche er erreicht hat, indem die Steuerung auf diese
Weise aktiviert wird. Dieses System speichert die Geschwindigkeit als Bezugsgeschwindigkeit
und hält das Kraftfahrzeug auf dieser Geschwindigkeit, der Reisegeschwindigkeit,
indem Abweichungen von der Reisegeschwindigkeit ermittelt und das Kraftfahrzeug
in entsprechender Weise beschleunigt oder verzögert wird. Wenn bei einigen Systemen
die Bremse betätigt wird, wird der Beschleunigungsmechanismus für das Reisegeschwindigkeitssteuersystem
unwirksam, es bleibt jedoch die Bezugsreisegeschwindigkeit gespeichert. Wenn der
Bremsvorgang vorüber ist, kann das Fahrer das Reisegeschwindigkeitssteuersystem
erneut aktivieren, um das Kraftfahrzeug wieder auf die Bezugsreisegeschwindigkeit
zu beschleunigen. Derartige bekannte Reisegeschwindigkeitssteuersysteme haben eine
komplizierte Schaltung verwendet und sind sehr kostspielig.
-
Der Erfindung liegt die A u f g a b e zugrunde, ein Geschwindigkeitssteuersystem
der eingangs näher erläuterten Art zu schaffen, welches bei besonders hoher Zuverlässigkeit
zugleich sehr einfach und sehr preiswert ist.
-
Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren
niedergelegten Merkmale.
-
Nach dem Grundgedanken der Erfindung wird somit eine logische Schaltung
als Geschwindigkeitssteuersystem verwendet. Diese logische Schaltung weist eine
Zählsignalschaltung auf, welche dazu dient, ein erstes Zählsignal zu erzeugen, welches
für eine erste Geschwindigkeit repräsentativ ist, und um ein zweites Zählsignal
zu erzeugen, welches für eine zweite Geschwindigkeit repräsentativ ist. Die logische
Schaltung weist einen ersten Binärzähler auf, welcher mit der Zählsignalschaltung
verbunden ist, um von einem Anfangswert auf die erste Binärzahl hochzuzählen, welche
für die erste Geschwindigkeit repräsentativ ist, und zwar in Reaktion auf das erste
Zählsignal. Der erste binärzähler zählt auch von dem Anfangswert auf eine zweite
Binärzahl, welche fur eine zweite Geschwindigkeit repräsentativ ist. Die Logikschaltung
weist auch einen zweiten Binärzähler auf, welcher mit der Zählsignalschaltung verbunden
ist und mit dem ersten Binärzähler, um das logische Komplement der ersten Binärzahl
aufzunehmen und zu speichern und um von dem Komplement aus auf eine dritte Binärzahl
zu zählen. Das erfindungsgemäße System weist weiterhin eine Dekodierschaltung auf,
welche mit dem zweiten Binärzähler verbunden ist, um die Inhalte des zweiten Binärzählers
zu interpretieren und um die algebraische Differenz zwischen der ersten und der
zweiten Binärzahl zu bilden.
-
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung
beschrieben; in dieser zeigen: Fig. 1 ein Diagramm der Schaltung der Zähler und
Register einer bevorzugten Ausführungsform des Erfindungsgegenstandes, Fig. 2 ein
Zeitdiagramm, welches die Eingangssignale darstellt, welche der Schaltung gemäß
Fig. 1 zugeführt werden,
Fig. 3 ein detailierteres Diagramm der
in der Fig. 1 dargestellten Ausführungsform des Erfindungsgegenstandes, Fig. 4a
bis 4e jeweils ein Schaltschema, welches diejenige Schaltung veranschaulicht, welche
in dem Blockdiagramm gemäß Fig. 3 dargestellt ist, und Fig. 5 ein Blockdiagramm,
welches die Kombination der Schaltung gemäß Fig. 1 mit Dekodierern veranschaulicht,
um die Ausgangs signale des Fehlerregisters und des Beschleunigungsregisters zu
interpretieren.
-
Gemäß Fig. 1 weist die Geschwindigkeitssteuerschaltung 10 ein Beschleunigungsregister
12 auf, welches als binärer Aufwärtszähler ausgebildet ist, der in Reaktion auf
einen Impuls erhöht wird, welcher dem Eingang T (Triggereingang) zugeführt wird,
der an die Leitung 44 angeschlossen ist. Das Beschleunigungsregister 12 weist 8
Ausgänge Q1-Q8 auf, die jeweils mit den acht Leitungen 62 verbunden sind, welche
mit Al, A2, A4, A8, A 16, A32, A64 und A128 bezeichnet sind. Das Beschleunigungsregister
12 weist auch Einstelleingänge P1 bis P8 auf, mit welchen eine Anfangszahl in das
Beschleunigungsregister 12 geladen werden kann. Die Kreise wie 60' am Eingang P1-P8
des Beschleunigungsregisters 12 entsprechen einer Inversion des logischen Pegels.
-
In Reaktion auf einen Impuls am Eingang L (Last) des Beschleunigungsregisters
12 verursachen die Spannungen auf den Leitungen V1, V2, V4, V8, V16, V32, V64 und
V128 das Komplement der Binärzahl im Zählregister 14, welches in die entsprechenden
Bits des Beschleunigungsregisters 12 zu laden ist. Jeder Impuls auf dem Eingang
T führt zu einer Erhöhung des Zählers gegenüber der anfänglich eingegebenen Binärzahl.
Das Flip-Flop 48 hat einen Eingang T (Triggereingang), welcher mit der Leitung 52
verbunden ist, die an A128 angeschlossen ist , und enthält das Uberlaufbit vom Beschleunigungsregister
12. Der Ausgang Q des Flip-Flops 48 ist mit einer Leitung 50 verbunden, die ein
Signal
AOF (Uberlauf A) erzeugt. Der Rückstelleingang R des Flip-Flops 48 ist mit einer
mit XFER bezeichneten Leitung 28 verbunden (Übertragung). Das Flip-Flop 48 kann
als ein neuntes Bit des Beschleunigungsregisters 12 angesehen werden. Im wesentlichen
ist das Beschleunigungsregister 12 ein herkömmlicher, einstellbarer Aufwärtszähler,
der auf verschiedene bekannte Arten gerätetechnisch verwirklicht werden kann.
-
Das eigentliche Zählregister 14 ist ein rückstellbarer Acht-Bit-Aufwärtszähler.
Gemäß der Darstellung sind die Ausgänge Q1-Q8 mit den Leitungen 60 verbunden, welche
jeweils mit V1, V2, V4, V8, V16, V32, V64 und V128 dargestellt sind. Ein Impuls
auf der Rückstelleitung 46, welcher dem Rückstelleingang R des eigentlichen Zählregisters
14 zugeführt wird, bewirkt, daß alle Ausgänge Q auf jeweils "O" zurückgestellt werden.
-
Die EingänEe Q1-Q8 sind gemäß der darstellung mit den Leitungen 58
verbunden, welche jeweils mit V1, V2, V4, V8, V16, V32, V64 und V71 bezeichnet sind.
Der Eingang T des eigentlichen Zählregisters 14 ist auch mit der Leitung 44 verbunden.
Die Zählimpulse, welche der Leitung 44 zugeführt werden, sind in der dritten Wellenform
in der Fig. 2 dargestellt und werden durch das ODER-Gatter 30A erzeugt, dessen Ausgang
mit der Leitung 44 verbunden ist und dessen einer Eingang mit dem UND-Gatter 38
über die Leitung 39 verbunden ist und dessen anderer Eingang mit einem Knoten 30B
verbunden ist, dem ein Signal zugeführt wird, welches mit ACCEL (Beschleunigung)
bezeichnet ist. Das UND-Gatter 38 hat einen Geschwindigkeitseingang 40 und einen
Abtasteingang 42. Die Abtastwellenform und die Geschwindigkeitswellenform sind in
der Fig. 2 dargestellt. Es ist zu bemerken, daß das ODER-Gatter 30A und das UND-Gatter
38 jeweils auch als NAND-Gatter bzw. NOR-Gatter ausgebildet sein könnten.
-
Hauptsächlich wird an das Gatter 38 die Anforderung gestellt, daß
es an seinem Ausgang einen Zählimpuls erzeugt, welcher der Koinzidenz eines Abtastsignals
am Eingang 42 und eines Geschwindigkeitssignals am Eingang 40 entspricht. Die Hauptanforderung
an
das Gatter 30A besteht darin, daß es einen Zählimpuls auf der Leitung 44 in Reaktion
darauf erzeugt, daß entweder ein Impuls am Ausgang des Gatters 38 oder ein Impuls
am Eingang 30B vorhanden ist.
-
Es ist zu bemerken, daß die Ausgänge Q des eigentlichen Zählregisters
direkt mit den Eingängen P des Beschleunigungsregisters 12 verbunden werden könnten,
so daß dadurch die Notwendigkeit für eine zusätzliche Inversion entfällt, welche
durch die Kreise 60' veranschaulicht ist. Zur Vereinfachung sind die Anschlüsse
gemäß Fig. 1 dargestellt worden. Eine genauere gerätetechnische Ausführung der Schaltung
gemäß Fuig. 1 ist in den Fig. 3 sowie 4a-4e wiedergegeben.
-
Das Bezugszählregister 16 ist ein Acht-Bit-Register mit einer Verriegelung,
welches Eingänge D1-D8 aufweist, einen Eingang L (Verriegelung) und Ausgänge Q1-Q8
hat. Die Kreise wie 17' stellen die Invertierung der Eingangssignale D des Bezugszählregisters
16 dar. Der Eingang L ist mit der Leitung 30 verbunden, die ihrerseits mit dem Ausgang
des UND-Gatters 32 verbunden ist, welches Impulse auf der Leitung 30 erzeugt, wenn
eine Koinzidenz zwischen einem Leseimpuls auf der Leitung 34 und einem Anforderungs-Bezugs-Befehl
auf dem Eingang 36 auftritt.
-
Ein Fehlerregister 18 ist ein einstellbarer Acht-Bit-Aufwärtszähler,
der im wesentlichen ähnlich aufgebaut sein kann wie das Beschleunigungsregister
12. Die Ausgänge Q1-Q8 sind mit Leitungen 20 verbunden, auf welchen die Ziffern
des binären Fehlerwortes E1, E2, E4, E8, E16, E32, E64 und E128 sind.
-
Der Eingang T ist mit der Leitung 44 verbunden, und der Eingang L
ist mit einer mit QFER bezeichneten Leitung 28 verbunden. Die kleinen Kreise wie
54 stellen eine Invertierung an den Eingängen P1-P8 dar. Ein Uberlauf-Flip-Flop
22 hat einen Eingang T, welcher mit E128 verbunden ist, und es hat weiterhin
einen
Eingang R, welcher mit der Leitung 28 verbunden ist.
-
Der Ausgang Q des Flip-Flops 22 ist mit der mit EOF (Überlauf E) bezeichneten
Leitung 26 verbunden.
-
Die Fig. 2 zeigt ein Zeitdiagramm, welches zur Erläuterung der Arbeitsweise
der in der Fig. 1 dargestellten Ausführungsform des Erfindungsgegenstandes dient.
Das Geschwindigkeitseingangssignal ist die Folge von Impulsen B, wobei die Zeit
auf der horizontalen Achse aufgetragen ist. Bei einem Geschwindigkeitssteuersystem
für ein Kraftfahrzeug könnten die Impulse B durch einen magnetischen Aufnehmer erzeugt
werden, welcher mit einem Schwungrad ausgestattet ist, welches mit dem Tachometer
verbunden ist. Die Abtastwellenform weist einige breite Impulse A auf. Die Schaltang
in der Fig. 1 mit dem UND-Gatter 38 und dem ODER-Gutter 30A tastet die Geschwindigkeitseingangswellenform
während der Abtastimpulse ab, um die Zählwellenform C auf der Leitung 44 zu erzeugen.
Die drei Impulse G erscheinen auf der Leitung 44 in Reaktion auf die drei entsprechenden
Impulse, welche dem Beschleunigungseingang 30B zugeführt werden. (Es ist zu bemerken,
daß die Geschwindigkeit oder die Lineargeschwindigkeit oder die Winkelgeschwindigkeit
von anderen Systemen als Kraftfahrzeugen verarbeitet werden könnten.) Während des
Lesevorgangs wird der Impuls D der Leitung 34 zugeführt. Wenn es erwünscht ist,
den Inhalt des eigentlichen Zählregisters 14 abzuspeichern, wird ein positiver Impuls
dem Anforderungs-Bezugs-Eingang 36 zugeführt, welcher ein Signal auf dem Eingang
L des Bezugszählerregisters 16 erzeugt. Die Impulse G auf der Leitung 44 werden
zugeführt, nachdem die Bezugszählung gespeichert ist. Der Impuls E wird der Leitung
28 zugeführt und bewirkt, daß das Komplement des Inhalts des Bezugszählregisters
16 in das Fehlerregister 18 gespeichert wird und bewirkt weiterhin, daß das Komplement
des Inhalts des eigentlichen Zählregisters 14 in das Beschleunigungsregister 12
geladen
wird. Der Rückstellimpuls F wird der Leitung 46 zugeführt und stellt die Inhalte
des eigentlichen Zählregisters 12 auf "O" zurück. Während der nachfolgenden Abtastzeit
zählt das eigentliche Zählregister 14 während der Impulse C' aufwärts, und das Fehlerregister
18 und das Beschleunigungsregister 12 werden um dieselbe Anzahl von Schritten erhöht,
gemessen von den zuvor geladenen und komplementierten Binärzahlen, welche während
des mit XFER bezeichneten Impulses E geladen wurden.
-
Die Impulse D, G, E und F treten als nicht überlappende Impulse zwischen
den Abtastzeiten in der jeweils vorgegebenen Reihenfolge auf.
-
Irgendwelche Überlaufsignale, welche sich ergeben, werden jeweils
in die Flip-Flops 22 bzw. 48 geladen.
-
In der Fig. 3 ist ein detailierteres Diagramm der Ausführungsform
der Erfindung dargestellt, welches in der Fig. 1 in Form eines Blockdiagramms veranschaulicht
ist. Eine weitere Beschreibung der Einzelheiten der Fig. 3 dürfte nicht erforderlich
sein, um den Fachmann in die Lage zu versetzen, die Erfindung nachzuarbeiten. Die
verschiedenen Leitungen der Fig. 3 sind in derselben Weise wie in der Fig. 1 bezeichnet.
Die Fig. 4a-4e veranschaulicht bevorzugte Ausführungsformen der verschiedenen Flip-Flops
in der Fig. 3. Die Symbole wie 371 stellen CMOS-Übertragungsgatter dar (komplementäre
Metalloxidsilizium-Gatter), die jeweils einen P-Kanal MOSFET (Metalloxidhalbleiter-Feldeffekttransistor)
und einen N-Kanal MOSFET aufweisen, die parallel geschaltet sind, wobei ihre jeweiligen
Gate-Elektroden mit komplementären Logiksignalen verbunden sind.
-
Die Symbole wie 372 stellen jeweils einen P-Kanal-MOSFET dar, während
die Symbole wie 373 jeweils einen N-Kanal-MOSFET bezeichnen. Die Inverter wie 374
und 375 in den Fig. 4a-4e stellen CMOS-Inverter dar, beispielsweise den Inverter
375,
der eine wesentlich geringere Ausgangstreiberkapazität hat
als die Inverter wie 374, was an sich bekannt ist. Für weitere Einzelheiten im Hinblick
auf MOS- und CMOS-Schaltungen wird auf "Physics and Technology of Semiconductor
Devices" von A. S. Grove (1967) und auch auf "Manual for Integrated Circuit Users"
von John D. Lenk (1973), Reston Publishing Co., Va, hingewiesen.
-
Die kig. 5 veranschaulicht die Fehlerregister 18', welche Fehlerregister
18 und ein Überlauf-Flip-Flop 22 gemäß Fig. 1 aufweisen könnten. Das Beschleunigungsregister
12' in der Fig. 5 entspricht dem Beschleunigungsregister 12, plus dem Überlauf-Flip-Flop
48 in der Fig. 1. Eine Dekodierschaltung 18A ist mit den Ausgängen El, E2, E4, E8,
E16, E32, E64 und E128 verbunden.
-
Die Dekodierschaltung 18A weist eine Kombination von Logikgattern
auf, welche die verschiedenen wesentlichen Konfigurationen dieser Signale dekodieren.
Genauer gesagt, die Dekodierschaltung 18A ermittelt den Zustand, in welchem E1 bis
E128 alle gleich "1" sind und EOF gleich "O" ist. Die Dekodierschaltung 18A ermittelt
auch, wann E1-E128 nicht alle "1" sind und EOF gleich einer logischen "O" ist. Diese
Dekodierschaltung ermittelt weiterhin, wann EOF einer logischen "1" entspricht.
Die Bedeutung dieser drei Zustände wird nachfolgend erläutert. Die Dekodierschaltung
18B bewirkt im wesentlichen dieselbe Dekodierung von A1-A128 und von AOF.
-
Der Grund dafür, daß die Dekodierschaltungen 18A und 18B diese Funktionen
ausführen, besteht darin, daß dann, wenn ein Zähler (beispielsweise das Beschleunigungsregister
12) mit einem invertierten Bitmuster einer ersten Binärzahl beladen wird, das Ergebnis
in diesem Zähler nach einer weiteren Aufwärtszählung von diesem invertierten Bitmuster
aus um eine Anzahl von Zählungen, deren Summe gleich einer zweiten Binärzahl ist,
folgendes
ist: (Regel l) - Wenn die erste Binärzahl gleich der zweiten Binärzahl ist, ist
der überlauf eine logische "O", und der Zähler enthält jeweils eine logische "1";
(Regel II) - wenn die zweite Binärzahl größer ist als die erste Binärzahl, ist der
Überlauf eine logische "1", und der Unterschied zwischen der zweiten Binärzahl und
der ersten Binärzahl ist gleich dem Zählerstand plus 1; (Regel III) - wenn die erste
Binärzahl größer ist als die zweite Binärzahl, ist der Überlauf eine logische "O",
und der Unterschied zwischen der ersten Binärzahl und der zweiten Binärzahl ist
gleich dem Komplement der Zählerinhalte.
-
Der Fachmann kann die Richtigkeit der obigen Aussagen leicht überprüfen.
Es wird in diesem Zusammenhang auch auf "Principles of Logic Design von John N.
Warfield (1963), Ginn & Company, Boston, Massachussets, hingewiesen.
-
Die Arbeitsweise kann am besten anhand des Diagramms der Fig. 1, des
Zeitdiagramms der Fig. 2 und der Wahrheitstabellen entsprechend der Tabelle 1 erläutert
werden. In der Tabelle I sind sechs Wahrheitstabellen dargestellt, von denen eine
jedem der Zeitrahmen 1-6 entspricht. Die zweite Spalte der Tabelle I, welche im
Kopf die Überschrift "Schritt" aufweist, enthält für jede Wahrheitstabelle die entsprechenden
Vorgänge, welche im Zeitdiagramm niedergelegt sind. Bcispielsweise ist mit Abtasten
die Zählung angesprochen, welche während der Abtastwellenform der Fig. 2 auftritt.
Abtastende bezieht sich auf den Inhalt jedes der Zähler am Ende des Abtastimpulses
A. Es ist zu bemerken, daß die Wahrheitstabellen die Registerinhalte für jedes der
vier Register in der Fig. 1 während jedes der sechs Zeitrahmen angeben. Die Register
werden durch die Bezeichnungen identifiziert, welche ihren Ausgängen zugeordnet
sind. Beispielsweise ist das Fehlerregister 18 in der Tabelle I durch
| Zeit- |
| rahmen Schritt |
| Abtasten X------------------- #--------------- |
| Abtastende #------------------------ #---------------------
X--------------------- X------------------------ |
| 1 Lesen (Speichem) #------------------------ 0 1 1 0 0 1 1
0 0 1 1 0 0 1 1 0 #------------------------ |
| Übertragung 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 #------------------------ |
| Rückstellen 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 0 1 0 0 1 1 0 0 1 |
| Abtasten X------------------------ 0 1 1 0 0 1 1 0 X---------------------
X------------------------ |
| Abtastende 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1
1 1 |
| 2 Lesen 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 |
| Übertragung 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 0 0 1 1 0
0 1 |
| Rückstellen 0 1 0 0 1 1 0 0 1 identisch 0 0 0 0 0 0 0 0 0 1
0 0 1 1 0 0 1 |
| Abtasten X------------------------ 0 1 1 0 0 1 1 0 X---------------------
X------------------------ |
| Abtastende 1 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 0 0 0
0 0 |
| 3 Lesen 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 0 0 0 0 0 |
| Übertragung 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 0
0 0 |
| Rückstellen 0 1 0 0 1 1 0 0 1 identisch 0 0 0 0 0 0 0 0 0 1
0 0 1 1 0 0 0 |
| Abtasten X------------------------ 0 1 1 0 0 1 1 0 X---------------------
X------------------------ |
| Abtastende 1 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1
1 1 |
| 4 Lesen 1 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 |
| Übertragung 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 0
0 0 |
| Rückstellen 0 1 0 0 1 1 0 0 1 identisch 0 0 0 0 0 0 0 0 0 1
0 0 1 1 0 0 0 |
| Abtasten X------------------------ 0 1 1 0 0 1 1 0 X---------------------
X------------------------ |
| Abtastende 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1
1 0 |
| 5 Lesen 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 |
| Übertragung 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 0 0 1 1 0
0 1 |
| Rückstellen 0 1 0 0 1 1 0 0 1 identisch 0 0 0 0 0 0 0 0 0 1
0 0 1 1 0 0 1 |
| Abtasten X------------------------ 0 1 1 0 0 1 1 0 X---------------------
X------------------------ |
| Abtastende 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1
1 1 |
| 6 Lesen 0 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 |
| Übertragung 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 0 0 1 1 0
0 1 |
| Rückstellen 0 1 0 0 1 1 0 0 1 identisch 0 0 0 0 0 0 0 0 0 1
0 0 1 1 0 0 1 |
TABELLE I
seine Ausgänge E1-E128 und EOF bezeichnet. In ähnlicher
Weise ist das eigentliche Zählregister 14 durch V1-V128 bezeichnet, das Bezugszählregister
16 ist durch S1-S128 bezeichnet und das Beschleunigungsregister 12 ist durch A1-A128
und AOF bezeichnet. Der Buchstabe X wird in der Tabelle I dazu verwendet, einen
uniteressanten Zustand zu bezeichnen, in welchem die Zähler im Begriff sind zu zählen
und unbestimmte Ergebnisse enthalten, die ohne besondere Bedeutung sind. Das Symbol
kennzeichnet ebenfalls eine uninteressante Situation, in welcher die Inhalte der
Register während des ersten und des zweiten Arbeitsganges des anfänglichen Zeitrahmens
bedeutungslos sind.
-
Während der Abtastzeit zählen die Beschleunigungsregister 12, das
eigentliche Zählregister 14 und das Fehlerregister 18 alle aufwärts, und zwar um
jeweils einen Schritt oder einen Zählerstand für jeden Zählimpuls gemäß Fig. 2.
Während des Leseimpulses wird dann, wenn es gewünscht wird, die Inhalte des tatsächlichen
Zählregisters im Bezugszählregister 16 abzuspeichern, ein Impuls auf der Leitung
30 erzeugt. In der Tabelle I wird angenommen, daß nur während des Zeitrahmens 1
eine Bezugsgeschwindigkeit 01100110 geladen wird. Der mit XFER bezeichnete Übertragungsvorgang,
welcher durch E in der Fig. 2 bezeichnet wird, führt dazu, daß die Inhalte des Bezugszählregisters
16 komplementiert werden und in das Fehlerregister 18 eingegeben werden, wobei gleichzeitig
das Komplement des eigentlichen Zählregisters in das Beschleunigungsregister eingegeben
wird. Der Rückstellvorgang, welcher durch den Impuls F in der Fig. 2 dargestellt
ist, führt nur dazu, daß das eigentliche Zählregister 14 jeweils auf "O" zurückgestellt
wird. Die Impulse G in der Fig. 2 und der zugehörige Betrieb der Schaltung werden
unten erläutert und sind in der Tabelle I nicht berücksichtigt. Unter Bezugnahme
auf den Zeitrahmen 1 in der Tabelle I wird angenommen, daß während des Abtastimpulses
A
das eigentliche Zählregister 14, welches nachfolgend als "V-Zähler"
bezeichnet wird, die Zahl 01100110 zählt, welche der Dezimalzahl 102 entspricht.
Das Fehlerregister 18, welches nachfolgend als "E-Register" bezeichnet wird, und
das Beschleunigungsregister 12, welches nachfolgend als "A-Register" bezeichnet
wird, zählen auch während der Abtastzeit, wobei jedoch ihr Inhalt am Ende der Abtastzeit
im Zeitrahmen 1 ohne Bedeutung ist. Danach wird das binäre Äquivalent der Dezimalzahl
102, welche im V-Register gespeichert ist, in das Bezugszählregister 16 gespeichert,
welches nachfolgend als "S-Register" bezeichnet wird. Es ist ersichtlich, daß für
den Rest des in der Tabelle I dargestellten Beispiels die binäre Version der Zahl
102 im S-Register gespeichert bleibt, d. h. es wird keine neue Bezugsgeschwindigkeit
eingegeben. Das nächste Ereignis ist eine Übertragung, bei welcher die Zahl 01100110,
welche im S-Register gespeichert ist, invertiert wird, so daß sich 10011001 ergibt,
und in das E-Register abgespeichert wird.
-
Weiterhin werden die Inhalte des V-Registers, nämlich 01100110 invertiert
und in das A-Register gespeichert, so daß im A-register 10011001 gespeichert ist.
Während des Übertregungsimpulses werden auch die Überlafbits des E-Registers und
des A-Registers (EOF bzw. AOF) auf "O" jeweils zurückgestellt.
-
Das letzte Ereignis im Zeitrahmen 1 ist das Auftreten des Rückstellimpulses,
welcher das V-Register jeweils auf "O" zurückstellt. Während des zweiten Zeitrahmens
sei angenommen, daß die Geschwindigkeit des Fahrzeuges unverändert ist, so daß folglich
beim Abtastende das V-Register noch die Zahl 01100110 enthält, welche der Dezimalzahl
102 entspricht. Während. dieses Zählvorganges zählen sowohl das E-Register als auch
das A-Register aufwärts, bis überall eine "1" vorhanden ist, ohne daß ein Überlauf
auftritt. Gemäß Regel I bedeutet dies, daß die Abtastgeschwindigkeit, welche im
S-Register gespeichert ist, gleich der neuen Zählung ist, und es bedeutet weiterhin,
daß die neue Zählung gleich der vorhergehenden Zählung ist, so daß keine Beschleunigung
stattgefunden hat. Während des
Übertragungsvorganges im Zeitrahmen
2 werden die Inhalte des S-Registers, nämlich 01100110, in das E-Register geladen,
und die Inhalte des V-Registers, nämlich 01100110, werden auch invertiert und in
das A-Register geladen. Während des Zeitrahmens 3 wird die Geschwindigkeit etwas
erhöht, so daß durch das Abtastende der V-Zähler von "O" auf 01100111 hochgezählt
hat, was der Dezimalzahl 103 entspricht. Während dieser Zeit hat der E-Zähler um
dieselbe Anzahl von Zählungen von 010011001 auf jeweils "O" hochgezählt, mit einem
tberlauf von 1, und der A-Zähler hat auch auf jeweils "O" hochgezählt, mit einem
Überlauf von 1. Gemäß Regel II ist der Unterschied zwischen der Bezugszahl und der
neuen Abtastzählung gleich den Registerinhalten plus 1, weil der Überlauf sowohl
im E als auch im A-Register gleich 1 ist. Deshalb stellen die Inhalte des Fehlerregisters
eine Zunahme von 1 über der Bezugsgeschwindigkeit dar, und die Inhalte des A-Registers
stellen eine Zunahme von 1 über der vorherigen Abtastgeschwindigkeit dar. Während
des Zeitrahmens 4 hat am Abtastende das V-Register auf die binäre Darstellung einer
Dezimalzahl 103 hochgezählt, was der vorhergehenden Geschwindigkeit entspricht.
Deshalb ist die Beschleunigung gleich C, und das Beschleunigungsregister hat einen
Überlauf von "O" plus jeweils "1". Das Fehlerregister zeigt einen Fehler von 1 gegenüber
der gespeicherten Bezugszahl 102 an. während des Zeitrahmens 5 fällt die Geschwindigkeit
auf das binäre Äquivalent der Dezimalzahl 102 ab, so daß das Fehlerregister keinen
Fehler in bezug auf die gespeicherte Bezugszahl anzeigt, d. h. einen Überlauf von
"O" plus jeweils "1", während das Beschleunigungsregister einen Überlauf "O" und
11111110 anzeigt, was gemäß Regel III invertiert werden sollte, um die Verzögerung
anzugeben, welche gleich "1" ist.
-
Im Zeitrahmen 6 zählt der V-Zähler auf 102 hoch, wodurch keine Geschwindigkeitsveränderung
angegeben wird. Das Ergebnis ist hier exakt dasseloe wie im Zeitrahmen 2.
-
Anschließend wird auf die drei Impulse G der Zählerwellenform gemäß
Fig. 2 Bezug genommen. Diese drei Impulse stellen das Maß der Veränderung (Beschleunigung)
dar, welches zwischen zwei aufeinander folgenden Abtastungen der Inhalte des eigentlichen
Zählregisters 14 gewünscht wird. Nachdem das eigentliche Zählregister 14 die Impulse
C gezählt hat, um die gegenwärtige Geschwindigkeit zu ermitteln und darzustellen,
und nach dem Leseimpuls D, jedoch vor dem Übertragungsimpuls E, treten die drei
Zählungen auf, welche den Impulsen G entsprechen. Sie ergeben sich aus den drei
Impulsen, welche dem mit ACCEL bezeichneten Eingang 30B des ODER-Gatters 30A zugeführt
werden, wodurch das Beschleunigungsregister 12, das eigentliche Zählregister 14
und das Fehlerregister 18 jeweils ihren Zählerstand um drei erhöhen. Anschließend
wird durch den Übertragungsimpuls die invertierte Bezugszahl im Bezugszählregister
16 wieder in das Fehlerregister 18 zurückgespeichert, so daß die drei zusätzlichen
Zählungen nicht länger im Fehlerregister 18 erkennbar sind. Die neue Gesamtzählung
im eigentlichen Zählregister 14 wird in das Beschleunigungsregister 12 invertiert.
-
Der Rückstellimpuls F stellt das eigentliche Zählregister 14 auf jeweils
"O" zurück. Dann zählt während der nächsten Abtastzählung das eigentliche Zählregister
14 die neue Abtastgeschwindigkeit, und das Beschleunigungsregister 12 zählt aufwärts,
von dem Komplement der führeren Abtastzählung, plus den zusätzlichen drei Beschleunigungsimpulsen.
Somit werden die Inhalte des Beschleunigungsregisters 12, welche durch die Dekodierschaltung
18B dekodiert werden (siehe Fig. 5), einen Unterschied zwischen der gegenwärtigen
Abtastgeschwindigkeit und der vorhergehenden Abtastgeschwindigkeit zeigen, welcher
künstlich durch die Zählung von drei Impulsen erhöht wurde.
-
Dieser Unterschied kann dazu verwendet werden, eine Beschleunigungsrate
zu ermitteln, welche der Anzahl der Impulse G pro Abtastzeit entspricht. Der im
Beschleunigungsregister 12 ermittelte Unterschied ist entweder negativ, gleich Null
oder positiv, was davon abhängt, ob die Inhalte des tatsächlichen
Zählregisters
14 kleiner, gleich oder größer sind als die Veränderung in der Zählung, welche künstlich
durch die Impulse G herbeigeführt wurde. Weiterhin kann auch die Anzahl der Impulse
G verändert werden, um das Maß der Beschleunigung unter bestimmten Betriebsbedingungen
zu vergrößeren oder zu verkleinern. Somit kann beispielsweise die gewünschte Beschleunigung
von einer Anzahl von Impulsen G verändert werden, wenn eine große Differenz zwischen
der gegenwärtigen Geschwindigkeit und der gespeicherten Bezugsgeschwindigkeit vorhanden
ist und zwar auf nur einen Impuls, wenn die tatsächliche Geschwindigkeit sehr nahe
bei der Bezugsgeschwindigkeit liegt. Es könnte auch das eigentliche Zählregister
14 als aufwärts-abwärts-Zähler ausgebildet sein, damit die Anzahl der Impulse G
sowohl eine Beschleunigungs- als auch eine Verzögerungssteuerung über einen großen
Bereich liefern könnte.