DE2556359A1 - Verfahren und schaltungsanordnung zur seriellen geschwindigkeitsunabhaengigen datenuebertragung - Google Patents

Description

51-01403 Ge ?.5. Dezember 1975

HONEYWELL INFORMATION SYSTEMS INC.

200 Smith Street
Waltham, Mass., USA

Verfahren und Schaltungsanordnung zur seriellen geschwindigkeitsunabhängigen Datenübertragung.

Einrichtungen zur seriellen Übertragung von Daten in einer geschwindigkeitsabhängigen Weise sind im Stand der Technik bestens bekannt. Alle diese geschwindigkeitsabhängigen Einrichtungen sind durch den Umstand gekennzeichnet, daß der Datenempfänger in der Lage sein muß, Daten mit der Geschwindigkeit zu erkennen, mit der ein Datenverteiler die Daten überträgt. Der Empfänger benutzt daher ein entsprechendes Zeitelement zur Unterscheidung verschiedener Informationsteile, wie sie vom Datenverteiler ausgegeben werden.

Typische geschwindigkeitsabhängige Übertragungssysteme machen von einer Gleichsspannungs- bzw. Wechselspannungsübertragung Gebrauch, wie dies in den Kapiteln 6,7 und 8 des Buches "Telecommunications and the Computer" von James Martin, Prentice-Hall, Englewood Cliffs, N.J., 1969 beschrieben wurde. Bei der Gleichsspannungsübertragung werden die Daten in Form von zwei logischen Pegeln übertragen., die allgemein als Zeichen und Leerstellen bezeichnet werden können. Die Zeichen und Leerstellen sind so codiert, daß sie Buchstaben und Zahlen darstellen.

609826/0299

Eine Codierung für Buchstaben und Zahlen kann von fünf Informationsbits Gebrauch machen, wobei ein Zeichen oder eine Leerstelle jeweils ein Bit darstellt. Ein solcher Code ist beispielsweise als Fernschreibcode bekannt. Das Zeitelement und damit die Geschwindigkeitsabhängigkeit ergibt sich bei einer Gleichsspannungsübertragung beispielsweise durch den Umstand, daß zwei oder mehr aufeinander folgende Informationsbits den gleichen Wert und damit den gleichen logischen Pegel aufweisen. Um in diesem Fall festzustellen, daß zwei oder mehr verschiedene Bits übertragen worden sind, muß ein Zeitrahmen definiert werden, in welchem der Wert des von dem Datenverteiler abgegebenen Signal abgetastet werden muß. In dem Fall, wo beispielsweise zwei Zeichen hintereinander gesendet werden, müssen die beiden aufeinanderfolgenden Abtastungen des Datenempfängers jeweils Werte mit einem hohen logischen Pegel feststellen. Durch die Einführung dieses Zeitelementes ergibt sich die Geschwindigkeitsabhängigkeit der übertragungseinrichtung. Bei einer Abtastfrequenz des Empfängers von beispielsweise 1000 Abtastungen pro Sekunde ergibt sich zwangsläufig die Forderung, daß die Datenverteilung mit der gleichen Frequenz erfolgen muß, d. h. daß im Hinblick auf einen geeigneten Datenempfang der Datenverteiler ebenfalls 1000 Informationsbits pro Sekunde abgeben muß.

Durch Beendigung einer codierten Zeichenfolge von beispielsweise 5 Bits durch ein Stop-Bit kann in Gleichspannungs-Übertragungssystemen dem Umstand Rechnung getragen werden, daß der Datenverteiler und der Datenempfänger auf Grund der Ungenauigkeit der physikalischen Komponenten nicht genau die gleiche Sendebzw. Empfangsfrequenz aufweisen. Ebenso kann ein Start-Bit verwendet werden, welches gewöhnlicherweise aus einer Leerstelle besteht und den Beginn eines Zeichens festlegt, sowie dem Empfänger die Abtastung der gewünschten Anzahl von Bits signalisiert. Das Stop-Bit besteht gewöhnlicherweise aus einem Zeichen. Die Dauer des Stop-Bits wird üblicherweise etwas länger gewählt, so daß es - da es dem codierten Zeichen nachfolgt - dem Datenempfänger gestattet, das Ende des Zeichens auch dann festzustellen, wenn die Abtastfrequenz des Empfängers gegenüber dem

609826/0299

-3- 2S56359

vorgegebenen Zeitelement eine gewisse Verschiebung aufweist. Das Stop-Bit weist üblicherweise die 1,5-fache Länge eines Zeichens oder einer Leerstelle innerhalb des codierten Zeichens auf.

Die WechselSpannungsübertragung beruht auf einer Erweiterung der Prinzipien der Gleichspannungsübertragung. Die Wechselspannungsübertragung macht von einer Modulation der durch Gleichspannungen repräsentierten Zeichen und Leerstellen Gebrauch, wodurch eine Signalübertragung über große Entfernungen ermöglicht wird und sie demoduliert diese Signale wiederum in Zeichen und Leerstellen auf der Empfangsseite. Eine häufig verwendete Technik der Verschlüsselung bei der Wechselspannungsübertragung macht von einer Frequenzverschiebung Gebrauch.

Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Datenübertragung anzugeben, welches geschwindigkeitsunabhängig arbeitet. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Verfahrensmerkmale sowie eine Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens sind in den Unteransprüchen gekennzeichnet.

Anhand eines in den Figuren der beiliegenden Zeichnungen dargestellten Ausführungsbeispieles sei das erfindungsgemäße Verfahren sowie eine Schaltungsanordnung zur Durchführung dieses Verfahrens im folgenden näher beschrieben. Es zeigen:

Figur 1 ein Blockdiagramm des erfindungsgemäßen Systems, Figur 2 ein Blockdiagramm eines Datenverteilers, welcher zwischen einer Datenquelle und einem Signalsender angeordnet ist und die Daten in serieller Weise in einer geschwindigkeitsunabhängigen Weise überträgt, -

609828/0299

Figur 3 eine Logikschaltung des Datenverteilers, Figur 4 ein Blockdiagramm eines Datenempfängers, welcher zwischen dem Signalempfänger und einer Datenaufnahme angeordnet ist und die Daten seriell in einer geschwindigkeitsunabhängigen Weise überträgt,

Figur 5 eine Logikschaltung des Datenempfängers und Figur 6 die zeitliche Darstellung der Datenübertragung von einer Datenquelle zu einer Datenaufnahme in einer geschwindigkeitsunabhängigen Weise.

Gemäß Figur 1 ist die grundlegende Schaltungsanordnung zur Übertragung von Daten von einer Datenquelle zu einer Datenaufnahme über einen Signalpfad in einer geschwindigkeitsunabhängigen Weise dargestellt. In diesem Beispiel arbeitet die grundlegende Schaltungsanordnung mit einem Signalsender 103 und einem Signalempfänger 104 zusammen. Die grundlegende Schaltungsanordnung lässt sich in zwei Teile folgendermaßen aufspalten:

a) Einen Datenverteiler 102 im folgenden als Gerät A bezeichnet, welches zwischen der Datenquelle 101 und dem Signalsender 103 angeordnet ist und

b) einen Datenaufnehmer 105, der im folgenden als Gerät B bezeichnet sei, welcher zwischen dem Signalempfänger 104 und der Datenaufnahme 106 angeordnet ist.

Um eine wirksame Zusammenarbeit mit dem Gerät A-102 zu gestatten, ist es erforderlich, die Datenquelle 101 mit gewissen Fähigkeiten zu versehen. Diese Fähigkeiten sind folgende:

1) Die Fähigkeit, den Zustand eines Zustands-Flip-Flops S zu erfassen, welches einen Teil des Gerätes A bildet und dieses Flip-Flop in den Zustand "1" zu setzen, falls dies erforderlich ist.

2) Die Fähigkeit, ein Schieberegister R mit auszusendenden Daten zu laden, wobei dieses Schieberegister ein Teil des Gerätes A ist.

609626/0299

3) Die Fähigkeit, den Inhalt eines Zählers C auf irgendeinen Wert η zu setzen, wobei dieser Zähler ebenfalls Teil des Gerätes A ist.

4) Die Fähigkeit, den Zustand "1" des S-Flip-Flops als eine Anzeige eines Bel'egtzustandes zu interpretieren, sowie den Zustand "0" des S-Flip-Flops als Anzeige des Verfügbarkeitszustandes zu interpretieren.

Die üblichen Aktionen der Datenquelle im Hinblick auf das Gerät A sind folgende: Wenn die Datenquelle η Bits auszusenden hat und das Flip-Flop S auf "0" gesetzt ist, so werden η Bits in das Schieberegister R geladen, der Zähler C wird auf η gesetzt und anschließend wird das Flip-Flop S auf "1" gesetzt. Anschließend ist keine weitere Einwirkung auf das Gerät A vorgesehen, bis das Gerät A selbst das Flip-Flop S auf "0" zurückstellt.

Zur wirksamen Zusammenarbeit der Datenaufnahme 106 mit dem Gerät B-105 ist die Datenquelle 106 ebenfalls mit gewissen Fähigkeiten auszustatten, welche folgendermaßen beschrieben werden können:

1) Die Fähigkeit den Zustand eines Zustands-Flip-Flops S zu erfassen, welches einen Teil des Gerätes B bildet und dieses Flip-Flop S auf "1" zu setzen, falls dies erforderlich ist.

2) Die Fähigkeit, die empfangenen Daten aus einem Schieberegister R auszulesen, welches einen Teil des Gerätes B bildet.

3) Die Fähigkeit, den Zustand "1" des Flip-Flops S als einen Belegt-Hinweis und den Zustand "0" des Flip-Flops S als einen Verfügbarkeits-Hinweis zu interpretieren.

Obwohl für die Funktion des Gerätes B nicht erforderlich, kann es nützlich sein, die Datenaufnahme mit der Fähigkeit auszustatten, den Inhalt eines Zählers C auszulesen, welcher einen Teil des Gerätes B bildet. In diesem Fall soll die gleiche

1509828/0299

Maßnahme der Datenaufnahme, welche das Flip-Flop S auf "1" setzt, den Inhalt des Zählers C auf Null stellen. Das Gerät B kann die Eigenschaft aufweisen, daß das Setzsignal für das Flip-Flop S aus der Datenaufnahme ebenfalls den Zähler C zurückstellt.

Die üblichen Aktionen der Datenaufnahme im Hinblick auf das Gerät B sind folgende: Wenn das Flip-Flop S auf "0" gesetzt ist, werden die empfangenen Daten aus dem Schieberegister R ausgelesen. Wenn durch vorhergehende Vereinbarung zwischen der Datenquelle und der Datenaufnahme die Größe η nicht immer den gleichen Wert aufweist oder wenn η für eine Fehlerfeststellung der Datenaufnahme nützlich ist, wird ebenfalls der Inhalt des Zählers C gelesen. Wenn die gelesenen Daten verarbeitet worden sind, wird das Flip-Flop S auf "1" gesetzt.

Es ist erforderlich, den Signalsender 103 und den Signalempfänger 104, die das Übertragungssystem bilden, mit gewissen Eigenschaften auszustatten, damit sie die Kopplung zwischen den Geräten A und B übernehmen können. Diese Eigenschaften sind folgende :

1) Der Eingang des Signalsenders wird durch zwei parallele Gleichspannungs-Logikpegelsignale gebildet, welche von dem Gerät A erzeugt werden.

2) Der Ausgang des Signalempfängers wird durch zwei parallele Logikpegelsignale gebildet, welche von dem Gerät B erfasst werden. ■

3) Der Empfängerausgang soll eine getreue Abbildung des Sendereinganges sein, wobei die Signale lediglich in der Zeit bestimmt durch die Übertragungsverzögerung - verschoben sind. Solange das Eingangssignal einen unveränderten Zustand aufweist, soll auch das Ausgangssignal unverändert bleiben, wobei keine bedeutende Übertragungsverzögerung hinsichtlich der beiden Signale vorliegen soll. Beispielsweise erfüllen zwei Kanäle irgendeines Multiplex-Übertragungssystemes ebenso wie ein Paar paralleler Drähte diese Anforderungen.

Es ist die Eigenschaft des Gerätes A-102 Datenbits und eine Einärzahl η von der Datenquelle 101 aufzunehmen und diese Information in eine Folge von Zustandsänderungen zweier Ausgangs-Flip-Flops X und Y umzusetzen. Kurz umrissen besteht die Wirkung des Gerätes A darin, jedes Datenbit der Reihe nach zu prüfen und für den Fall, daß das geprüfte Bit den Wert "1" aufweist, den Zustand des Flip-Flops X umzukehren sowie für den Fall, daß das geprüfte Bit den Wert ¹¹O" aufweist, das Flip-Flop Y umzukehren. Nachdem η Datenbits in dieser Weise bearbeitet worden sind, werden beide Flip-Flops X und Y gekippt und die vollständige Signalverarbeitung der Datenquelle angezeigt.

Eine Ausführung des Gerätes A weist gemäß Figur 2 folgende Komponenten auf:

1) Einen Binärzähler C-201, der durch die Aktion der Datenquelle auf irgendeinen Wert η gesetzt wird und welcher beim Betrieb des Gerätes A heruntergezählt wird.

2) Ein Gleichspannungs-Logikpegelsignal E-202*, welches den Wert "0" aufweist, wenn der Inhalt des Zählers C-201 den Wert Null aufweist und welches den Wert "1" aufweist, wenn der Inhalt des Zählers C von Null verschieden ist.

3) Ein Datenregister R-203, welches parallel durch die Aktion der Datenquelle geladen wird und dessen Inhalt beim Betrieb des Gerätes A verschoben wird. Ein Teil der internen Logik des Gerätes A erfasst den Wert des Datenbits in der Endposition des Schieberegisters R.

4) Ein Zustands-Flip-Flop S-204, welches bei einer Aktion der Datenquelle auf den Wert "1" gesetzt wird und welches durch das Gerät A selbst auf "0" zurückgestellt wird.

5) Ein Flip-Flop G-205, welches auf den Wert "1" gesetzt wird, wenn das Flip-Flop S den Wert "1" aufweist und ein Zustands-Änderungssignal T vom Wert "0" auf "1" wechselt. Das Flip-Flop G wird auf "0" zurückgestellt, wenn das Signal T den Wert "0" einnimmt. _A

609826/0299

6) Ein Paar Flip-Flops X-206 und Y-207, welche hin und wieder durch eine interne Logikschaltung des Gerätes A gekippt wer-

- :den.und deren Ausgänge als Eingänge für den Signalsender dienen.

Im Normalzustand des Gerätes A, wenn es darauf wartet, durch die Datenquelle aktiviert zu werden, weisen die Flip-Flops S und G den Wert "0" auf. Während das Gerät A sich in diesem Zustand befindet, besteht für die Datenquelle die Möglichkeit, Daten in das Schieberegister R zu laden und den Zähler C auf η zu setzen. Die Datenquelle ermittelt das Vorhandensein dieses Zustandes lediglich durch Erfassung des Zustandes des Flip-Flops S, da die Arbeitsweise des Gerätes AG=O für S=O impliziert. Solange das Flip-Flop S den Wert "1" aufweist, wird die Datenquelle daran gehindert, auf das Gerät A einzuwirken.

Wenn die Datenquelle das Schieberegister R geladen und den Zähler C gesetzt hat, setzt sie das Gerät A in Betrieb, indem sie das Flip-Flop S auf "1" setzt. Anschließend wird als nächstes das Flip-Flop G durch das Signal T auf "1" gesetzt. Der Betriebsablauf des Gerätes A ist wie folgt:

1) Wenn das Flip-Flop G den Wert "1" aufweist und der Inhalt des Zählers C von Null verschieden ist, sowie das Endbit R des Schieberegisters R den Wert "1" aufweist, so wird das Flip-Flop X gekippt, der Inhalt des Schieberegisters R verschoben und eins vom Inhalt des Zählers C subtrahiert.

2) Wenn das Flip-Flop G den Wert "1" aufweist und der Inhalt des Zählers C von Null verschieden ist, sowie das Endbit R_Q den Wert "0" aufweist, so wird das Flip-Flop Y gekippt, das Schieberegister R um eins verschoben und 1 vom Inhalt des Zählers C subtrahiert.

f.

609828/0299

3) Wenn das Flip-Flop G den Wert "1" aufweist und der Inhalt des Zählers C Null ist, so werden beide Flip-Flops X und Y gekippt und das Flip-Flop S auf "0" gesetzt.

4) Der Gleichspannungszustand des Signales T=O setzt das Flip-Flop G auf den Wert "0".

Es sei hier festgestellt, daß die Änderungen der Flip-Flops X und Y datenabhängige Aktionen des Gerätes A darstellen und daß Zustandsänderungen durch das Zustandsänderungssignal T gesteuert werden, dessen Jinderungsgeschwindigkeit für die Datenaufnahme unbekannt ist und von dieser unabhängig erfolgt.

Die Wirkungsweise des Gerätes A lässt sich formal und vollständig wie folgt darstellen:

1) Wenn S = "1% setze G auf "1" wenn T den Wert "1" einnimmt. 2} Während T « "0" ist, speichere in G den Wert ¹¹O".

3) E = C_Q + C₁ + C₂ + ..., wobei die indizierten C die Bits des Zählers C darstellen.

4) Kippe das Flip-Flop X, wenn der Ausdruck GR_Q + GE den Wert "1" einnimmt.

5) Verschiebe den Inhalt des Schieberegisters R und zähle den Zähler C um 1 abwärts, wenn die Anweisung GE den Wert "1" einnimmt.

6) Setze das Flip-Flop S auf den Wert ¹¹O", wenn die Anweisung GE den Wert "1" einnimmt.

Figur 3 zeigt ein logisches Schaltungsdiagramm des Gerätes A. Die in diesem Diagramm benutzten Symbole sind dem MIL-STD-8O6B vom 26. Februar 1962 entnommen. Zur Interpretation der in diesem Standard nicht vorkommenden Symbole sei auf die Literatur der Hersteller von flankengetriggerten und anderen integrierten Schaltkreisen verwiesen, insbesondere auf National Semiconductor,

609826/0299

Signetics und Texas Instruments. Zur leichteren Beschreibung wurde der logische Schaltkreis in 6 Hauptabschnitte wie folgt unterteilt: Zähler C-301, Flip-Flop X-302, Flip-Flop Y-303, Zustands-Flip-Flop S-304, Flip-Flop G-305 und Datenregister R-306.

Der Zähler C-301 weist zwei Vier-Bit Binärzähler 310 und 311 auf. Diese Zähler sind vom Typ 74913, wie sie auf Seite S8-6 des Texas Instruments TTL-Kataloges beschrieben sind. Die Datenquelle beaufschlagt den Zähler C-301 an den Eingangszeilen Cl bis C8 (312 bis 319) mit einer Binärzahl. Die Ausgänge der Binärzähler 310 und 311 sind an ein NAND-Gatter 312 angeschlossen. Das NAND-Gatter 312 stellt fest, wann der Binärzähler C auf Null heruntergezählt hat. Das NAND-Gatter 312 ist seinerseits an einen invertierenden Verstärker 313 angeschlossen, Der Ausgang des Verstärkers 313 gibt den Wert "0" aus, wenn der Inhalt des Zählers C Null ist. Der Ausgang des NAND-Gatters 312 ist ferner an NOR-Gatter 320 und 330 angeschlossen zwecks Freigabe der Operation dieser Gatter, wenn der Binärzähler C einen Inhalt von Null verschieden aufweist. Das Signal G-391 wird zum triggern der Abwärtszählung des BinärZählers C herangezogen.

Das Datenregister R-306 besteht aus zwei parallel ladbaren Schieberegistern S-8274 der Firma Signetics, die über geeignete Logikgatter miteinander gekoppelt sind. Das Signal LADE-341 von der Datenquelle wird mit dem Signal G-391 im Gatter 343 verknüpft und bildet den Eingang für das Schieberegister R-306 zur Steuerung der Bit-für-Bit-Verschiebung des Registers R. Die von der Datenquelle zu der Datenaufnahme zu übertragenden Datensignale sind an ihren Eingängen durch die Symbole Dl bis D16 bezeichnet. Diese Datenbits bilden Eingänge für die logischen Elemente 360, 382 und 384. Das am weitesten rechts stehende Bit der Daten in dem Register R wird dem Registerelement 384 als das Signal R-386 und hinter dem invertierenden Verstärker 385 als Signal R entnommen. Zwei NAND-Gatter 381 und 382 und ein NOR-

609826/0299

Gatter 383 koppeln das Schieberegister 360 mit dem Schieberegister 384. Die logische Funktion der Gatter 381, 382 und

383 ist folgende: Wenn der anfängliche Zustandsänderungsbefehl auftritt, wird das Bit Dl der Datenquelle aus der am weitesten rechts liegenden Bitstelle des Schieberegisters 384 herausgeschoben und das Bit DlO der Datenquelle wird als Eingang auf die am weitesten links liegende Bitstelle des Schieberegisters

384 geschaltet. Dieser Ablauf wird hervorgerufen, wenn das Zustandssignal S einen niedrigen logischen Pegel aufweist und wird beendet, wenn das erste Zustandsanderungssxgnal einen Wechsel des Signales S auf einen hohen logischen Pegel hervorruft. Das NAND-Gatter 382 wird somit aktiviert und überträgt das Bit DlO der Datenquelle zu dem NOR-Gatter 383 und somit in die am weitesten links liegende Bitstelle des Schieberegisters 384. Nach dem ersten Zustandsänderungsbefehl befindet sich das Zustandssignal S auf einem hohen logischen Pegel und das NAND-Gatter 381 wird aktiviert zwecks übertragung der am weitesten rechts liegenden Bitstelle des Schieberegisters 360 zu der am weitesten links liegenden Bitstelle des Schieberegisters 384.

Das Flip-Flop G-305 weist als einen Eingang das Zustandsänderungs-Befehlsignal T-354 der Datenquelle auf. Dieses Signal wird durch zwei intertierende Verstärker 352 und 353 verstärkt und dient als Eingang eines flankengetriggerten Flip-Flops 351 vom D-Typ wie es in dem Texas Instruments TTL Katalog auf Seite 2-32 in Form des Typs 7474 beschrieben ist. Wenn das Zustands-Flip-Flop S346 den hohen logischen Pegel aufweist, so verursacht die Vorderflanke des verstärkten Signales T ein Steuersignal mit hohem logischen Pegel am Ausgang des Flip-Flops 351 in Form des Signales G-354, sowie ein entsprechendes negiertes Signal G-355. Das Signal G wird seinerseits herangezogen, um die Zustandsänderungen der anderen Elemente des Gerätes A zu steuern.

Das Zustands-Flip-Flop S-304 weist wiederum ein flankengetriggerte's Flip-Flop vom zuvor erwähnten Typ 7474 auf. Ferner weist es geeignete Gatterschaltkreise für den Triggereingang dieses Flip-Flops auf. Der Ausgang des invertierenden Verstärkers E_Q-313

609826/0299

ist zusammen mit dem Ausgang des Flip-Flops G-354 an ein NAND-Gatter 342 angeschlossen. Der Ausgang des Gatters 342 ist zusammen mit dem Signal LADE-341 der Datenquelle auf ein Gatter 344 geschaltet. Da das Gatter 344 ein NOR-Gatter ist, nimmt sein Ausgang den niedrigen Pegel ein, wenn die Datenquelle das Register R nicht lädt und wenn der Binärzähler C einen von Null verschiedenen Wert aufweist und das Steuersignal G sich auf dem hohen logischen Pegel befindet. Der Ausgang des Gatters 344 ist seinerseits an den invertierenden Verstärker 345 angeschlossen. Der Ausgang des Gatters 345 nimmt somit den hohen logischen Pegel ein und setzt das Flip-Flop S-346 auf den hohen logischen Pegel, wenn der Binärzähler C einen von Null verschiedenen Zählstand aufweist, die Datenquelle das Register R nicht lädt und der Betrieb des Datenverteilers durch die Datenquelle freigegeben worden ist.

Das Flip-Flop X-302 weist ein komplementierendes Flip-Flop 323, sowie geeignete Eingangs- und Ausgangs-Gatterschaltkreise auf. Einem NOR-Gatter 320 v/erden als Eingangssignale das Signal R des Verstärkers 385 und das Ausgangssignal des Gatters 312 zugeführt. Das Gatter 320 gibt somit an seinem Ausgang ein Signal mit hohem logischen Pegel aus, wenn der Binärzähler C den Wert Null aufweist oder wenn die am weitesten rechts liegende Bitstelle des Registers R den Wert "1" besitzt. Das Gatter 320 ist seinerseits an ein NAND-Gatter 321 angeschlossen. Der andere Eingang des Gatters 321 wird durch das Ausgangssignal des Flip-Flops G gebildet. Das Gatter 321 gibt somit an seinem Ausgang ein Signal mit niedrigem logischen Pegel aus, wenn das Gatter 320 den hohen logischen Pegel und das Zustandsänderungs-Befehlsignal G ebenfalls einen hohen logischen Pegel aufweist. Wenn das Gatter 321 an seinem Ausgang den niedrigen logischen Pegel aufweist, so wird das Flip-Flop 323 getriggert, so daß es jeweils in den anderen logischen Zustand kippt. Der invertier* te. Ausgang des Flip-Flops 323 ist auf einen invertierenden Verstärker 324 geschaltet, welcher seinerseits an einer Ausgangsklemme 326 das Signal X ausgibt. ^f 3

609826/0299

Das Flip-Flop Y-303 weist ebenfalls ein komplementierendes Flip-Flop 333 und geeignete Eingangs- und Ausgangs-Gatterschal tkreise auf. Einem NOR-Gatter 330 werden als Eingangssignale das Ausgangssignal des Gatters 312 und der Ausgang der am weitesten rechts liegenden Bitstelle des Registers R zugeführt. Das Ausgangssignal des Gatters 330 nimmt somit den hohen logischen Pegel ein, wenn der Binärzähler C auf Null gestellt ist oder v/enn die am weitestens rechts liegende Bitstelle des Registers R den Wert "0" aufweist. Das Gatter 330 ist seinerseits an ein NAND-Gatter 331 angeschlossen. Der andere Eingang des Gatters 331 wird durch das Zustandsänderungs-Befehlsignal G gebildet. Das Gatter 331 gibt somit an seinem Ausgang einen niedrigen logischen Pegel aus, wenn das Zustandsänderungs-Befehlsignal G den hohen logischen Pegel aufweist und entweder der Binärzähler C auf Null gestellt ist oder die am weitesten rechts liegende Bitstelle des Registers R zu Null geworden ist. Da der Ausgang des Gatters 331 auf das Flip-Flop 333 geschaltet ist, ergibt sich, daß der Ausgang des Gatters 333 invertiert wird, v/enn das Gatter 331 den niedrigen logischen Pegel einnimmt. Der komplementierende Ausgang des Flip-Flops ist an einen invertierenden Verstärker 334 angeschlossen. Der Ausgang des Verstärkers 334 gibt an der Ausgangsklemme 336 das Signal Y ab.

Die NAND-Gatter, NOR-Gatter und ebenfalls das komplementierende Flip-Flop sind von den Herstellern integrierter Schaltkreise wie beispielsweise Texas Instruments, Signetics und National Semiconductor erhältlich.

Im folgenden sei nunmehr das Gerät B beschrieben. Die Funktion des Gerätes B besteht darin, die Zustandsänderungen zweier extern zugeführter Logikpegelsignale zu interpretieren, die im folgenden mit A und B bezeichnet seien, diese Signale in Daten umzuwandeln, die Daten in einem Schieberegister zu sammeln, die gesammelten Daten für die Datenaufnahme verfügbar zu machen und

ϊ t t

609826/0299

an die Datenaufnahme die Zahl von Datenbits abzugeben, die zuvor gesammelt wurden. Die beiden extern erzeugten Logikpegelsignale A und B sind die Ausgangssignale des Signalempfängers der Vorrichtung. Es ergibt sich keine Änderung hinsichtlich der Funktion des Gerätes B wenn man anstelle dieser Signale A und B die entsprechenden Ausgangssignale X und Y des Gerätes A zugrunde legt.

Die spezifischen Interpretationen der Änderungen der Signale A und B durch das Gerät B sind folgende:

1) Wenn das Signal A von "0" nach "1" oder von "1" nach "0" sich verändert und das Signal B keiner Veränderung unterliegt, so wird ein Datenbit mit dem Viert "1" in dem Schieberegister abgelegt und es wird eine 1 zu dem Datenbit-Zählstand hinzuaddiert.

2) Wenn das Signal B sich von dem Wert "0" nach "1" oder von "1" nach "0" ändert und das Signal A keiner Änderung unterliegt, so wird ein Datenbit mit dem Wert "0" in das Schieberegister eingeschrieben und eine 1 zu dem Datenbit-Zähl stand hinzuaddiert.

3) Wenn sich die Signale A und B gleichzeitig ändern, so werden die zuvor gesammelten Daten und der Datenbit-Zählstand an

■ die Datenaufnahme abgegeben. Die Datenaufnahme wird über die Verfügbarkeit der Daten und des Datenbit-Zählstandes informiert, indem das Gerät B ein Zustands-Flip-Flop S auf den Wert "0" setzt. Das Gerät B verbleibt in einem unveränder-.1.'. liehen Zustand, bis die Datenaufnahme den Empfang der Daten und des Datenbit-Zählstandes durch Setzen des Zustands-Flip-Flops S auf den Wert "1" bestätigt. Das Setzen des Flip-Flops S auf den Wert "1" durch die Datenaufnahme hat weiterhin zur Folge, daß der Datenbit-Zählstand gelöscht und somit auf Null gesetzt wird.

609826/0299

Eine in Figur 4 dargestellte Ausführungsform des Gerätes B weist folgende Komponenten auf:

1) Ein Schieberegister R-401, in welchem Daten gesammelt werden und von welchem Daten an die Datenaufnahme abgebbar sind.

2) Ein Flip-Flop 1-402, welches durch interne Logikschaltkreise des Gerätes B gesetzt wird und welches als Eingang für das Schieberegister R bei einer Verschiebeaktion dient.

3) Ein Zähler C-403, dessen Inhalt bei jeder Verschiebeaktion jeweils um 1 erhöht wird. Der Inhalt des Zählers C ist gleichzeitig mit dem Inhalt des Schieberegisters R für die Datenaufnahme verfügbar.

4) Ein Zustands-Flip-Flop S-404, welches durch interne Logikschaltkreise des Gerätes B auf "0" und durch die Datenaufnahme auf den Wert "1" gesetzt werden kann. Zusätzliche interne Logikschaltkreise des Gerätes B verursachen die Löschung des Inhalts des Zählers C, wenn das Flip-Flop S auf den Wert "1" gesetzt wird. Das von der Datenaufnahme herkommende Signal wird weiter unten als Signal RSTB bezeichnet.

5) Zwei extern erzeugte Logikpegelsignale A-405 und B-406, welche die Ausgangssignale des Signalempfängers der übertragungseinrichtung bilden.

6) Ein Paar von Flip-Flops X-407 und Y-408, deren beider Zustand durch die Logikschaltkreise des Gerätes B erfaßt und beeinflußt werden kann. Die Flip-Flops X und Y nehmen die meiste Zeit den Zustand der Signale A und B ein. Wenn das Signal A und/oder das Signal B einer Veränderung unterliegt, so werden die Flip-Flops X und Y herangezogen, um zu bestimmen, von welchem Zustand die Änderung des Flip-Flops Y ausging. Obwohl für die Wirkungsweise nicht erforderlich, ist es für die überwachung zweckdienlich, die Ausgänge der

• Flip-Flops X und Y aus dem Gerät B herauszuführen.

609826/0299

7) Einen Kombinations-Logikschaltkreis G-409, der Signale G und G¹ abgibt, wobei das Signal G¹ gegenüber· dem Signal G verzögert ist und wobei diese Signale erzeugt werden, wenn Zustandsänderungen hinsichtlich der Signale A oder B festgestellt werden.

Im einzelnen sind

I, S_f X, Y jeweils bistabile Elemente (Flip-Flops). Die Bedingungen für das Setzen in den Zustand "1" und den Zustand "0" werden für die einzelnen Flip-Flops weiter unten erläutert.

R ein Schieberegister. Wenn die Verschiebebedingung erfüllt ist, so wird der Zustand des Flip-Flops I in das Schieberegister R übernommen. Das Schieberegister R kann parallel ausgelesen werden und ist für die Datenaufnahme zugreifbar.

C · ein Binärzähler. Zu dem Inhalt des BinärZählers C wird eine 1 hinzuaddiert, wenn die Zählbedingung, wie weiter unten erläutert,erfüllt ist. Der Zähler C wird auf 0 zurückgestellt durch ein Signal RSTB, welches von der Datenaufnahme erzeugt wird. Der Zähler C kann parallel ausgelesen werde'n und ist für die Datenaufnahme zugreifbar.

A, B zwei Logikpegelsignale, die von dem Signalempfänger erzeugt werden.

G ein Gleichspannungs-Logikpegel, der durch G=S (AX + ÄX + BY + BY) definiert ist.

G¹ das verzögerte Signal G. Die Verzögerungszeit ist groß im Vergleich zu der Schaltzeit der Logikgatter, jedoch gering im Vergleich zu der A'nderungsgeschwindigkeit des Zustandes der Signale A und B. Eine Verzögerung von etwavnsec. stellt einen typischen Wert dar.

"Verschieben" stellt einen übergang dar, bei dem der Logikpegel G den Wert "1" einnimmt.

f .· f

6 0 9 8 2 6/0299 -

Das Setzen des Flip-Flops I auf den Wert "1" entspricht einem Gleichspannungszustand, gegeben durch G¹ (AX + AX)(BY + BY).

Das Setzen des Flip-Flops I auf den Wert "0" entspricht einem Gleichsspannungszustand,gegeben durch G¹ (AX + ÄX)(BY + BY).

Das Setzen des Flip-Flops S auf den Wert "0" entspricht einem Gleichspannungszustand, gegeben durch G¹ (AX + ÄX) (BY + BY).

Das Setzen des Flip-Flops S auf den Wert "1" erfolgt durch ein extern zugeführtes Signal RSTB, welches ebenfalls den Zähler C auf 0 stellt.

Das Setzen des Flip-Flops X auf den Wert "1" entspricht einem Gleichspannungszustand, gegeben durch G¹A.

Das Setzen des Flip-Flops X auf den Wert "0" entspricht einem Gleichspannungszustand, gegeben durch G¹A.

Das Setzen des Flip-Flops Y auf den Wert "1" entspricht einem Gleichspannungszustand, gegeben durch G¹B.

Das Setzen des Flip-Flops Y auf den Wert "0" entspricht einem Gleichsspannungszustand, gegeben durch G¹B.

"Zählen" entspricht einem übergang, bei dem G¹ (ÄXBY + AXBY + ABXY + ABXY + ABXY + ΑΒΧΫ + ÄBXY + ÄBXY) den Wert "1" einnimmt.

Figur 5 zeigt ein logisches Schaltungsdiagramm des Gerätes B. Zur leichteren Beschreibung wurde der logische Schaltkreis in neun Hauptabschnitte wie folgt unterteilt: Die Logik 501 für das Signal A, die Logik 502 für das Signal B, das Flip-Flop X-503, das Flip-Flop Y-504, die Logik 505 zur Erzeugung der Signale G und G¹, den Zähler C-506, das Datenregister R-507, das Zustands-Flip-Flop S-508 und das Flip-Flop 1-509.

Die Logik 501 für das Signal A weist zwei Exklusiv-ODER-Gatter 511 und 513 auf, wobei jedem dieser Gatter das Signal A-510 zugeführt wird. Das Exklusiv-ODER-Gatter 511 führt hinsichtlich des Signales A und des Ausgangssignales X des Flip-Flops 530 eine Exklusiv-ODER-Verknüpfung durch. Das Ausgangssignal des

609826/0299

Gatters 511 ist als Signal A ¥ X bezeichnet. Das Exklusiv-ODER-Gatter 513 führt hinsichtlich des Signales A und des Komplements des Signales X des Flip-Flops 503 die Exklusiv-ODER-Funktion durch. Der Ausgang des Gatters 513 gibt das Signal A=X aus.

Die Logik für das Signal B weist zwei Exklusiv-ODER-Gatter und 523 auf, denen jeweils das Signal B-520 zugeführt wird. Das Exklusiv-ODER-Gatter 521 führt hinsichtlich des Signales B und des Ausgangssignales des Flip-Flops Y-540 eine Exklusiv-ODER-Verknüpfung durch. Der Ausgang des Gatters 521 gibt das Signal B f Y aus. Das Exklusiv-ODER-Gatter 523 führt hinsichtlich des Signales B und des Komplementes des Signales des Flip-Flops Y-540 eine Exklusiv-ODER-Verknüpfung durch. Der Ausgang des Gatters 523 gibt somit das Signal B=Y aus.

Das Flip-Flop X-503 weist ein Flip-Flop 530 sowie geeignete Ausgangs-Gatterschaltkreise auf. Das Flip-Flop 530 ist vom Verriegelungstyp, wie es unter der Typnummer 7475 von Texas Instruments hergestellt wird und in deren TTL-Schaltkreiskatalog auf Seite 6-1 beschrieben ist. Der Eingang des Verriegelungs-Flip-Flops 530 wird durch das Signal A gebildet und die Verriegelung wird von dem Signal G¹' getriggert. Der Ausgang X des Flip-Flops 530 gibt somit den Wert des Signales A aus, sobald das Signal G¹¹ erscheint. Der Ausgang des Flip-Flops behält dieses Signal bei, auch nachdem das Triggersignal G¹¹ wieder auf den niedrigen logischen Pegel zurückgefallen ist, bzw. später wieder den hohen logischen Pegel einnimmt. Der Komplementausgang des Flip-Flops 530 ist an den Offen-Kollektor-Ausgang eines NAND-Gatters 531 angeschlossen. Das NAND-Gatter vom Typ 7403 der Firma Texas Instruments wie es auf der Seite 2-10 des erwähnten Kataloges beschrieben ist, bildet ein Beispiel für diesen Gattertyp. Der Ausgang des Gatters 531 bildet die Ausgangsklemme 532, welche das Signal X¹ abgibt.

609826/0299

Das Flip-Flop Y-504 weist ebenfalls ein Flip-Flop 540 vom Verriegelungstyp sowie geeignete Ausgangs-Gatterschaltkreise auf. Das Signal B bildet den zu verriegelnden Eingang des Flip-Flops 540, wobei das Flip-Flop von dem Signal G¹' getriggert wird. Das Verriegelungs-Flip-Flop 540 nimmt somit den Wert des Signales B ein, wenn das Flip-Flop durch das Signal G¹' getriggert wird. Der Komplementausgang des Flip-Flops 540 ist an den Offen-Kollektor-Ausgang eines NAND-Gatters 541 angeschlossen. Der Ausgang des Gatters 541 bildet die Ausgangsklerame 542, an welcher das Signal Y¹ ansteht.

Das Flip-Flop 1-509 weist ein flankengetriggertes Flip-Flop vom D-Typ auf, sowie geeignete Eingangs-Gatterschaltkreise. Ein NAND-Gatter 584 weist als Eingänge die Signale 523 (B = Y) und 511 (A ψ X) auf* Der Ausgang des Gatters 584 ist an den Verriegelungseingang des Flip-Flops 585 angeschlossen. Der Ausgang des Flip-Flops 585 nimmt somit den Wert des Ausgangspegels des Gatters 584 ein, wenn die Vorderflanke des Signales G¹ erscheint, welche die Triggerung des Flip-Flops 585 bewirkt. Aus dieser Beschreibung wird klar, daß das Ausgangssignal des Flip-Flops I den Wert "1" einnimmt, wenn das Signal A seinen Wert gegenüber seinem vorangegangenen Wert ändert während das Signal B seinen Viert gegenüber seinem vorangegangenen Wert nicht ändert.

Das Zustands-Flip-Flop S-5G8 v/eist ein flankengetriggertes Flip-Flop 582 vom D-Typ auf, sowie eine geeignete Eingangs-Gatter logik. Das Signal G¹ dient der Triggerung des Flip-Flops 582. Ein NAND-Gatter 581 weist als Eingänge das Signal 513 (A s= X) und das Signal 523 (B = Y) auf. Der Ausgang des Gatters 581 nimmt somit den hohen logischen Pegel ein, wenn die Werte der Signale A und B beide nicht ihren vorangehenden Werten entsprechen. Der Ausgang des Gatters 581 bildet das Eingangssignal für das Flip-Flop 582, wobei dieses Eingangssignal gleichzeitig als Ausgangssignal des Flip-Flops erscheint, falls dieses durch

' j 609826/0299

2556369

das Signal G¹ getriggert wird. Der Wert des Flip-Flops 582 kann durch das Signal SETB-580 auf 0 gesetzt werden, falls dieses Signal 580 den niedrigen logischen Pegel einnimmt. Der Ausgang S des Flip-Flops kann auf den hohen logischen Pegel gesetzt werden, indem das Signal RSTB-583 auf den niedrigen logischen Pegel herabgesetzt wird. Der Ausgang des Flip-Flops 582 ist mit S bezeichnet, da ein niedriges Pegelsignal benutzt wird, um der Datenaufnahme zu signalisieren, daß die Daten im Register R verfügbar sind. Die Datenaufnahme setzt das Signal S" auf ¹¹O", indem sie das Signal SETB auf den hohen logischen Pegel anhebt, wodurch gleichzeitig angezeigt wird, daß die Daten und der Datenbit-Zählstand empfangen wurden. Der niedrige Pegel des Signales S* gestattet sodann der Logik mit dem Empfang weiterer Daten fortzufahren. Durch Anhebung des Signales RSTB auf den hohen logischen Pegel blockiert die Datenaufnahme den weiteren Empfang von Daten.

Das Datenregister R besteht aus zwei 8-Bit-Schieberegistern 578 und 579. Diese beiden Schieberegister sind vom Typ 74164. Die Daten werden in das Register R von dem Flip-Flop 1-586 in die am weitesten rechts stehende Bitstelle geladen. Die Verschiebung der Daten wird durch das Signal G veranlasst. Die Ausgänge des Datenregisters R sind zwecks übertragung zu der Datenaufnahme an den Ausgangsklemmen Dl bis D16 verfügbar. Zwischen dem Schieberegister 578 und dem Schieberegister 579 besteht eine direkte Kopplung.

Der Zähler C-506 weist einen Vier-Bit-Binärzähler 567, ein JK- . Flip-Flop 566, sowie geeignete Eingangs- und Ausgangs-Gatterschal tkreise auf. Der Binärzähler C-567 wird durch das Signal RSTB der Datenaufnahme zurückgestellt, welches Signal den Eingang eines invertierenden Verstärkers 563 bildet, der seinerseits mit seinem Ausgang das Löschsignal für den Binärzähler 567 erzeugt. Der Binärzähler ist vom Typ 7493, wie er.auf Seite 8-13 des zuvor erwähnten Kataloges von Texas Instruments beschrieben ist. Das JK-Flip-Flop 566 ist an den Binärzähler 567 if · t

609826/0299

angeschlossen, um ein fünftes Zählbit zu erzeugen. Der Zählstand des Binärzählers wird jeweils durch das Signal G¹' um 1 erhöht. Die Ausgänge der fünf Zählbits werden jeweils Eingängen von NAND-Gattern 565 bis 571 zugeführt. Die Ausgänge dieser Gatter werden durch das Signal CTREN-564 der Datenaufnahme gesteuert. Die Ausgangssignale der Gatter 565 bis 571 stehen an Ausgangsklemmen 572 bis 576 an.

Die Logik 505 umfasst geeignete Gatterschaltkreise zur Erzeugung der Signale G, G¹ und G¹¹. Die Eingänge eines NOR-Gatters 550 werden durch die Signale 511 (A ^ X) und 521 (B ψ Y) gebildet. Der Ausgang des Gatters 550 gibt somit solange den Wert "0" aus, wie die Signale A oder B ihren vorhergehenden Wert geändert haben. Das Gatter 550 ist an ein NAND-Gatter 551 angeschlossen. Der weitere Eingang des Gatters 551 wird durch das Signal s" gebildet. Der Ausgang des Gatters 551 nimmt somit den hohen logischen Pegel ein, solange das Zustands-Flip-Flop S auf den Wert "1" gesetzt ist und entweder das Signal A oder das Signal B seinen Wert geändert hat. Der Ausgang des Gatters 551 bildet das Signal G. Andererseits sind an den Ausgang des Gatters 551 hintereinander vier invertierende Verstärker 552, 553, 555 und 556 angeschlossen. Der Ausgang des letzten invertierenden Verstärkers 556 bildet das Signal G¹. Der Ausgang des invertierenden Verstärkers 555 bildet zusätzlich den Eingang eines NAND-Gatters 557, welches seinerseits auf ein weiteres NAND-Gatter 559 arbeitet. Der andere Eingang des Gatters 559 wird durch das Signal S gebildet. Der Ausgang des Gatters 559 bildet den Eingang eines nachgeschalteten invertierenden Verstärkers 561, der an seinem Ausgang das Signal G¹¹ erzeugt. Das Signal G¹¹ ist seinerseits an die Verriegelungseingänge der Flip-Flops 530 und 540 angeschlossen. Das Signal G¹' erzeugt somit einen verzögerten Triggerimpuls für diese Flip-Flops vom Verriegelungstyp.

(·
609826/0293

Gemäß Figur 6 ist ein spezielles Beispiel dargestellt, wobei zwei Datenbits von einer Datenquelle zu einer Datenaufnahme über Zwischenschaltung eines Datenverteilers (Gerät A) gemäß Figur 3 und eines Datenaufnehmers (Gerät B) gemäß Figur 4 übertragen werden. Im Beispiel gemäß Figur 6 wird ein Datensignal übertragen, das zunächst den Wert "1" und anschließend den Wert "0" aufweist.

Die Signale 1 und 2 gemäß Figur 6 stellen die Ausgänge von Logikelementen entsprechend benannter Elemente in Figur 3 dar. Andererseits stellen die Signale 3 bis 10 die Ausgänge von Logikelementen entsprechend benannter Elemente in Figur 5 dar. Die durch einen Kreis eingefassten Zahlen gemäß Figur 6 stellen Zeitpunkte dar, in welchen bestimmte Aktionen der logischen Elemente stattfinden. Beispielsweise deuten die Zeitpunkte 1 und auf die Logikpegel in dem Gerät B entsprechend den Ausgangs-Logikpegeln des Gerätes A in Form der Signale X und Y hin. Der ansteigende Logikpegel des Signales 7 (G), der durch die Zahl 3 beziffert ist, tritt auf, wenn das Gerät B eine Zustandsänderung hinsichtlich eines seiner Eingangssignale feststellt. Das Signal 8 (G¹) folgt dem Signal 7 mit einer Zeitverzögerung wie dies durch den Zeitpunkt 4 hinsichtlich des Signales 8 veranschaulicht ist. Im Zeitmoment 5 hinsichtlich des Signales 9 nimmt der Logikpegel hinsichtlich des Ausganges des Flip-Flops I des Gerätes B den Wert "1" ein, wodurch angezeigt wird, daß eine Änderung hinsichtlich des Signales A festgestellt wurde. Dieser Wert "1" wird sodann von dem Flip-Flop I in die am weitesten rechts liegende Bitstelle des Datenregisters R übertragen. Hinsichtlich des Signales 7 kann festgestellt werden, daß zum Zeitpunkt 6 dieses Signal G wiederum den hohen logischen Pegel einnimmt, infolge der Änderung des Signales B. Nachdem das Signal G den hohen logischen Pegel eingenommen hat, fällt das Signal 9 auf einen niedrigen logischen Pegel herunter, wie dies durch den Zeitpunkt 7 veranschaulicht ist. Der Wert des Flip-Flops I wird sodann in die am weitesten rechts stehende Bitstelle des Datenregisters R übertragen. Schließlich ändern Xm Zeitpunkt

609826/0299

" ²³ " 2556369

die Signale 3 und 4 beide ihren Zustand und nachdem das Signal 7 wiederum den hohen logischen Pegel eingenommen hat, wird das Flip-Flop S auf "0" gesetzt, wie dies durch den Zeitpunkt 10 veranschaulicht ist und wodurch gleichzeitig angezeigt wird, daß der Empfang von Daten beendet ist und diese Daten zum Gebrauch für die Datenaufnahme bereitstehen.

Zusammenfassend läßt sich feststellen, daß das erfindungsgemäße Verfahren empfangsseitig aus jeder Änderung des Signalzustandes e.inen Hinweis auf den Logikzustand des Signales ableitet anstatt die zeitliche Länge abzutasten, über die ein bestimmter Signalzustand aufrechterhalten wird. Im einfachsten Fall werden sendeseitig die Logikpegel 0 und L eines codierten Signales durch 3 Signalzustände U, V und W beschrieben. Ein Bit mit dem Wert "0" läßt sich beispielsweise durch eine Signalzustandsänderung von U nach V, V nach W und W nach U beschreiben. Andererseits läßt sich ein Bit mit dem Wert L durch eine Signalzustandsänderung von U nach W, W nach V und V nach U beschreiben. Nimmt man beispeilsweise ein codiertes Zeichen im 5-Bit-Code mit dem Wert LOLLL, so wird diese Zeichen durch folgende Signalzustandsänderungen übertragen: U nach W (L), W nach U (0), U nach W (L), W nach V (L), V nach U (L).

609826/0299

Claims (11)

Patentansprüche

1. Verfahren zur seriellen geschwindigkeitsunabhängigen Übertragung von wenigstens zwei verschiedenen diskreten Informationseinheiten von einer Datenquelle zu einer Datenaufnahme über einen Signalpfad, gekennzeichnet d u r c h Signalzustandsänderungen zwischen wenigstens drei Signalzuständen in folgenden Schritten:

a. Veränderung in vorbestimmter Weise zwischen mehreren Signalzuständen entsprechend den diskreten Informationseinheiten und

b. Zuordnung der Signalzustandsänderung zu den diskreten Informationseinheiten.

2. Verfahren nach Anspruch 1, gekennzeichnet durch η ^ 3 Signalzustände, wobei eine erste diskrete Informationseinheit (O) entsprechend der Dauer ihres Vorhandenseins in einem codierten Signal durch Signalzustandsänderungen in η - 1 Teilschritten in der einen Richtung und einen einzigen Gesamtschritt in der anderen Richtung darstellbar ist und eine zweite diskrete Informationseinheit

(L) durch einen einzigen Gesamtschritt in der einen und durch η - 1 Teilschritte in der anderen Richtung darstellbar ist.

3. Verfahren nach Anspruch 2, gekennzeichnet durch Signalzustände U, V und W, wobei eine erste diskrete Informationseinheit (O) durch folgende Änderungen des Signalzustandes dargestellt wird:

a. vom Zustand U nach dem Zustand V

b. vom Zustand V nach dem Zustand W und

c. vom Zustand W nach dem Zustand U.

609826/0299

4. Verfahren nach Anspruch 2, gekennzeichnet durch folgende Änderungen des Signalzustandes hinsichtlich einer zweiten diskreten Informationseinheit (L):

a. vom Zustand U nach dem Zustand W

b. vom Zustand V nach dem Zustand U und

c. vom Zustand W nach dem Zustand V.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß die diskreten Informationseinheiten einer Leerstelle (0) und einem Zeichen (L) entsprechen, wobei die Information jeweils telegrafisch von der Datenquelle zu der Datenaufnahme übertragen wird.

6. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch einen Datenverteiler (102) zwischen der Datenquelle (101) und der Datenaufnahme (106) zur Übertragung der diskreten Informationseinheiten zu der Datenaufnahme.

7. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch einen Daten-Aufnehmer (105) zwischen der Datenaufnahme (106) und der Datenquelle (101) zum Aufnehmen der diskreten Informationseinheiten für die Datenaufnahme.

8. Schaltungsanordnung nach Anspruch 5, dadurch .gekennzeichnet , daß dem Datenverteiler (102) ein Signalsender (103) zur Übertragung der Signalzustände (U_xV,W) nachgeschaltet ist.

9. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet , daß dem Daten-Aufnehmer (105) ein Signalempfänger (104) zum Empfang der Signalzustände (U,V,W) vorgeschaltet ist.

60 9 826/0299

10. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet , daß der Datenverteiler (102) folgende Komponenten aufweist:

a. einen einstellbaren Binärzähler zur Bestimmung der Anzahl der von der Datenquelle zu der Datenaufnahme zu übertragenden Informationsbits,

b. ein aufladbares Schieberegister mit der Eigenschaft einer Bit-für-Bit-Verschiebung von Datenbits,

c. wenigstens zwei an das Schieberegister angeschlossene Flip-Flops zur Speicherung von Ausgangssignalen mit Logikpegeln entsprechend dem Wert des am weitesten rechts stehenden Bits des Schieberegisters,

d. ein an den Binärzähler und die beiden Flip-Flops angeschlossenes Zustands-Flip-Flop, um der Datenquelle anzuzeigen, daß die Informationsbits übertragen worden sind und

e. ein an das Schieberegister, die beiden Flip-Flops und das Zustands-Flip-Flop angeschlossenes Zustandsänderungs-Steuer-Flip-Flop zur Freigabe der Übertragung von Zustandsänderungen zu dem Signalsender.

11. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet , daß der Daten-Aufnehmer (105) folgende Komponenten auf v/eist:

a. einen auslesbaren Binärzähler zur Anzeige der Zahl der von dem Signalempfänger empfangenen Informationsbits,

b. ein auslesbares Schieberegister zur Abgabe der von der Datenquelle empfangenen Informationsbits an die Datenaufnahme ,

c. wenigstens zwei an den Signalempfänger angeschlossene erste Flip-Flops zur Speicherung von Ausgangssignalen mit Logikpegeln entsprechend dem Wert der von dem Signalempänger empfangenen Signalpegel,

609826/0299

ein an das Schieberegister und die beiden ersten Flip-Flops angeschlossenes zweites Flip-Flop zur übertragung von von der Datenquelle empfangenen Informationsbits zu dem Schieberegister, einen an den Binärzähler, das Schieberegister, die ersten Flip-Flops und das zweite Flip-Flop angeschlossenen Logikschaltkreis zum Feststellen des Empianges eines Informationsbits und zur Freigabe der Übertragung eines empfangenen Informationsbits zu dem Schieberegister und

ein an eine weitere Vorrichtung und die Datenaufnahme angeschlossenes drittes Flip-Flop zur Anzeige des vollständigen Empfangs der Informationsbits.

609826/0299