DE3329023A1 - Einrichtung zum pruefen logischer schaltwerke - Google Patents
Einrichtung zum pruefen logischer schaltwerkeInfo
- Publication number
- DE3329023A1 DE3329023A1 DE19833329023 DE3329023A DE3329023A1 DE 3329023 A1 DE3329023 A1 DE 3329023A1 DE 19833329023 DE19833329023 DE 19833329023 DE 3329023 A DE3329023 A DE 3329023A DE 3329023 A1 DE3329023 A1 DE 3329023A1
- Authority
- DE
- Germany
- Prior art keywords
- state
- code
- circuit
- transition
- codes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Dipl.-lng. A. Wasmeier Dipl.-lng. H. Graf
Zugelassen beim Europäischen Patentamt · Professional Representatives before the European Patent Office
Patentanwälte Postfach 382 8400 Regensburg An das
Deutsche Patentamt
Zueibrückenstraße 12
8000 München 2 D-8400 REGENSBURG
GREFLINGER STRASSE 7 Telefon (09 41) 5 47 53 Telegramm Begpatent Rgb.
Telex 6 5709 repat d
Ihr Zeichen
Your Ref.
Your Ref.
ihre Nachriciii
Your Letter
Unser Zeichen Our Ref.
I/p 11.206 Tag
Date
Date
9. August 1983 W/J a
Anmelder: International Computers Limited
ICL House, Putney, London 5W15 ISW England
Titel :
Einrichtung zum Prüfen logischer Schaltwerke
Priorität: Großbritannien Nr. 8223437 vom 14. August 1982
Erfinder: James Hou/arth
33 Beech Avenue, Whitefield, Greater Manchester M25 7EN, England
Konten: Bayerische Vereinsbank (BLZ 750 20073) 5 839 Postscheck München (BLZ 700100 80) 893 69-801
Gerichtsstand Regensburg
Die Erfindung bezieht sich auf das Prüfen der Arbeitsweise eines
logischen Schaltwerkes.
Ein logisches Schaltwerk ist eine Schaltung mit einer Vielzahl unterschiedlicher interner Zustände, die in vorbestimmter Weise
in Abhängigkeit von einem oder mehreren Zustandseingangssiqnalen die Stufe ändert.
Es ist hau fig erwünscht, die Arbeitsweise einer solchen Schaltung
während ihres tatsächlichen Betriebes zu prüfen, um sicherzustellen, daß die Schaltung einwandfrei arbeitet. Eine
Möglichkeit, dies zu erreichen, besteht darin, die gesamte Schaltung zu duplizieren und die Zustände der duplizierten
Schaltungen bei jeder Arbeitsstufe zu vergleichen. Jede Diskrepanz zwischen den duplizierten Schaltungen würde einen Fehler
anzeigen. Der Nachteil dieser Methode besteht jedoch darin, daß sie, bedingt durch den erforderlichen Geräteaufwand, sehr teuer
ist .·
Aufgabe der Erfindung ist es, eine Möglichkeit aufzuzeigen, um
ein logisches Schaltwerk zu prüfen, das keine Duplizierung der Schaltung erforderlich macht.
Gemäß der Erfindung wird diese Aufgabe mit den Merkmalen des Kennzeichens des Anspruches 1 gelöst. Die Lösung dieser Aufgabe
ist gekennzeichnet durch eine Prüfvorrichtung mit einem ersten
Codierer, der auf den laufenden Zustand der Schaltung zur Erzeugung eines ersten, von diesem Zustand abhängigen Codes
anspricht,'mit einem zweiten Codierer, der auf den Zustand der
Schaltung vor einem Übergang auf einen anderen Zustand und ferner auf das Signal oder die Signale, die diesen Übergang
bewirken,, anspricht, um einen zweiten Code zu erzeugen, der
6 -- - j jzauzj ·
einen vorbestimmten Wert für den ersten Code im nächsten Zustand
anzeigt, und einer Vorrichtung, die den ersten, in einem laufenden Zustand erzeugten Code mit dem zweiten für den
Übergang in diesen Zustand erzeugten Code v/ergleicht und eine Abweichung dazwischen anzeigt.
In weiterer Ausgestaltung der Erfindung wird ein Verfahren zum
Prüfen der Arbeitsweise eines logischen Schaltwerkes vorgeschlagen, das dadurch gekennzeichnet ist, daß für einen Übergang
aus einem Zustand der Schaltung in einen anderen Zustand in Abhängigkeit von dem einen Zustand der Schaltung und dem Signal
oder den Signalen, die diesen Übergang bewirken;·eine Voraussage
auf den nächsten Zustand abgeleitet wird, und daß im nächsten Zustand aus dem tatsächlichen Zustand bestimmt wird, ob die
Voraussage erfüllt ist. . · ·
Zweckmäßigerweise sind die ersten und die zweiten Codes einsaus-n-Codes,
d.h., jeder besteht aus η-Bits und nur einer von
ihnen hat einen vorbestimmten binären Wert, während die übrigen
den anderen binären Wert haben.
Zumindest einige der Zustände der Schaltung haben den gleichen
ersten Code,, aber es haben keine zwei Zustände den gleichen
ersten Code, wenn
• (i ) einer der Vorausgänger des anderen ist, oder
(ii).beide den gleichen Nachfolger haben.
Dadurch wird die Anzahl unterschiedlicher Codewerte verringert
und somit der für die Erzeugung der Codes erforderliche Geräteaufwand
verkleinert.
Weitere Ausgestaltungen der Erfindung sind Gegenstand der
Unteransprüche .
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung
anhand eines Ausführungsbeispieles erläutert. Es zeigt:
Fig. 1 ein Zustandsdiagramm der Schaltung, und
Fig. 2 ein Stromkreisdiagramm der Prüfvorrichtung.
Ein wichtiges charakteristisches Merkmal eines jeden logischen
Schaltwerkes ist sein Zustandsdiagramm. Zur Erzielung eines konkreten Ausführungsbeispieles sei angenommen, daß die Schaltung,
deren Prüfvorrichtung beschrieben werden soll, das
Zustandsdiagramm nach Fig. 1 hat.
Nach Fig. 1 besitzt die Schaltung dieser speziellen Ausführungsform
acht Zustände Sl bis'58. Die Schaltung arbeitet synchron und ist i.n der Lage, zu vorbestimmten, durch Taktsignale
festzulegenden Augenblicken eine Zustandsänderung
durchzuführen. Bei manchen Zuständen führt die Schaltung
automatisch einen Übergang beim nächsten Taktsignal auf einen einzelnen, vorbestimmten Nachfolger (z.B. S2 nach S3) aus. Als
Alternative kann ein Zustand verschiedene mögliche Nachfolaer
haben, wobei der spezielle ausgeführte Übergang von dem Wert der
Eingänge bestimmter Bedingungen zum Zeitpunkt, zu dem das Taktsignal auftritt, abhängt. Wenn die Schaltung den Zustand
einnimmt, ändert sie sich nach S2, S 4 oder S7, je nachdem,
welches von drei Signalen A, B und C geltend gemacht ist. Im Falle von Sl ist für keinen möglich, daß.er bei dem Taktsignal
geltend gemacht wird·. Die Schaltung bleibt dann im Zustand Sl, anstatt daß ein Übergang auf einen anderen Zustand erfolgt. Wenn
die Schaltungin ähnlicher Weise den Zustand S7 einnimmt, macht sie entweder einen Übergang auf den Zustand SS, wenn ein Signal
D geltend gemacht wird, oder bleibt in dem gleichen Zustand,
«lenn dies nicht der fall ist.
Eine spezielle Schaltanordnung, die ein Zustandsdiagramm ergibt,
wie in Fig. 1 gezeigt, besitzt eine bistabile Einrichtung für jeden Zustand, wobei nur die spezielle bistabile Einrichtung
- 8 " ·· · JJZt)UZJ
einem Zustand entspricht, der während dieses Zustandes gesetzt
wird. In diesem Fall kann Fig.l als ein Schaltdiagramm betrachtet
werden, bei dem jedes Kästchen eine bistabile Einrichtung darstellt, und die erforderliche Austastung (nicht gezeigt) u/ird
so vorgenommen, daß jede bistabile Einrichtung den entsprechenden Nachfolger triggert.
Fig. 2 z.eigt eine Einrichtung zum Prüfen der Arbeitsweise eines
logischen Schaltwerkes mit dem Zustandsdiagramm nach Fig. 1. Die-Prüfvorrichtung
weist ein Codiergerät auf, das aus vier ODER-Gattern
10-13'besteht. Diese codieren den laufenden Zustand der
Schaltung (Eingang an einer der Leitungen S1-S8), um einen aus .
vier Bits bestehenden Ausgangscode XO-X3 zu erzeugen, der diesea
Zustand anzeigt. Mit dieser vorbeschriebenen-Anordnung kann jeder Eingang Sl usw. als ein direkter Eingang aus dem "gesetzten"
Ausgang der entsprechenden bistabilen Vorrichtung eingespeist werden. Die Codes für die acht Zustände sind in Fig. 1 '
gezeigt. Beispielsweise ergibt sich aus Fig. 2, daß im Zustand Sl das Gatter 13 wirksam ist und die Gatter 10-12 unwirksam
sind. Somit gilt X0=XlrX2=0 und X3 = l, so daß der Code für den Zustand Sl 0001 ist. Jeder Code besteht aus einem eins-aus-vier-Code.
Ferner- sind die Codes für die Zustände nicht einmalig:
Z.B. hat der Zustand 55 den gleichen Code 0001 wie der Zustand
Sl. Die Anordnung ist jedoch so gewählt, daß nicht zwei Zustän- . de, die direkt durch Abzweigen aus dem qleichen· Zustand erreicht
werden können (d.h. den gleichen Vorgänger haben), den gleichen ' Codewert erhalten. Beispielsweise sind die Zustände 52, 54 und
57, die alle durch Abzweigen aus dem Zustand Sl erreicht werden
können, unterschiedlichen Codewerten 0010, 0100 und 1000
zugeordnet. Wenn ein Zustand der Nachfolger eines anderen ist, haben sie in ähnlicher Weise unterschiedliche Codewerte.
Die Prüfvorrichtung weist ferner einen zweiten Codierer auf, der
aus vier UND/ODER-Gatter-Kombinationen 20 bis 25 und einem
Register aus vier bistabilen Vorrichtungen 30 bis 33 besteht. Dieses Register wird zu dem Zeitpunkt getaktet, zu dem ein
Übergang erfolgen kann, um eine als Vier-Bit-Code-YO-Y3 abgegebene
Voraussage des Codewertes, der nach diesem Zeitpunkt
erhalten wird, zu machen. Die Voraussage wird durch die Gatter-Kombinationen 20-23, die den Zustand aufnehmen, der bis zu dem
Übergang auf den Leitungen S1-S8 vorhanden ist, und die Bedingungseinqänge
A bis D mit ihren inversen Werten erzielt.
Wenn beispielsweise die Schaltung den Zustand Sl einnimmt, wobei
der Übergang auftreten kann und das Bedingungssignal C "echt"
ist, ergibt sich aus Fig. 2, daß das Gatter 20 wirksam ist und die Gatter 21-23 unwirksam sind. Somit gilt YO=I und Yl=Y2=Y3=0.
Somit sagt der Codierer richtig voraus, daß· der nächste Zustand der Zustand S7 (Code 1000) sein soll. Obgleich der Zustand S3
den gleichen Codewert hat, ist keine ernsthafte Mehrdeutigkeit gegeben, da der Zustand S3.nicht direkt aus dem Zustand Sl
erreicht werden kann.
Der Code X0-X3, der dem augenblicklichen Zustand des Schaltwerkes
entspricht, wird in einer Vergleichsvorrichtung 40 mit dem vorausgesagten Code Y0-Y3 verglichen, der in den bistabilen
Vorrichtungen 30-33 gespeichert ist. Wenn diese beiden Codes gleich sind, bleibt bei getakteter Vergleichsvorrichtung der
Ausgang der Vefgleichsvorrichtung 40 niedrig, wodurch ein
korrekter Betrieb angezeigt wird. Wenn jedoch ein Unterschied zwischen den Codes besteht, geht der Ausgang der Vergleichsvorrichtung 40 nach hoch, wodurch ein Fehler angezeigt wird.
Die Prüfvorrichtung ist in der Lage, anzuzeigen, daß die
Schaltuna nicht korrekt von einem Zustand in den nächsten weiterqeschaltet hat , insbesondere aufgrund einer der folgenden
Fehlerarten:
(a) kein Zustand
(b) "Mehrfach"-Zustände (d.h. mehr als ein X-Bit gesetzt)
(c) Unrichtige Verzweigung
(d) Festgelaufener Zustand
-ίο
Zusätzlich wird von der Prüfvorrichtung eine falsche Wirkung
angezeigt, da der X-Code korrekt fortfährt, aber der Y-Code
einen fehlerhaften nächsten Zustand voraussagt.
Die Verwendung eines eins-aus-vier-Codes (oder allgemeiner.eines
eins-aus-n-Codes) zum Codieren der Zustände ist einem herkömmlichen
Binärcode vorzuziehen, bei dem jeder Code mehr als eine
binäre "1" enthalten kann, da letzteres Mehrfachzustandsfehler ■
bedingen kann.
Die Eingänge in- die Prüfschaltung nach Fig. 2 sind von dem
jeweiligen Zustandsdiagramm nach Fig. 1 abhängig und müssen für
eine Schaltung mit einem unterschiedlichen Zustandsdiagramm eingestellt werden, damit sie in der beschriebenen allgemeinen
Weise, arbeiten können.
Die Prüfvorrichtung stellt somit eine u/irksame Möglichkeit der
Prüfung der Arbeitsweise des Schaltwerkes im Arbeitsablauf dar, ohne daß es erforderlich ist, die gesamte Schaltung zu duplizieren.
Die Anzahl von bistabilen Vorrichtungen in der vorbeschriebenen Prüfvorrichtung ist kleiner als die Anzahl, die
erforderlich gewesen wäre, wenn das Schaltwerk (bei der beschriebenen
Ausgestaltung) dupliziert worden wäre. Dieser Vorteil wäre für größere Schaltwerke mit mehr Zuständen sogar ·
noch qravierehder. Abgesehen von der Kostenseite (es sindweniger
Bauteile erforderlich)können die Schaltung und die Prüfvor- ■
richtung insbesondere auf dem gleichen .integrierten Schaltungschip untergebracht werden, da die Prüfvorrichtung eine wesentlich
kleinere Fläche auf dem Chip einnimmt.
Die Schaltung nach Fig. 1 kann beispielsweise als Folgesteuergerät
verwendet werden.
•-11
Die Erfindung benötigt nicht eine getrennte bistabile Vorrichtung
für jeden Zustand, vorausgesetzt, daß der Zustand durch
Zugriff zu den Codierern erfaßt werden kann, was eine zusätzliche Gatterung erforderlich macht, u/enn der Zustand nicht
selbst als ein eins-aus-n-Code eingespeist wird. Die Erfindung kann auch auf asynchrone Schaltwerke angewendet werden.
Leerseite
Claims (10)
1. Logisches Schaltwerk, gekennzeichnet durch eine Prüfvorrichtung
m i t
einem ersten Codierer (10-13), der auf den laufenden Zustand
(Sl-58) der Schaltung zur Erzeugung eines ersten von diesem
Zustand abhängigen Codes (XO-X3) anspricht, einem zweiten Codierer (20-23, 30-33), der auf den Zustand
(S1-S8) der Schaltung vor einem Übergang auf einen anderen "Zustand und auch auf das Signal oder die Signale (A-D-Takt),
die diesen Übergang bewirken, anspricht, um einen zweiten Code (Y0-Y3) zu erzeugen, der einen vorausgesagten Wert für
den ersten Code (X0-X3) im nächsten Zustand anzeigt, und einer Vorrichtung (40), die den ersten Code (X0-X3), der in
einem laufenden Zustand erzeugt worden ist, mit dem zweiten Code (Y0-Y3), der für den Übergang auf diesen Zustand erzeugt
wird, vergleicht und anzeigt, ob eine Diskrepanz dazwischen besteht .
2. Logisches Schaltwerk nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Codes (X0-X3) und die zweiten Codes (YO-Y3)
eins-aus-n-Codes sind.
3. Logisches Schaltwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß mindestens einige (z.B. Sl, S5) der Zustände der Schaltung den gleichen Code haben,' daß aber keine zwei
Zustände den gleichen ersten Code haben, wenn
a) einer der Nachfolger des anderen ist (z.B. Sl, S2) oder
b) beide den gleichen Vorgänger haben (z.B. S2, S4 , S7).
4. Logisches Schaltwerk nach einem der. Ansprüche 1-3, dadurch
gekennzeichnet,daß die Schaltung eine Vielzahl bistabiler Elemente aufweist, und zwar jeweils eines für jeden Zustand
(S1-S8), und daQ bei jedem Zustand ein unterschiedlichesder
bistabilen Elemente einen binären Zustand und das andere den anderen binären Zustand einnimmt.
5. Logisches Schaltwerk nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß der zweite Codierer eine logische
Schaltung (20-23), die zu einem Zeitpunkt, zu dem ein Übergang auftreten kann, auf eine Anzeige (Sl, S8) des
Zustandes vor. diesem Zeitpunkt und auf irgendein Bedingungssignal oder -signale (A-D), das bzw. die in der Lage
sind, zwischen einer. Vielzahl von abwechselnden möglichen Zuständen für die Schaltung nach diesem Zeitpunkt auszu- .
wählen, um einen Codewert abzugeben, und eine Vorrichtung (30-33) zur Speicherung des letzterwähnten Codewertes, der zu
deni Zeitpunkt, zu dem ein Übergang als der zweite Code
auftreten kann, erzeugt wird, um ihn während des nachfolgenden Zustandes verfügbar zu machen , aufweist.
6. Verfahren zum Prüfen der Arbeitsweise eines logischen
Schaltwerkes, dadurch gekennzeichnet, daß für einen Übergang
von einem Zustand der Schaltung in einen anderen Zustand in
Abhängigkeit von dem einen Zustand der Schaltung und dem Signal oder den Signalen, die wirksam sind, um diesen
Übergang zu bewirken^ eine Voraussage auf den nächsten
. Zustand abgeleitet wird, und daß in dem nächsten Zustand aus ·
dem aktuellen Zustand bestimmt wird, ob die Voraussage erfüllt i st.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der laufende Zustand als ein erster Code codiert wird, daß die .
Voraussage ein zweiter Code ist, der einen vorbestimmten Wert
für den ersten Code im Anschluß an den Übergang anzeigt, und daß die Werte der ersten und der zweiten Codes miteinander
verglichen werden, um anzuzeigen, ob eine Diskrepanz zwischen ihnen besteht.
8. Verfahren nach Anspruch 7 , dadurch gekennzeichnet, daß der
erste und der zweite Code eins-aus-n-Codes sind.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß
mindestens einige der Zustände der Schaltung den gleichen
Code, aber niemals zwei Zustände den gleichen ersten Code
haben ,falls
a) einer der Nachfolger des anderen ist, oder
b) beide den gleichen Vorausgänger haben.
10. Verfahren nach Anspruch 7 bis 9, dadurch gekennzeichnet, daß die Schaltung eine Vielzahl von bistabilen Elementen, und
zwar jeweils einen für jeden Zustand aufweist, und daß in jedem Zustand ein unterschiedliches der bistabilen Elemente
einen binären Zustand und das andere den anderen binären Zustand einnimmt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8223437 | 1982-08-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3329023A1 true DE3329023A1 (de) | 1984-02-16 |
DE3329023C2 DE3329023C2 (de) | 1991-04-25 |
Family
ID=10532310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833329023 Granted DE3329023A1 (de) | 1982-08-14 | 1983-08-11 | Einrichtung zum pruefen logischer schaltwerke |
Country Status (5)
Country | Link |
---|---|
US (1) | US4556976A (de) |
AU (1) | AU557028B2 (de) |
DE (1) | DE3329023A1 (de) |
FR (1) | FR2531824B1 (de) |
ZA (1) | ZA835810B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110196550A (zh) * | 2018-02-26 | 2019-09-03 | Arm有限公司 | 电路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4654850A (en) * | 1985-01-02 | 1987-03-31 | Rodrigues John M | Tri-state in-circuit logic comparator with automatic input/output terminal discrimination |
DE3718566C2 (de) * | 1987-06-03 | 1993-10-28 | Broadcast Television Syst | Verfahren zur Synchronisation von auf Magnetband gespeicherten Datensignalen |
US4845712A (en) * | 1987-11-30 | 1989-07-04 | Tandem Computers Incorporated | State machine checker |
US4987318A (en) * | 1989-09-18 | 1991-01-22 | International Business Machines Corporation | High level clamp driver for wire-or buses |
US5295141A (en) * | 1990-12-19 | 1994-03-15 | Bull Hn Information Systems Inc. | Sensing and responding to invalid states in logic circuitry |
US5606564A (en) * | 1995-05-19 | 1997-02-25 | Cirrus Logic Inc. | Test logic circuit and method for verifying internal logic of an integrated circuit |
US5825644A (en) * | 1996-03-04 | 1998-10-20 | Motorola, Inc. | Method for encoding a state machine |
US9354845B2 (en) | 2011-03-16 | 2016-05-31 | Siemens S.A.S. | Device and method for maintenance filtering on a flow of coded inputs/outputs |
CN113049948B (zh) * | 2019-07-01 | 2022-09-02 | 成都奥卡思微电科技有限公司 | 基于外部引入逻辑电路的形式验证断言空泛性的纠正方法、存储介质和终端 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3046523A (en) * | 1958-06-23 | 1962-07-24 | Ibm | Counter checking circuit |
US3470364A (en) * | 1966-02-10 | 1969-09-30 | Western Electric Co | Circuit for detecting a register malfunction |
US3551665A (en) * | 1966-09-13 | 1970-12-29 | Ibm | Floating point binary adder utilizing completely sequential hardware |
US3529141A (en) * | 1967-09-05 | 1970-09-15 | Technology Service Corp | Error tolerant sequential circuits |
US3567916A (en) * | 1969-01-22 | 1971-03-02 | Us Army | Apparatus for parity checking a binary register |
FR2056229A5 (de) * | 1969-07-31 | 1971-05-14 | Ibm | |
US3633100A (en) * | 1970-05-12 | 1972-01-04 | Ibm | Testing of nonlinear circuits by comparison with a reference simulation with means to eliminate errors caused by critical race conditions |
US3851161A (en) * | 1973-05-07 | 1974-11-26 | Burroughs Corp | Continuity network testing and fault isolating |
US3805040A (en) * | 1973-06-04 | 1974-04-16 | Ibm | Self-checked single bit change register |
US3911261A (en) * | 1974-09-09 | 1975-10-07 | Ibm | Parity prediction and checking network |
US3925647A (en) * | 1974-09-30 | 1975-12-09 | Honeywell Inf Systems | Parity predicting and checking logic for carry look-ahead binary adder |
DE2527098C3 (de) * | 1975-06-18 | 1978-05-11 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Überprüfung der Übernahme bei digitalen Speichern |
US4183459A (en) * | 1978-04-24 | 1980-01-15 | Fluke Trendar Corporation | Tester for microprocessor-based systems |
FR2432175A1 (fr) * | 1978-07-27 | 1980-02-22 | Cii Honeywell Bull | Procede pour tester un systeme logique et systeme logique pour la mise en oeuvre de ce procede |
US4358847A (en) * | 1980-09-02 | 1982-11-09 | Lehigh University | Electrical circuit test apparatus and method |
US4493078A (en) * | 1982-09-29 | 1985-01-08 | Siemens Corporation | Method and apparatus for testing a digital computer |
-
1983
- 1983-07-27 US US06/517,643 patent/US4556976A/en not_active Expired - Lifetime
- 1983-08-08 ZA ZA835810A patent/ZA835810B/xx unknown
- 1983-08-10 FR FR838313172A patent/FR2531824B1/fr not_active Expired - Fee Related
- 1983-08-11 DE DE19833329023 patent/DE3329023A1/de active Granted
- 1983-08-12 AU AU17961/83A patent/AU557028B2/en not_active Ceased
Non-Patent Citations (1)
Title |
---|
GRILOI, W., LIEBIG, H.: Logischer Entwurf digitaler Systeme, 2.Aufl., Springer, Ber- lin u.a., 1980, S.242,243 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110196550A (zh) * | 2018-02-26 | 2019-09-03 | Arm有限公司 | 电路 |
CN110196550B (zh) * | 2018-02-26 | 2024-08-02 | Arm有限公司 | 电路 |
Also Published As
Publication number | Publication date |
---|---|
FR2531824A1 (fr) | 1984-02-17 |
AU1796183A (en) | 1984-02-16 |
ZA835810B (en) | 1984-04-25 |
DE3329023C2 (de) | 1991-04-25 |
AU557028B2 (en) | 1986-12-04 |
US4556976A (en) | 1985-12-03 |
FR2531824B1 (fr) | 1990-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2030760C2 (de) | Paritätsprüfschaltung für eine Speicherschaltung | |
DE2751097C2 (de) | Schaltungsanordnung zum Erzeugen eines Kennsignals | |
DE2256135C3 (de) | Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen | |
DE1217670B (de) | Lernfaehige Unterscheidungsmatrix fuer Gruppen von analogen Signalen | |
DE2723707A1 (de) | Taktgeberschaltung | |
DE1774314B1 (de) | Einrichtung zur maschinellen zeichenerkennung | |
DE3329023A1 (de) | Einrichtung zum pruefen logischer schaltwerke | |
DE2508716A1 (de) | Pruefmodul fuer komplexes pruefsystem | |
DE2131787A1 (de) | Schaltungsanordnung zur fehlerfeststellung bei datenverarbeitungssystemen | |
DE2235802C2 (de) | Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise | |
DE4005393A1 (de) | Einrichtung zur signaltechnisch sicheren darstellung eines meldebildes | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE69128116T2 (de) | Flash-A/D-Wandler mit Prüfschaltung | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE1937259C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE2900587B2 (de) | Decodierschaltung | |
DE2454745A1 (de) | Binaerzaehler mit fehlererkennung und korrektur voruebergehender fehler | |
DE2037959A1 (de) | Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits | |
DE2111670A1 (de) | Anordnung fuer die Anzeige der mittleren Rate des Auftretens eines ein Ereignis anzeigenden Signals | |
DE3422287A1 (de) | Pruefanordnung fuer digitalschaltungen | |
DE1234064B (de) | Vorrichtung zum maschinellen Erkennen von Zeichen mit einem Autokorrelations-funktionsgenerator | |
DE3240891C2 (de) | Zählschaltung zum Messen von Zeitintervallen | |
DE2806039A1 (de) | Fluessigkristallanzeigevorrichtung und verwendung der vorrichtung als oszillograph | |
DE19513795C1 (de) | Schaltungsanordnung zur digitalen Phasendifferenzmessung | |
DE69001251T2 (de) | Dekodierungsschaltung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |