DE2131787A1 - Schaltungsanordnung zur fehlerfeststellung bei datenverarbeitungssystemen - Google Patents

Schaltungsanordnung zur fehlerfeststellung bei datenverarbeitungssystemen

Info

Publication number
DE2131787A1
DE2131787A1 DE19712131787 DE2131787A DE2131787A1 DE 2131787 A1 DE2131787 A1 DE 2131787A1 DE 19712131787 DE19712131787 DE 19712131787 DE 2131787 A DE2131787 A DE 2131787A DE 2131787 A1 DE2131787 A1 DE 2131787A1
Authority
DE
Germany
Prior art keywords
unit
test
transmission
character
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712131787
Other languages
English (en)
Other versions
DE2131787C3 (de
DE2131787B2 (de
Inventor
Johann Hajdu
Geng Hellmuth Roland
Petar Skuin
Edwin Dr Vogt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2131787A priority Critical patent/DE2131787C3/de
Priority to US00219358A priority patent/US3763470A/en
Priority to IT22530/72A priority patent/IT950858B/it
Priority to JP47035806A priority patent/JPS5135334B1/ja
Priority to FR7222686A priority patent/FR2144292A5/fr
Priority to CA145,363A priority patent/CA955686A/en
Priority to GB2918872A priority patent/GB1372133A/en
Publication of DE2131787A1 publication Critical patent/DE2131787A1/de
Publication of DE2131787B2 publication Critical patent/DE2131787B2/de
Application granted granted Critical
Publication of DE2131787C3 publication Critical patent/DE2131787C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • H04L1/0063Single parity check
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092Error control systems characterised by the topology of the transmission link
    • H04L2001/0094Bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

Böblingen, den 21. Juni 1971 km-ba
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket GE 971 019
Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen "
Die Erfindung betrifft eine Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen mit wenigstens zwei separaten Einheiten, die durch Übertragungswege miteinander verbunden sind.
Bekannte Schaltungsanordnungen zur Fehlerfeststellung bei der übertragung von Informationen zwischen den Einheiten eines Datenverarbeitungssystems benutzen zu jedem Informationsübertragungsweg einen separaten übertragungsweg für eine Prüfinformation, die z. B. eine Prüfzahl oder ein Paritätsbit sein kann (IBM Technical Disclosure Bulletin, Vol. 12, Nr. 11, April 1970, Seiten 1933 und 1934). Wenn über einen ersten übertragungsweg eine Informationsübertragung von einer Einheit A zu einer Einheit B erfolgt,, wird in der Einheit A ein zur betreffenden Information gehöriges Paritätsbit erzeugt und dem Prüfinformation-Übertragungsweg zugeführt. Eine in der Einheit B angeordnete Prüfschaltung erhält sowohl die übertragene Information als auch das Paritätsbit zugeführt und stellt die Richtigkeit der übertragung fest. Für die übertragung in der umgekehrten Richtung
209882/0912
von Einheit B zur Einheit A ist eine gleiche Anordnung vorgesehen. Es ist dabei nachteilig, daß zur Erzeugung, übertragung und Auswertung der Prüfinformation ein relativ hoher Schaltungsaufwand notwendig ist.
Es ist ferner bereits bekannt, auf einem übertragungsweg zu verschiedenen Zeiten Datensignale und Steuersignale zu übertragen und beiden Signalarten die gleiche Paritätsleitung zuzuordnen (deutsches Patent Ί 230 075). Bei dieser Anordnung dient die Art der Parität (Geradaahligkeit oder üngeradzahligkeit) außerdem zur Anzeige dafür, ob es sich bei den übermittelten Signalen um Datensignale oder Steuersignale,handelt. Bei dieser Schaltung wird zwar der Leitungsaufwand bei der übertragung in einer Richtung reduziert, die Erzeugung der Prüfinformation am Sendeort/ ihre übertragung für jede übertragungsrichtung auf einer separaten Leitung und ihre Auswertung in einer Prüfschaltung am Empfangsort sind jedoch auch hier erforderlich.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Fehr lerfeststellung anzugeben, bei welcher der Schaltungsaufwand für die Behandlung der Prüf information und insbesondere die Zahl der erforderlichen Prüfzeichen-Übertragungsleitungen verringert ist. Gemäß der Erfindung wird dies dadurch erreicht, daß in der ersten Einheit ein Prüfzeichengenerator vorgesehen ist, der für die von der ersten Einheit zur zweiten Einheit und von der zweiten Einheit zur ersten Einheit zu übertragenden Informationen ein Prüfzeichen erzeugt, das ein für die beiden Übertragungswege gemeinsamer Prüfzeichen-Übertragungsweg vorgesehen ist, der die vom Prüfzeichengenerator erzeugten Prüfzeichen von der ersten Einheit zur zweiten Einheit überträgt, und daß die. zweite Einheit eine Prüfschaltung aufweist, die mit den beiden Informationsübertragungswegen und dem Prüfzeichen-Übertragungsweg verbunden ist und für beide Übertragungsrichtungen die Richtigkeit der übertragenen Information überprüft.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Docket ge 97X O19 209882/0912
Erfindung sind aus den Ansprüchen zu ersehen. Nachfolgend sind verschiedene Ausführungsbeispiele der Erfindung an Hand von Zeichnungen erläutert. Es zeigen:
Fig· 1 eine vereinfachte Blockdarstellung eines Schaltungskonzeptes gemäß der Erfindung bei einem Datenverarbeitungssystem mit zwei Verarbeitungseinheiten,
Fig. 2 eine abgewandelte Ausführungsform der Schaltung
von Fig. 1,
Fig. 3 eine detailliertere Blockdarstellung einer erfindungsgemäßen Ausführungsform, die ein Datenverarbeitungssystem betrifft, das eine Vielzahl von Verarbeitungseinheiten umfaßt,
Fig. 4 eine abgewandelte Ausführungsform der Schaltung -von Fig. 3 und
Fig. 5 ein Ausführungsbeispiel zur Erzeugung von
Prüfinformationen und zur Ausführung von Fehlerprüfungen, wie sie in den Anordnungen von Fig. 3 und Fig. 4 verwendbar ist.
Die Anordnung von Fig. 1 umfaßt zwei Verarbeitungseinheiten A und Br die Teil eines Datenverarbeitungssystems sind. Jede der Verarbeitungseinheiten ist in der Lage, von einem Programm vorgegebene Operationen, wie Rechenoperationen und logische Operationen, unabhängig auszuführen. Beide Einheiten sind durch zwei Kabel 20 und 21 zum Zwecke des Informationsaustausches miteinander verbunden. Die Kabel dienen zur übertragung von Steuersignalen, die die Zusammenarbeit der Einheiten A und B regeln. Zum Beispiel können von der Einheit B Steuersignale zur Einheit A übertragen werden, um dort eine Datenübertragung von der Einheit A zur Einheit B zu veranlassen. Die Kabel 20 und
Docket GE 971 019 209882/0912
21 können aber auch zur übertragung der Daten selbst Verwendung finden. Bei den Daten kann es sich z, B. um Zwischenergebnisse handeln, die von einer der Einheiten A oder B ermittelt wurden und die in der anderen Einheit weiter zu verarbeiten sind.
Jedes der Kabel 20, 21 besteht aus einer Vielzahl von im einzelnen nicht dargestellter Leitungen, von denen jede zur übertragung eines binären Bits dient. Zur Prüfung der richtigen übertragung ist beiden Kabeln 20, 21 eine gemeinsame Paritätsbitleitung 23 zugeordnet. Das auf dieser Leitung erscheinende Binärsignal stellt eine Ergänzung der auf den einzelnen Leitungen der Kabel 20 und 21 erscheinenden Binärsignale zu einer geradzahligen Anzahl Binärsignale dar.
Das Kabel 20 ist in der Verarbeitungseinheit A mit einer Ausgabeschaltung 24 verbunden, bei der es sich z. B. um einen Pufferspeicher handeln kann, der mit anderen, nichtdargestellten Schaltungsteilen der Einheit A in Verbindung steht. In der Verarbeitungseinheit B ist das Kabel 20 an eine Eingabeschaltung 25 angeschlossen, die ebenfalls als Pufferspeicher ausgebildet sein kann und mit nichtdargestellten Schaltungsteilen der Verarbeitungseinheit B verbunden ist. Das Kabel 20 dient somit zur übertragung von Informationen von der Einheit A zur Einheit B.
Dem Kabel 21, das zur Informationsübertragung in der umgekehrten Richtung benutzt wird, steht mit einer entsprechenden Ausgabeschaltung 26 in der Verarbeitungseinheit B und einer entsprechenden Eingabeschaltung 27 in der Einheit A in Verbindung. Auf das Zusammenwirken der Schaltungen 25, 26 mit anderen Schaltungsteilen der Verarbeitungseinhei* B wird hier nicht eingegangen, da dies für das Wesen der Erfindung ohne Bedeutung ist. Das gleiche trifft auf das Zusammenwirken der Schaltungen 26,. 27 mit anderen Schaltungsteilen der Verarbeitungseinheit A zu.
Von der Ausgabeschaltung 24 führt eine Leitung 23' zu einem
209882/091 2
Docket GE 971 019
Prüfzeichengenerator 30, an dessen Ausgang die Leitung 23 angeschlossen ist. In der Verarbeitungseinheit B ist die Leitung 23 an den Eingang einer Prüfschaltung 31 angeschlossen, von der ein weiterer Eingang mit einem Zweig 34 des Kabels 20 in Verbindung steht. .Eine Fehleranzeigeschaltung ist über eine Leitung 32 an den Ausgang der Prüfschaltung 31 angeschlossen.
Die Ausgabeschaltung 24 liefert auf der Leitung 23' ein Paritätsbit, das den Binärsignalen auf den Leitungen im Kabel 20 zugeordnet ist. Die Prüfzeichengeneratorschaltung 30 bildet aus diesem Paritätsbit und den gleichzeitig auftretenden Binärsignalen auf den Leitungen im Kabel 21 ein gemeisames Paritätsbit für beide Kabel 20, 21. Das gemeinsame Paritätsbit wird über die Leitung 23 zur Einheit B übertragen. Dort werden die Binärinformationen auf den Leitungen der Kabel 20, 21 zusammen mit dem Paritätsbit auf Leitung 23 in der Prüfschaltung 31 ausgewertet. Stellt die Prüfschaltung 31 einen Fehler fest, so liefert sie ein Signal auf Leitung 32 zur Fehleranzeigeschaltung 33, die der Verarbeitungseinheit B mitteilt, daß die von den Eingabeschaltungen 25, 27 empfangene Information fehlerhaft ist.
In Fig. 2 ist eine Schaltungsanordnung dargestellt, die der von Fig. 1 ähnlich ist. Die Teile der Schaltungsanordnung von Fig. 2 tragen die gleichen Bezugszeichen, wie die entsprechenden Teile der Schaltungsanordnung von Fig. 1. Der Prüfzeichengenerator 30 in der Verarbeitungseinheit A steht sowohl mit den Leitungen des Kabels 20 als auch mit den Leitungen des Kabels 21 in Verbindung. Im Gegensatz zur Schaltung von Fig. 1, bei der die übertragung von Steuersignalen zwischen den Einheiten A und B in beiden Richtungen gleichzeitig erfolgte, findet bei der Schaltung von Fig. die übertragung in der einen Richtung und die übertragung in der entgegengesetzten Richtung zu verschiedenen Zeitpunkten statt. Bei Informationsübertragungen von der Verarbeitungseinheit A zur Verarbeitungseinheit B wird zu den Signalen auf dem Kabel 20 vom Prüfzeichengenerator 30 ein Prüfzeichen auf der Sammelleitung 23 erzeugt. Bei der übertragung in umgekehrter Richtung von der Ver-
Do=Ket GE 97! 019 209882/0912
arbeitungseinheit B zur Verarbeitungseinheit A erzeugt wiederum der Prüfzeichengenerator 30 ein Prüfzeichen für die Signale auf den Adern des Kabels 21. Dieses Prüfzeichen wird über die Sammelleitung 23 zur Einheit B zurückübertragen. Die Fehlerprüfung und Auswertung erfolgt in der in Verbindung mit Fig. 1 beschriebenen Weise in der Verarbeitungseinheit B, die zu diesem Zweck eine Prüfschaltung 31 und eine Fehleranzeigeschaltung 33 aufweist. Die Kabel 20 und 21, auf denen Informationen zu verschiedenen Zeitpunkten auftreten, sind mit den logischen Schaltungen im Prüfzeichengenerator 30 nach Art einer ODER-Verknüpfung verbunden. Das gleiche trifft auf die Verbindung der Kabel 20 und 21 mit den logischen Schaltungen in der Prüfschaltung 31 zu.
Das in den dargestellten Schaltungsanordnungen benutzte Prüfzeichen kann unterschiedlicher Struktur sein. Es kann sich um eine Bitkombination handeln, die eine Prüfziffer darstellt, welche nach einem vorgegebenen Prüf algorithmus aus der zu übertragenen Information abgeleitet worden ist. Die Prüfziffer kann beispielsweise die mit den jeweiligen Stellenwerten multiplizierte Quersumme einer zu übertragenden Zahl sein. Das Prüfzeichen kann jedoch auch nur aus einem einzelnen binären Bit bestehen, das als Paritätsbit zu einer Anzahl von Binärsignalen erscheint, die über die Kabel 20 oder 21 übertragen werden. Der Wert des Paritätsbits kann z. B. so gewählt sein, daß er jeweils die Zahl der 1-Bits auf zehn Leitungen des Kabels 20 bzw. 21 zu einem geradzahligen Wert ergänzt. In einem solchen Fall tritt anstelle der Sammelleitungen 23 von Fig. 2 eine einzelne Leitung, und die Schaltungen 30 und 31 sind zur Erzeugung bzw. zur Oberprüfung der geradzahligen Parität ausgebildet. Dagegen muB im Falle der Verwendung eines aus mehreren Bits bestehenden Prüfzeichens der Prüfzeichenübertragungsweg für jedes dieser Bits eine Leitung enthalten (Sammelleitung 23), und ebenso müssen die Schaltungen 30 und 31 zur Erzeugung bzw. Prüfung des Prüfzeichens entsprechend einem vorgegebenen Algorithmus ausgebildet sein.
In Fig. 3 ist ein mehr detailliertes Blockschaltbild einer Schal· Docfcet GE 971 019 209882/0912
tungsanordnung gemäß der Erfindung dargestellt, die Teil eines Datenverarbeitungssystems ist, welches aus mehreren Verarbeitungseinheiten Al, A2, ... AN und einer Verarbeitungseinheit B besteht. Jede der Verarbeitungseinheiten Al, A2, ... AN ist über ein Paar Sammelleitungen Cl, CBl, C2, CB2r ... CN, CBN mit der Verarbeitungseinheit B verbunden. Diese Sammelleitungen dienen zur übertragung von Steuersignalen. Jede der Sammelleitungen besteht aus einer Anzahl m Leitungen, von denen jede zur übertragung eines Binärsignals dient. Die zur Datenübertragung zwischen den einzelnen Verarbeitungseinheiten benutzten Leitungen sind in Fig. 3 nicht dargestellt. Jede der Einheiten Al, A2, ... AN ist außerdem durch eine Prüfzeichenleitung Pl, P2, ... PN mit der Verarbeitungseinheit B verbunden, die je zwei der Sammelleitungen Cl, CBl, C2, CB2, CN, CBN gemeinsam zugeordnet ist. Zum Beispiel ist die Prüfzeichenleitung Pl den Sammelleitungen Cl und CBl und die Prüfzeichenleitung P2 den Sammelleitungen C2, CB2 jeweils gemeinsam zugeordnet.
Die Steuerleitung Cl wird zur übertragung von Steuersignalen 1 bis η von der Einheit Al zur Einheit B benutzt; sie entspricht damit in ihrer übertragungsfunktion dem Kabel 20 von Pig. I und 2. Dementsprechend dienen die Sammelleitungen C2 bis CN zur übertragung einer gleichen Anzahl Steuersignale von den Einheiten A2 bis AN zur Einheit B. Die Sammelleitung CBl ist der umgekehrten übertragungsrichtung zugeordnet. Auch sie führt Steuersignale 1 bis m, die von der Einheit B zur Einheit Al übertragen werden. Die Sammelleitungen CB2 bis CBN dienen zur übertragung einer gleichen Anzahl von Steuersignalen von der Einheit B zu den Einheiten A2 bis AN.
In der Einheit A ist eine Auswahlschaltung in Form von Torschaltungen 40, 41 vorgesehen. Die Torschaltung 40 ist als Mehrfach-Torschaltung ausgebildet. An ihrem Eingang ist eine Sammelleitung 43 angeschlossen, deren Adern zu den Schaltungsteilen der Einheit Al führen, von wo Steuersignale zur Einheit B zu übertragen sind. Der Ausgang der Torschaltung 40 ist mit der Sammel-
ge 97X O19 209882/0912
leitung Cl verbunden. Ein Steuereingang 44 der Torschaltung 40 ist an einer der Leitungen in der Sammelleitung CBl angeschlossen. Die Torschaltung 41 dient zur übertragung des Paritätbits zur Leitung Pl. Ihr Eingang steht mit dem Ausgang einer Paritätsgeneratorschaltung 45 in Verbindung und ihr Steuereingang ist ebenfalls an die Leitung 44 angeschlossen. Die Eingänge der Paritätsgeneratorschaltung 45 werden einmal durch die Leitungen der Sammelleitung CBl und zum anderen durch eine Prüfleitung 46 gebildet, D/äie letztere Leitung führt ein Paritätsbit zu den auf der Sammelleitung 43 erscheinenen Steuersignalen, das durch eine nichtdargesteilte Schaltung in der Einheit Al erzeugt wird. Aus dem Paritätssignal von Leitung 46 und den Steuersignalen von der Sammelleitung CBl wird in der Paritätsgeneratorschaltung 45 ein gemeinsames Paritätsbit erzeugt/ das über die UND-Schaltung 41 der Leitung Pl zugeführt wird. Der Aufbau der Paritätsgeneratorschaltung 45 ist aus Fig. 5 ersichtlich. Die Schaltung besteht aus einer Anzahl EXKLUSIV-ODER-Schaltungen 47, die kaskaden- oder baumartig miteinander verknüpft sind.
In den Einheiten A2 bis AN sind ebenfalls je eine Torschaltung 40 und 41 sowie je eine Paritätsgeneratorschaltung 45 vorgesehen. Der Aufbau und die Anordnung dieser Schaltungen sind die gleichen, wie vorausgehend in Verbindung mit der Verarbeitungseinheit Al erläutert wurde. Die Torschaltungen 40 in den Einheiten A2, ... AN sind an die Sammelleitungen C2f ... CN angeschlossen und die Torschaltungen 41 sind an die Leitungen P2,... PN angeschlosssen.
In der Verarbeitungseinheit B werden die gleichgeordneten Steuerleitungen in den verschiedenen Sammelleitungen Cl, C2, ... CN durch ODER-Schaltungen 50 zusammengefaßt. Zum Beispiel sind an die in Fig. 3 zuoberst dargestellte ODER-Schaltung 50 alle das Steuersignal 1 führenden Leitungen aus den Sammelleitungen Cl, C2, ... CN eingangsseitig angeschlossen. Die darunter dargestellte ODER-Schaltung faßt in der gleichen Weise alle das Steuersignal 2 führenden Leitungen und die unterste alle das
209882/091 2
Docket GE 971 019
Steuersignal n führenden Leitungen zusammen. Die Ausgangsleitungen der ODER-Schaltungen 50 sind in der Einheit B mit nichtdargestellten Schaltungsteilen verbunden, in denen die von den Einheiten Al, A2, ... AN übertragenen Steuersignale ausgewertet werden. Außerdem führen die Ausgänge der ODER-Schaltungen 50 über Leitungen 51 zu Eingängen einer Paritätsprüfschaltung An einem weiteren Eingang dieser Paritätsprüfschaltung ist über eine Leitung 53 an den Ausgang einer ODER-Schaltung 54 angeschlossen, deren Eingänge mit den Leitungen Pl, P2, ... PN verbunden sind. Weitere Eingänge der Paritätsprüfschaltung sind mit den einzelnen Adern einer Sammelleitung CA verbunden, an die bei 55 die Sammelleitungen CBl, CB2, ... CBN angeschlossen sind, so daß jeweils von den Steuerleitungen 1 bis m in den Sammelleitungen Cl,. C2, ... CN die Leitungen gleicher Ordnung mit je einer entsprechenden Leitung in der Sammelleitung CA Kontakt haben. Neben m-1 Steuerleitungen enthält die Sammelleitung CA für jede der Einheiten A eine Auswähleteuerleitung. Diese N Auswahl-Steuerleitungen dienen zur Auswahl jeweils einer der Einheiten Al, A2, ... AN für eine übertragung von Steuersignalen zwischen dieser Einheit und der Verarbeitungseinheit B. Dies· N Auswahlsteuerleitungen stehen mit den Leitungen 44 in Verbindung und bewirken das öffnen der Torachaltungen 40 und Außerdem sind die N Steuerleitungen über einen Leitungszweig 56 mit den Eingängen einer ODER-Schaltung 57 verbunden, deren Ausgang zu einem weiteren Eingang der Paritätsprüfschaltung führt.
Die Paritätsprüfschaltung 52 entspricht in ihrem Aufbau der Pari tat*g*n«ratorechaltung 45, d. h. sie besteht aus einer kaskadenoder baumartigen Struktur mehrerer EXKLUSIV-ODER-Schaltungen, wie ·■ in Fig. 5 dargestellt ist. Der Ausgang 58 ist mit einer F*hl*ranzeigeechaltung 60 verbunden, di· eine für sich bekannt· bistabile Verriegelungsschaltung enthält. Der Fehleranxeigesobaltung werden über eine Leitung 61 Takteignale zu den Zeiten zugeführt, zu denen sie ein Fehlersignal von der Prüfschaltung 52 zum Zweck· der Speicherung aufnehmen kann. Die Feh-
Docket Cl 971 019 209882/0912
leranzeigeschaltung 60 liefert über eine Leitung 62 ein Fehlersignal zu nichtdargesteilten Auswerteschaltungen. Die Fehleranzeigeschaltung 60 wird durch ein Signal auf Leitung 63 in ihren Ausgangszustand zurückgestellt, nachdem das Fehlersignal auf Leitung 62 ausgewertet worden ist.
Nachfolgend soll die Wirkungsweise der Schaltungsanordnung von Fig. 3 erläutert werden. Es soll dabei angenommen werden, daß eine übertragung von Steuersignalen zwischen der Einheit A2 und der Einheit B von der Einheit B angefordert wird. Zu diesem Zweck erzeugt die Einheit B auf der Auswahlleitung, die in der Sammelleitung CA der Einheit A2 zugeordnet ist, ein Auswahlsignal, welches auf der Leitung 44 der Einheit A2 erscheint. Dieses Signal öffnet die Torschaltungen 40 und 41 in der Einheit A2, so daß Steuersignal© von der Sammelleitung 43 zur übertragungsleitung Cl gelangen können. Gleichzeitig werden von der Einheit B Steuersignale über die Sammelleitung CB2 zur Einheit A2 geliefert. Aus diesen Steuersignalen und aus dem auf Leitung' 46 von der Einheit A2 zu Verfügung gestellten Paritätsbit erzeugt die Paritätsgeneratorschaltung ein Paritätsbit für alle Steuersignale, die zu dieser Zeit auf den Adern der Sammelleitungen C2 und CB2 wirksam sind. Das Ausgangssignal der Paritätsgeneratorschaltung 45 gelangt über die geöffnete Torschaltung 41 zur Leitung P2 und wird über diese und über die ODER-Schaltung 54 zur Paritatsprüfschaltung 52 übertragen. Die Parität sprüf schaltung erhält außerdem über den Sammelleitungszweig 59 alle Signale von den Steuerleitungen in der Sammelleitung CA zugeführt, über den Sammelleitungs zweig 56 und die ODER-Schaltung 57 wird des weiteren das zur Leitung 44 in der Einheit A2 übertragene Auswahlsteuersignal zur Paritätsprüfschaltung 52 übertragen. Schließlich erhält die Paritätsprüfschaltung 52 auch über die Leitungen 51 und die ODER-Schaltungen 5O alle Steuersignale von den η S teuer leitungen in der Sammelleitung C2 zugeführt. Die Prüfschaltung 52 prüft die an ihrem Eingang erscheinenden Signale auf das Vorliegen der richtigen Parität. Wird hierbei festgestellt, daß die tatsächliche Parität mit
209882/0912
Docket G« 971 019
-U-
der vorgeschriebenen Parität nicht übereinstimmt, liefert die Schaltung 52 ein Einstellsignal zur Fehleranzeigeschaltung 60, das am Ende der übertragung zum Zeitpunkt eines Taktsignals auf Leitung 61 eine Einstellung der Fehleranzeigeschaltung 60 bewirkt. Durch das im eingestellten Zustand von der Fehleranzeigeschaltung 60 auf Leitung 62 erzeugte Fehlersignal wird der Einheit B mitgeteilt, daß während der übertragung der Steuersignale ein Fehler aufgetreten ist. Diese Fehlermeldung kann beispielsweise durch Wiederholung der Übertragungsoperation ausgewertet werden. Liegt zum Zeitpunkt des Taktsignals auf Leitung 61 kein Ausgangssignal von der Paritätsprüfschaltung vor, unterbleibt eine Einstellung der Fehleranzeigeschaltung 60. Das Fehlen eines Signals auf Leitung 62 wird dann von d~r Einheit B als Anzeige für eine korrekte Signalübertragung gewertet.
Die Schaltungsanordnung von Fig. 4 ist der von Fig. 3 weitgehend ähnlich bis auf die Anordnung der Leitungen zur übertragung des Paritätsbits zwischen den Einheiten Al, A2, ... AN und der Einheit B. Anstelle der in der Schaltungsanordnung von Fig. 3 hierfür benutzten Leitungen Pl, P2, ... PN wird in der Schaltungsanordnung von Fig. 4 nur eine einzige Leitung P verwendet. Die Bezugszeichen von Fig. 3 wurden in Fig. 4 für die Schaltungsteile mit identischen Funktionen beibehalten. Durch die Zusammenfassung der Leitungen Pl, P2, ... PN zu einer einzigen Leitung fällt in der Verarbeitungseinheit B die ODER-Schaltung 54 weg. Stattdessen ist die Leitung P direkt mit dem Eingang der Paritätsprüfschaltung 52 verbunden, an dem in Fig. 3 die Leitung 53 angeschlossen war. In der Verarbeitungseinheit Al ist eine zusätzliche Torschaltung 65 vorgesehen, deren Ausgang über eine ODER-Schaltung 66 mit der Leitung P verbunden ist. Ein Eingang der Torschaltung 65 führt über eine Leitung P(2-N) zu einer der ODER-Schaltung 66 von Einheit Al entsprechenden ODER-Schaltung 66 in Einheit A2. Ein Steuereingang der Torschaltung 65 ist über einen Inverter 68 an die Auswähleteuerleitung 44 angeschlossen. Die Einheit A2 weist ebensolche Schaltelemente 65, 66 und 68 auf. Der Eingang der Tor-
Docket GE 97! O19 209882/0912
schaltung 65 ist hier über eine Leitung P(3-N) mit der ODER-Schaltung 66 der nächstfolgenden Einheit A verbunden. Die Einheiten Al, A2, ... AN bilden somit den Bezug auf die übertragung des Paritätssignals eine Kette, deren Abschluß die Leitung P(N) darstellt, die an den Ausgang der ODER-Schaltung 66 in der Einheit AN angeschlossen ist. Die Leitungen P(2-N), P(3-N) bis P(N) können daher als eine Verlängerung der Leitung P durch die einzelnen Einheiten A aufgefaßt werden.
Zur Erläuterung der Wirkungsweise der Schaltungsanordnung von Fig. 4 wird wiederum angenommen, daß eine übertragung von Steuersignalen zwischen der Verarbeitungseinheit A2 und der Verarbeitungseinheit B stattfinden soll und daß hierzu ein Anforderungssignal auf einer der N Auswahlsteuerleitungen über die Sammelleitung CB2 zur Leitung 44 in der Einheit A2 übertragen worden ist. Dieses Signal gelangt zur Inverterschaltung 68 und bewirkt, daß deren sonst ständig vorhandenes Ausgangssignal unterbrochen wird. Hierdurch wird die Torschaltung 65 gesperrt und damit die Paritätsleitungskette zu weiteren Einheiten in Richtung der Einheit AN unterbrochen. Das Steuersignal auf Leitung 44 gelangt des weiteren zu der Torschaltung 40 und öffnet diese für eine übertragung von Steuersignalen über die Sammelleitung C2 und die ODER-Schaltungen 50 zu nichtdargesteilten Schaltungsteilen in der Einheit B. Das Steuersignal von Leitung 44 in der Einheit A2 gelangt des weiteren zur Torschaltung 41 und öffnet diese für eine übertragung des Ausgangesignals von der Paritätsgenera tor*· schaltung 45 zur ODER-Schaltung 66. Die Paritätsgeneratorschaltung 45 erzeugt in der in Verbindung mit Fig. 3 beschriebenen Weise ein gemeinsames Paritätsbit für die Steuersignale auf den Sammelleitungen C2* und CB2, wozu ihr ein Paritätsbit der Steuersignale auf der Sammelleitung C2 über die Leitung 46 und alle Steuersignale zugeführt werden, die von der Einheit B zur gleichen Zeit über die Sammelleitung CB2 zur Einheit A2 übertragen werden. Das Ausgangssignal von der ODER-Schaltung 66 in der Einheit A2 gelangt über die Leitung P (2-N) zur Torschaltung 65 in der Einheit Al, die unter der Wirkung des Inverters 68 geöffnet
Docket ge 971 019 209882/0912
ist. Das in der Einheit A2 erzeugte Paritätssignal wird somit über die Torschaltung 65 und die ODER-Schaltung 66 in der Einheit Al zur Leitung P übertragen und gelangt über diese zum Eingang der Paritätsprüfschaltung 52 in der Einheit B. Diese Paritatsprüfschaltung arbeitet in der gleichen Weise, wie es oben in Verbindung mit Fig. 3 erläutert wurde. Ein von ihr erzeugtes Ausgangssignal wird der Fehleranzeigeschaltung 60 zugeführt und durch diese der Steuerung der Einheit B gemeldet.
Die Steuersignalübertragung zwischen der Verarbeitungseinheit B und den übrigen Α-Einheiten erfolgt in der gleichen Weise, wie es vorausgehend anhand der übertragung zwischen der Einheit B und der Einheit A2 erläutert wurde.
Bei der erläuterten" Wirkungsweise der Schaltungsanordnungen von Fig. 3 und 4 wurde davon ausgegangen, daß zum Zwecke der Zeitersparnis die übertragung in beiden übertragungsrichtungen gleichzeitig erfolgt. Unter bestimmten Bedingungen kann es jedoch zweckmäßig sein, zu einem Zeitpunkt nur Informationen in der einen Richtung zu übertragen, während eine übertragung in der entgegengesetzten Richtung zu einem späteren Zeitpunkt erfolgt. Abwandlungen dieser Art überschreiten nicht den Rahmen vorliegender Erfindung.
209882/0912
Docket GE 971 019

Claims (11)

  1. PATENTEN SPRÜCHE
    (I/ Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungsanlagen mit wenigstens zwei separaten Einheiten, die durch je einen Übertragungsweg für die beiden übertragtmggri.ehtungen miteinander verbunden sind, dadurch gekennzeichnet, daß in der ersten Einheit (A) ein Priifzeichengensrator (30) vorgesehen ist, der für die von der ersten Einheit zur zweiten Einheit (B) und von der zweiten Einheit zur ersten Einheit zu übertragenden Informationen ein Prüfzeichen erzeugt, daß ein für die beiden Übertragungswege gemeinsamer Prüfzeichenübertragungsweg (23) vorgesehen ist, der die vom Prüfzeichengenerator erzeugten Prüfzeichen von der ersten Einheit zur zweiten Einheit überträgt, und daß die zweite Einheit eine Prüfschaltung (31) aufweist, die mit den beiden Informationsübertragungswegen und dem Prüfzeichenübertragungsweg verbüffldsa ist und für beide Übertragungsrichtungen die Richtigkeit der übertragenen Information überprüft.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß anstelle der ersten Einheit mehrere Einheiten (Al, A2, ... AN) vorgesehen sind, die mit der zweiten Einheit (B) durch je ein Paar Übertragungswege (Cl, CBl, C2, CB2, ... CN, CBN) und je einen Prüfzeichen-Übertragungsweg (Pl, P2, ... PN) in Verbindung stehen, daß von der zweiten Einheit betätigbare Auswahlschaltungen (40, 41) vorgesehen sind, die jeweils eines der Übertragungsweg-Paare mit dem zugehörigen Prüfzeichen-Übertragungsweg für eine Übertragungsoperation wirksam machen und daß eine Prüfschaltung (52) in der zweiten Einheit allen Übertragungswegen gemeinsam ist.
  3. 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß anstelle der ersten Einheit mehrere Einheiten (Al, A2, ...
    Docket GE 971 019 209882/0912
    AN) vorgesehen sind, die mit der zweiten Einheit (B) über je ein Paar Übertragungswegs (Cl, CBl, C2, CB2, ... CN, CBN) und einen allen Übertragungswegen gemeinsamen Prüfzeichen-Übertragungsweg (P) in Verbindung stehen, daß von der zweiten Einheit betätigbare Auswahlschaltungen (40, 41, 65, 68) vorgesehen sind, die jeweils eines der übertragungsweg-Paare sowie den gemeinsamen Prüfzeichenübertragungsweg für eine Übertragungsoperation wirksam machen, und daß eine Prüfschaltung (52) in der zweiten Einheit allen Übertragungswegen gemeinsam ist.
  4. 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Einheit (B) mit allen Informationsübertragungswegen (Cl, CBl, C2, CB2, ... CN, CBN) und mit allen Prüfzeichen-Übertragungswegen (Pl, P2, ... PN) bzw. dem gemeinsamen Prüfzeichen-Übertragungsweg (P) fest verbunden ist und daß in den verschiedenen ersten Einheiten Auswahlschaltungen (40, 41, 65, 68) vorgesehen sind, die den Anschluß der betreffenden zweiten Einheit an die Informations- und Prüfzeichen-Übertragungswege bewirken und durch Steuersignale von der zweiten Einheit wirksam gemacht werden.
  5. 5. Anordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß alle ersten Einheiten (Al, A2, ... AN) durch eine Verlängerung (P(2-N), P(3-N, ... P(N)) des gemeinsamen Prüfzeichen-Übertragungsweges (P) kettenartig untereinander verbunden sind, daß in jeder ersten Einheit über eine Torschaltung (41) Prüfzeichen der Verlängerung des Prüfzeichen-Übertragungsweges zuführbar sind und daß die Verlängerung des Prüfzeichen-Übertragungsweges in jeder ersten Einheit über eine Torschaltung (65) geführt ist, die im nichtausgewählten Zustand der betreffenden Einheit Prüfzeichen von nachfolgenden Einheiten durchläßt und im ausgewählten Zustand sperrt.
    Docket GE 971 019 209882/0912
  6. 6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Obertragungswege (Cl, CBl, C2, CB2, ... CN, CBN) zur gleichzeitigen Übertragung von Steuersignalen zwischen ersten VerarbeituagsEinheiten (Al, A2, AN) und einer zweiten Verarbeitungseinheit (B) dienen.
  7. 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Auswähleteuerleitungen (44) für die Auswahl einer der ersten Einheiten (Al, A2, ... AN) Teil der Übertragungswege (CBl, CB2, ... CBN) von der zweiten Einheit (B) zu den ersten Einheiten sind und zur Beteiligung an der Übertragungsprüfung mit dem in der betreffenden ersten Einheit enthaltenen Prüfzeichengenerator (45) und mit der in der zweiten Einheit enthaltenen Prüfschaltung (52) verbunden sind.
  8. 8. Anordnung nach einem der Ansprüche 1 bis 7 bei einem Datenverarbeitungssystem mit wenigstens zwei separaten Einheiten, die durch Übertragungswege miteinander verbunden sind, dadurch gekennzeichnet, daß der gemeinsame Prtifzeichen-übertragungsweg (23) bei einer Informationsübertragung (A) zur zweiten Einheit (B) ein Prüfzeichen der zu übertragenen Information führt, daß in der zweiten Einheit eine Prüfschaltung (31) zur Auswertung der übertragenen Information und des Prüfzeichens vorgesehen ist, daß dieser Prüfschaltung ferner die zu einem anderen Zeitpunkt von der zweiten Einheit zur ersten Einheit zu übertragenden Informationen über eine Verbindung (34) zugeführt werden, daß in der ersten Einheit eine mit dem gemeinsamen Prüfzeichen-Übertragungsweg verbundener Prüfzeichengenerator (30) zur Erzeugung eines Prüfzeichens der übertragenen Information vorgesehen ist und daß der Prüfzeichenübertragungsweg zur Rückübertragung des Prüfzeichens der von der betreffenden ersten Einheit empfangenen Information zur Prüfschaltung in der zweiten Einheit dient.
    Docket GE 971 019 20 9 8 8 2/0912
  9. 9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß mehrere erste Einheiten (Al, A2, ... AN) vorgesehen sind, die durch je zwei Übertragungswege (Cl, CBl, C2, CB2, ... CN, CBN) für die beiden Übertragungsrichtungen mit der zweiten Einheit (B) in Verbindung stehen, daß jedem Paar Übertragungswege ein gemeinsamer Prüfzeichen-Übertragungsweg (Pl, P2, ... PN) zugeordnet ist, der in der betreffenden ersten Einheit einerseits das Prüfzeichen der zur zweiten Einheit zu übertragenden Information zugeführt erhält und andererseits über einen Prüfzeichengenerator (45) an den von der zweiten Einheit zur betreffenden ersten Einheit führenden übertragungsweg angeschlossen ist zur Ableitung eines Prüfzeichens aus der auf diesem Übertragungsweg erscheinenden Information und daß die Prüfschaltung (52) in der zweiten Einheit eingangsseitig mit allen Informationsübertragungswegen und Prüfzeichen-Übertragungswegen verbunden ist und die jeweils übertragene Information sowie das ihr zugeordnete Prüfzeichen zugeführt erhält.
  10. 10. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß mehrere erste Einheiten (Al, A2, ... AN) vorgesehen sind, die über je zwei Übertragungswege (Cl, CBl, C2, CB2, ... CN, CBN) mit der zweiten Einheit (B) in Verbindung stehen, daß allen diesen Übertragungswegen ein gemeinsamer Prüfzeichenübertragungsweg (P) zugeordnet ist, der durch alle ersten Einheiten führt und dort Prüfzeichen der zur zweiten Einheit zu übertragenden Information zugeführt erhält, daß in jeder ©.rsten Einheit ein mit dem Prüfzeichen-Übertragungsweg verbundener Prüfzeichengenerator (45) vorgesehen ist, der aus der von der ersten Einheit empfangenen Information ein Prüfzeichen erzeugt und es dem Prüfzeichen-übertragungsweg zuführt, daß die zweite Einheit eine Prüfschaltung (52) enthält, die mit allen Übertragungswegen sowie mit dem gemeinsamen Prüfzeichen-Übertragungsweg verbunden ist und die jeweils übertragene Information sowie das ihr
    Docket GE 971 019 2 0 9 8 8 2/0912
    zugeorä&ete Prüfzeichen zugeführt erhält.
  11. 11. Anordnung aach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Informationsübertragungswege (Cl, CBl, C2, CB2, ... CU, CBN) aus je einer Gruppe von übertragungsl^ittingen bestehen, die zur übertragung von binären Signals ι dienen, daß für die Prüfzeichen-Übertragungswege CPl ? P2j, ... PN) bzw\ den gemeinsamen Prüfzeichen-übertragmigstfeg (P) je eine einzelne Leitung vorgesehen ist, öle aur übertragung eines Paritätsbits der binären Signale 'iient, und daß die Prüfzeichengeneratorea (45) in d©n ersten Einheiten (A oder Al, A2, ... AN) «sid die Prüfschaltung (52) in der zweiten Einheit als je eine Kaskade von EXKLUSIV-ODER-Schaltungen (47) ausgebildet sind.
    209882/091 2
    Docket GE 971 019
DE2131787A 1971-06-26 1971-06-26 Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen Expired DE2131787C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2131787A DE2131787C3 (de) 1971-06-26 1971-06-26 Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen
US00219358A US3763470A (en) 1971-06-26 1972-01-20 Circuit arrangement for error detection in data processing systems
IT22530/72A IT950858B (it) 1971-06-26 1972-03-29 Struttura circuitale per rilevare la presenza di errori in sistemi di elaborazione dei dati
JP47035806A JPS5135334B1 (de) 1971-06-26 1972-04-11
FR7222686A FR2144292A5 (de) 1971-06-26 1972-06-20
CA145,363A CA955686A (en) 1971-06-26 1972-06-22 Circuit arrangement for error detection in data processing systems
GB2918872A GB1372133A (en) 1971-06-26 1972-06-22 Data transmission systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2131787A DE2131787C3 (de) 1971-06-26 1971-06-26 Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen

Publications (3)

Publication Number Publication Date
DE2131787A1 true DE2131787A1 (de) 1973-01-11
DE2131787B2 DE2131787B2 (de) 1973-05-03
DE2131787C3 DE2131787C3 (de) 1973-12-20

Family

ID=5811858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2131787A Expired DE2131787C3 (de) 1971-06-26 1971-06-26 Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen

Country Status (7)

Country Link
US (1) US3763470A (de)
JP (1) JPS5135334B1 (de)
CA (1) CA955686A (de)
DE (1) DE2131787C3 (de)
FR (1) FR2144292A5 (de)
GB (1) GB1372133A (de)
IT (1) IT950858B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2242910A5 (de) * 1973-09-03 1975-03-28 Honeywell Bull Soc Ind
US3882460A (en) * 1973-11-02 1975-05-06 Burroughs Corp Serial transfer error detection logic
JPS5438844B2 (de) * 1974-07-19 1979-11-24
US3938083A (en) * 1974-11-27 1976-02-10 Burroughs Corporation Parity checking a double-frequency coherent-phase data signal
US4020459A (en) * 1975-10-28 1977-04-26 Bell Telephone Laboratories, Incorporated Parity generation and bus matching arrangement for synchronized duplicated data processing units
IT1149252B (it) * 1980-09-09 1986-12-03 Sits Soc It Telecom Siemens Modulo di ingresso-uscita per un elaboratore elettronico
US4414669A (en) * 1981-07-23 1983-11-08 General Electric Company Self-testing pipeline processors
US4420842A (en) * 1981-07-29 1983-12-13 Kuhn Loughrey R Fiber optic digital data transmitting system
NL8301098A (nl) * 1983-03-29 1984-10-16 Philips Nv Digitaal transmissiesysteem.
JPS6083475U (ja) * 1983-11-15 1985-06-08 滝崎 浩一 連続懸吊用ハンガ−
US4823347A (en) * 1987-05-18 1989-04-18 International Business Machines Corporation Deferred parity checking of control signals across a bidirectional data transmission interface
JPS6419380U (de) * 1987-07-28 1989-01-31
JP2863392B2 (ja) * 1992-12-09 1999-03-03 富士通株式会社 ネットワーク装置を試験するための装置
JP3217993B2 (ja) * 1997-07-09 2001-10-15 沖電気工業株式会社 パリティチェック回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3473150A (en) * 1966-08-10 1969-10-14 Teletype Corp Block synchronization circuit for a data communications system
US3525077A (en) * 1968-05-31 1970-08-18 Sperry Rand Corp Block parity generating and checking scheme for multi-computer system

Also Published As

Publication number Publication date
DE2131787C3 (de) 1973-12-20
IT950858B (it) 1973-06-20
GB1372133A (en) 1974-10-30
JPS5135334B1 (de) 1976-10-01
CA955686A (en) 1974-10-01
US3763470A (en) 1973-10-02
FR2144292A5 (de) 1973-02-09
DE2131787B2 (de) 1973-05-03

Similar Documents

Publication Publication Date Title
DE2060643C3 (de) Schaltungsanordnung zur Korrektur von Einzelfehlern
DE2132565C3 (de) Umsetzer
DE2131787A1 (de) Schaltungsanordnung zur fehlerfeststellung bei datenverarbeitungssystemen
DE2727876B2 (de) Steuereinrichtung mit einem Mikroprozessor
DE2813418A1 (de) Einrichtung in einer elektronischen datenverarbeitungsanlage zur meldung von fehler- und betriebszustaenden
DE3111447A1 (de) Anzeigeschaltung fuer speicherschreibfehler
DE2526708C2 (de) Schaltungsanordnung zur Kompensation der Zeitverzerrung von über zwei Übertragungsstrecken ankommenden Bits
DE2749888A1 (de) Einrichtung zur fehlermeldung
DE2405657A1 (de) Einrichtung zur feststellung von uebertragungsfehlern fuer ein pcm-system
DE2029874B2 (de) Überwachungsschaltung
DE2441351C2 (de) Selbstprüfende Fehlerprüfschaltung
DE2641700C2 (de)
EP0031025B1 (de) Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung
DE3219900A1 (de) Rechnerschnittstelle
DE3329023A1 (de) Einrichtung zum pruefen logischer schaltwerke
DE2454745A1 (de) Binaerzaehler mit fehlererkennung und korrektur voruebergehender fehler
DE1937259C3 (de) Selbstprüf ende Fehlererkennungsschaltung
DE3924266A1 (de) Verfahren zum betrieb einer signaltechnisch sicheren schnittstelle
DE2521245C3 (de) Schaltungsanordnung für ein zweikanaliges Sicherheitsschaltwerk mit antivalenter Signalverarbeitung
DE2402881C3 (de) Fehlersichere elektronische Signalvergleichsschaltung
DE1943859C3 (de) Verfahren und Vorrichtung zur Prüfung und/oder Korrektur von Datenwörtern und/ oder zur Erzeugung von Prüfziffern
DE2025916C3 (de) Dekodiernetzwerk mit Fehlersicherung und Fehleranzeige
DE19733708C2 (de) Datenbus
DE1512235C3 (de) Logisches Verknüpfungsglied, bestehend aus einer Streifenleitung
DE2026815C3 (de) Einrichtung zur Fehlerabspeicherung in einer Datenverarbeitungsanlage

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee