NL8301098A - Digitaal transmissiesysteem. - Google Patents
Digitaal transmissiesysteem. Download PDFInfo
- Publication number
- NL8301098A NL8301098A NL8301098A NL8301098A NL8301098A NL 8301098 A NL8301098 A NL 8301098A NL 8301098 A NL8301098 A NL 8301098A NL 8301098 A NL8301098 A NL 8301098A NL 8301098 A NL8301098 A NL 8301098A
- Authority
- NL
- Netherlands
- Prior art keywords
- gate
- input
- output
- encoder
- inputs
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
% Λ & ΕΉΝ 10.634 , N.V. Philips* Gloeilampenfabrieken te Eindhoven "Digitaal transmissiesysteem"
De uitvinding heeft betrekking op een digitaal transmissiesysteem, bevattende een zenderdeel voorzien van een codeerinrichting en een ontvangerdeel voorzien van een decodeerinrichting, waarbij tussen de ingang en de uitgang van de codeerinrichting tenminste 5 een vertaalcodematrix is aangebracht, waarbij tussen de ingang en uitgang van de decodeer inrichting tenminste een vertaalcodematrix is aangetracht en waarbij het transmissiesysteem voorzien is van codeconvers iebewakingsmiddelen.
Bij transport van digitale signalen, zoals b.v. pulscode-10 modulatiesignalen, over langere afstanden is het gebruikelijk om een vorm van codering in het zenderdeel en decodering in het ontvangerdeel van het systeem toe te passen, zodanig dat een transmissiecode ontstaat, welke is aangepast aan het medium. Dit medium kan b.v. bestaan uit symmetrische, coaxiale kabels of glasfibers of 15 de aether. Een van de oogmerken hierbij is meestal het onderdrukken van de gelijkstroorrccnponent, waardoor wisselstrocmkqppelingen in het systeem toegepast kunnen worden en waarbij de gelijkstrocravoeding van de regeneratoren uit het systeem via de transmiss iekabel mogelijk is. Een ander oogmerk is veelal het verhogen van de puls- , 20 dichtheid in het medium ten opzichte van de oorspronkelijke binaire code, dan wel het garanderen van een minimam pulsdichtheid, zodanig dat extractie van een kloksignaal, nodig bij regeneratieve circuits, mogelijk is.
In een codeerinrichting wordt daarom gebruik gemaakt van i 25 z.g. vertaaltabellen, zoals bijvoorbeeld beschreven zijn in Philips Telecommunication Review, Vol. 34, No. 2, juni 1976, pp. 72-86.
Aan de ingang van de codeerinrichting is een serie-parallelomzetter aanwezig, welke de aan zijn ingang aangeboden bitstrocm opdeelt in opeenvolgende blokken van een vast aantal bits n, welke dus in 2n 30 combinaties kunnen voor kanen. De tabellengte is dus 2n. Een blok van n bits wordt vervolgens met behulp van de vertaalcodematrix omgezet in een nieuw blok van m bits volgens een bepaald voorschrift.
Aan de uitgang van de codeerinrichting worden fde blokken van m bits 8301098 PHN 10.634 2 « t Λ met behulp van een parallelserieomzetter weer omgezet in een bit-stroom, welke via een medium (kabel, aether) naar het ontvangende deel van het digitaal transmissiesysteem wordt getransporteerd. In het ontvangerdeel van het systeem wordt met behulp van de decodeer-5 inrichting een omgekeerde bewerking uitgevoerd op de daar aangeboden bits troom. Voorbeelden van een codeer inrichting en een decodeer-inrichting zijn b.v. beschreven in Proceedings 17th International Scientific Congress on Electronics Rome, 16-18 maart 1970, pp. 275-283.
Teneinde het codeconversieproces op juistheid te kunnen be-1° waken, zou men voor codering in het zenderdeel van het transmissiesysteem'extra tekens aan de binaire informatiestroom in tijdmultiplex (T.D.M.) kunnen toevoegen. Deze extra tekens worden dan in het ontvangerdeel na decodering uit de binaire informatiestroom in tijd-demultiplex (T.D.D.) verwijderd en kunnen aldaar gecontroleerd worden 15 op de regels hieraan door T.D.M. toegevoegd. Deze methode wordt vaak toegepast in TDM lijnapparatuur met een vaste frameopbouw als faciliteit.
• Bovengenoemde methode heeft het nadeel dat tengevolge van de extra TDM/TDD toevoeging enerzijds de seinfrequentie iets zou 20 moeten worden verhoogd en anderzijds de apparatuur, die ervoor benodigd is, het totale bestand in belangrijke mate zou vergroten en daarmede tevens de prijs en de dissipatie van het systeem. Verder wordt hierdoor de bedrijfszekerheid aanzienlijk verlaagd.
De uitvinding beoogt een bewakingsmethode aan te geven, waar-25 bij de bovengenoemde nadelen niet optreden en heeft als kenmerk, dat de codeconversiebewakingsmiddelen in het ontvangende en/of zendende deel een pariteitsdetector omvatten, welke gekoppeld is met de ingangen en de uitgangen van de vertaalcodematrix uit de decodeer en/of codeerinrichting.
30 De uitvinding zal beschreven worden aan de hand van de tekening.
Figuur 1 geeft een uitroeringsvoorbeeld weer van een transmissiesysteem volgens de uitvinding;
Figuur 2 geeft een FCMQT codetabel weer; 35 Figuur 3 geeft een uitvoeringsvorm weer van een pariteits detector;
Figuur 4 geeft een CMI codetabel weer;
Figuur 5 geeft een voorbeeld van een 5B/6B codetabel weer; 8301098 1 r * EHN 10.634 3
Figuur 6 geeft een uitvoeringsvoorbeeld weer van een codeer-inrichting, waarin een 5B/6B vertaalcodematrix wordt toegepast.
In het uitvoeringsvoorbeeld volgens fig. 1 is 1 een interface-decodeerinrichting en 3 een scrambler. De uitgang van de scrambler 3 5 is verbonden met de ingang van de serie-parallelomvormer (4), welks uitgangen verbonden zijn met even zovele ingangen van de vertaalcodematrix (7). De uitgangen van de vertaalcode matrix 7 zijn verbonden met evenzo vele ingangen van de parallelserieomzetter 8. De uitgang 11 van de codeer inrichting 4 is via een medium M verbonden met de ingang 12 10 van het ontvangerdeel II van het transmissiesysteem, welke ingang 12 verbonden is met de ingang van de serieparallel omzetter 21 uit de decodeerinrichting 20. De uitgangen van de serieparallelomzetter 21 zijn verbonden met evenzo vele ingangen van de vertaalcode matrix 23, welks uitgangen verbonden zijn met evenzo vele ingangen van de parallel-15 serieomzetter 24. De uitgang van de parallelserieomzetter 24 is via de serieschakeling van een descrambler 25 en een interfacecodeer-inrichting 26 verbonden met de uitgang 30 van het transmissiesysteem.
De uitgangen van de serieparallelomzetter 21 en de ingangen van de parallelomzetter 24 zijn verbonden met evenzo vele ingangen van de 20 pariteitsdetector 28, welks uitgang verbonden is met de bewakings-inrichting 29. De uitgangen van de serieparallelomzetter 5 en de ingangen van de parallelserieomzetter uit de codeerinrichting 4 zijn verbonden met evenzo vele ingangen van de pariteitsdetector 6.
In het getoonde uitvoer ings voorbeeld, dat b.v. toegepast 25 kan worden in 34 Mb/s en 140 Mb/s lijntransmissiesystemen, wordt, teneinde een reductie van de seinfrequentie te bereiken, vaak gebruik genaakt van de zogenaamde 4 B/3 T conversie, zie b.v. Philips Telecommunication Review, Vol 34, no. 2, juni 1976, pp. 79-83. Met behulp van deze code worden binair gecodeerde informaties ignalen omgezet in 30 termair gecodeerde signalen. Een vier bits binair woord wordt omgezet in een drie bits temair woord. De D.C. onderdrukking wordt hier verkregen door de lopende digitale som (Running Digital Sum) in waarde ! te beperken, waarbij onder R.D.S. de algebraïsche som verstaan dient j te worden van de discrete waarden van de verzonden symbolen sinds een 35 zeker startmcment plus de inhoud van de R.D.S.-teller, die de som bijhoudt, qp dat startmoment, zie bovengenoemd artikel. Cm het aantal RDS waarden te beperken werken de gebalanceerde codes vaak met twee of meer codeer-modi, waaruit de te gebruiken modus zodanig m.b.v. de 8301098 ♦ % > PHN 10.634 4 EDS waarde na het vorige symbool, respectievelijk blok van symbolen bij blokcodes, wordt gekozen, dat de genoemde beperking wordt verkregen. Bovendien wordt door het gebruik van een beperkt aantal EDS waarden bij deze codes de mogelijkheid geschapen om zogenaamde "error 5 rate" metingen te doen in tussengelegen regeneratoren en het ontvangende station. Deze "error rate" metingen worden verder verbeterd door toepassing van scrambling. Buiten de genoemde 4 B/3 T codes wordt in lijntransmissiesystemen vaak ook gebruik gemaakt van zogenaamde interface codes, zoals b.v. HDB^ en CMI, welke nauwkeurig door de CCITT 10 zijn vastgelegd of vastgelegd worden. Met behulp van deze soort codes is het mogelijk om systemen van verschillende fabricaten doch met eenzelfde bitrate te koppelen.
In de tabel volgens figuur 2 is een voorbeeld weergegeven van een 4 B/3 T code. Het betreft de zogenaamde POMOT V-code, zoals 15 uitvoerig beschreven is in het eerdergenoemde Philips Telecommunication Review. De pariteit P van alle tekens behorende tot een binair woord (a, b, c, d) en het corresponderende temaire woord is in een aparte kolom weergegeven. Hieruit blijkt, dat de pariteit P oneven is, behalve voor het binaire woord 0110, corresponderend met het temaire woord 20 +0+ of -0-. Wordt deze toestand apart beschouwd, dan ontstaat een zeer bruikbaar bewakingscriterium P = oneven. Hiertoe kan de pariteits-detector 28 bijvoorbeeld opgebouwd worden zoals is weergegeven in figuur 3. De detector bevat 6 exclusieve or-poorten 40, .... 45, een EN-poort 46 en een OR-poort 47. Aan de ingang van de poort 40 worden 25 de signalen B en C toegevoerd, zodat aan de uitgang van de poort 40 het signaal B ® C optreedt en toegevoerd wordt aan een ingang van de poort 43. Aan de ingangen van de poort 41 worden de signalen A en a toegevoerd, zodat aan de uitgang van deze poort het signaal A Θ a optreedt, dat toegevoerd wordt aan een ingang van de poort 43. Aan de uitgang 30 van de poort 43 treedt het signaal A©B©c©aopen wordt toegevoerd aan een ingang van de poort 45. Aan de ingangen van de poort 42 worden de signalen b en c toegevoerd zodat aan de uitgang van deze poort het signaal b © c optreedt, dat wordt toegevoerd aan de ingang van de poort 44. Aan de andere ingang van de poort 44 wordt het signaal d 35 toegevoerd, zodat aan de uitgang van de poort 44 het signaal b © c © d optreedt, dat wordt toegevoerd aan de poort 45. Aan de uitgang van de poort 45 treedt dan het signaal op p = A©B©C©a®b©c@d ....... (1) 8301098 * * 4 4 PHN 10.634 5
Zoals uit de tabel volgens fig. 2 blijkt is P = 1, uitgezonderd voor het binaire voord 0110. Met behulp van de poorten 46 en 47 wordt de functie H gegenereerd, welke voor alle binaire voorden gelijk aan 1 is.
Hiertoe worden aan de ingangen van de EN-poort 46 de signalen A, B, C 5 a, b, c en d toegevoerd. Wanneer nu het binaire woordO, 110 en het corresponderende temaire voord 1, 0, 1 optreedt, verschijnt aan de uitgang van de poort 46 een logische 1, welke aan de ingang van de OR-poort 47 wordt toegevoerd. Aan de andere ingang van de poort 47 wordt in dat geval P = 0 toegevoerd, zodat aan de uitgang van de poort 47 10 het signaal H = 1 optreedt. Indien nu een tijdelijke of blijvende fout in de FQMCT-codeerinrichting 20 optreedt, zal H ^ 1 zijn zolang deze fout zich manifesteert. Omdat in de decodeerinrichting 20 de signaalverwerkingsrichting van FOMOT naar BINAIR verloopt, dient het illegale blok 000 te worden onderzocht. Dit temaire woord kan order 15 de volgende omstandigheden aan de decodeerinrichting 20 worden aangeboden. Indien de hersynchronisatie, welke als taak heeft de juiste drie temaire tekens tot één woord behorend samen aan de decodeerinrichting aan te bieden, is gestoord, dan zal het woord 000 met de kans p»0,025 optreden. Dit resulteert bij toepassing van de FOMOT code in het binaire 20 woord 1001. Inspectie van de relatie (1) levert P = 0, en dus H = 0 (alarmconditie). In dit geval geeft de pariteitsdetector 28 een alarmsignaal af. Indien het blok 000 optreedt als gevolg van een onderbreking van de verbinding tussen de codeer inrichting 4 en de decodeerinrichting 10, geeft de pariteitsdetector 28 ook een alarmsignaal af, 25 waarvan de oorzaak door andere alarmfuncties in het transmissiesysteem voorafgaand aan de decodeerinrichting 20 worden gelokaliseerd. Men kan | i nu enerzijds het illegale blok 000 handhaven au bloksynehronisatie ί verlies te helpen signaleren, dus H = 0 en anderzijds de tabel, zoals i in fig. 2 is weergegeven, uitbreiden met het blok 000. Er kan bijvoar-30 beeld het binaire blok 0100 aan worden toegevoegd, waardoor de pariteit eenduidig blijft. Door gebruik te maken van reeds bestaande logische functies in de decodeerinrichting 20 kan de omvang van de pariteitsdetector 28 gering zijn in vergelijking met de anvang van de gehele decodeerinrichting, hetgeen van groot belang is voor de prijs, bedrijfs-35 zekerheid en de dissipatie bij hogere orde lijnsystemen.
De codeconversie in het zenderdeel I van het transmissie- I
i systeem kan bewaakt werden met behulp van de pariteitsdetector 6, welke dezelfde opbouw heeft als de pariteitsdetector 28 uit het zenderdeel II.
8301098 PHN 10.634 6 • >
In de pariteitsdetector 6 hoeven echter geen extra maatregelen genomen te worden in verband met het tertiaire blok 000.
Hierboven is aangegeven om in een FCMOT codeer en/of decodeer inrichting de codeconver s ie te bewaken door middel van pari-5 teitscontrole van de temaire en de corresponderende binaire woorden tesamen. Er zijn andere 4 B/3 T codes bekend, waaronder de 4 B/3 T code in engere zin (2 modi), MS 43 code (3 modi), en MMS 43 (4 modi).
De implementatie van de pariteitsbewaking is voor deze codes ook mogelijk, zij het met meer componenten dan bij de FCMOT code.
10 In plaats van de hierboven aangegeven meemiveau codes kunnen ook twee niveaucodes, zoals b.v. 1B/2B en 5B/6B gebruikt worden. In fig. 4a is een vertaal tabel weergegeven van een 1B/2B code, waarbij de gezamenlijke pariteit blijkt uit de kolom P en waarbij m^ en nu, de modi zijn, welke afwisselend in tijd voorkomen. Uit deze tabel blijkt, 15 dat de intrinsieke waarde van de pariteit P éénduidig is\oor de richting 1B—>»2B. Bij een defecte codeer inrichting 4 is dit niet meer het geval. Voor feinrchting 2B-*-1B zou ook het illegale blok 10 aangeboden kunnen worden, hetgeen niet in de tabel voorkomt. Men kan deze duale uitzonderingspariteit detecteren en inverteren op dezelfde 20 wijze als eerder beschreven is voor de FOMOT code. Een andere mogelijkheid is de vertaal tabel uit te breiden, zoals in fig. 4b is aangegeven, waardoor dus de pariteit P weer eenduidig blijft.
In fig. 5 is een andere twee niveaucode weergegeven, de zogenaamde 5B/6B vertaaltabel. Uit deze vertaaltabel blijkt, dat 25 de modulo 2 som P(5) van de 5 bits van het 5B woord gelijk is aan de inverse modulo 2 som P(6) van de 6 bits van het 6B woord, wanneer het eerste bit A van het 5B woord gelijk aan 0 is. Verder blijkt, dat de modulo 2 som P(5) van de 5 bits van het 5B woord gelijk is aan de modulo 2 som P (6) van de 6 bits van het 6B woord, wanneer het eerste 30 bit A van het 5B woord gelijk aan 1 is. Dit geldt voor alle 5B woorden met uitzondering van de woorden 00111 en 00111, 01011 en 01011.
Wanneer deze laatste woorden worden uitgesloten ontstaat weer een bruikbaar bewakingscriterium voor de codeconversie.
In fig. 6 is nader aangegeven hoe een codeconversie 35 bewakingsinrichting 6 gerealiseerd kan worden in een 5B/6B codeer-inrichting 4. De ingang 70 van de codeer inrichting 4, waaraan de 5 bits data wordt toegevoerd, is verbonden met de ingang van de poort 50 aan welks uitgang 51 de 5 bits data ongewijzigd wordt toegevoerd en 8301098 * · 9 EHN 10.634 7 aan walks uitgang 52 de 5 bits data geïnverteerd wordt toegevoerd. De beide uitgangen 51 en 52 van de poort 50 zijn ieder verbonden met een schakelcontact van de schakelaar 53/ welks moeder contact verbonden is met de ingang van de serie-parallelomzetter 5. De uitgangen van de 5 serie-parallelanzetter 5 zijn verbonden met de ingangen van de vertaal-code matrix 7, walks uitgangen verbonden zijn met de ingangen van de parallelserieanzetter 8. De uitgang van de parallelserieomzetter 8 is verbonden met de ingang van de poort 56, aan welks uitgang 58 de 6 bits data ongewijzigd wordt toegevoerd en aan welks uitgang 57 de 10 6 bits data geïnverteerd wordt toegeveerd. De uitgangen 57 en 58 van de poort 56 zijn ieder verbonden met een schakelcontact van de schakelaar 59, walks mcedercontact verbonden is met de uitgang 71 van de codeer-inrichting 4. De uitgang 51 van de poort 50 is verbonden met de ingang van een geheugen 54, walks uitgang verbanden is met de ingang van een 15 geheugen 55. Het uitgangssignaal van het geheugen 54 wordt gebruikt als stuursignaal voor de schakelaar 53. Het uitgangssignaal van het geheugen 55 wordt gebruikt als stuursignaal voor de schakelaar 59.
De pariteitsdetector 6 bevat de exclusieve-or poorten 60, 62 en 64, de flip-flops 61 en'63/ de EN-poorten 48 en 49, de OF-poort 47 en de 20 schakelaars 66, 67 en 68. De ene ingang van de poort 60 is verbonden met het moedercontact van de schakelaar 66, welks beide schakelcontacten elk verbonden zijn met een uitgang van de poort 50. De andere ingang van de poort 60 is via schakelaar 67 verbonden met de uitgang van de flip-flop 61. De uitgang van de poort 60 is verbonden met de ingang ι 25 van de flip-flop 61. De uitgang 71 van de decodeerinrichting 4 is verbonden met een ingang van de poort 64, welks andere ingang via schakelaar 68 verbonden is met de uitgang van de flip-flop 63. De uitgang van de poort 64 is verbonden met de ingang van de flip-flop 63. De uitgangen van de flip-flops 61 si 63 zijn elk verbonden met een ingang van de 30 poort 62, welks uitgang verbonden is met een ingang van de poort 47.
De signalen B, C, D, E worden toegevoerd aan de ingangen van de poort 48, welks uitgang verbonden is met een ingang van de poort 47. Dé signalen B, C, D, E vorden toegevoerd aan de ingangen van de poort 49, welks uitgang verbonden is met een ingang van de poort 47. De uitgang 35 van de poort 47 is verbonden met de bewakingsinrichting 10.
Nadere analyse van de vertaaltabel volgens fig. 5 doet ons inzien, dat de 6B woorden in de mode gaande van 00000 tot en met 01111 de inverse zijn van de 6B woorden in de m2 mode, gaande 8301098 EÏÏN 10.634 8 * » % van 11111 tot en met 10000 en dat de 6B woorden In de mode, gaande van 00000 tot en met 01111 de inverse zijn van de 6B woorden in de mode, gaande van 1111 tot en met 10000. Van deze eigenschap van de vertaal tabel is gebruik gemaakt in het uitvoer ingsvoorbeeld van de 5 codeer inrichting overeenkomstig fig. 6, zoals nader zal worden uitgelegd.
Het eerste bit A van. een 5 bits woord A, B, C, D, E wordt toegevoerd aan het geheugen 54, welks uitgangssignaal gebruikt wordt voor het sturen van de schakelaars 53, 66 en 67. Verder wordt dit uitgangssignaal toegevoerd aan het geheugen 55, dat de schakelaar 59 10 en 68 stuurt. Is het eerste bit A van het 5B woord gelijk aan 0, dan is het uitgangssignaal van het geheugen 54 zodanig, dat de schakelaar 53 in de aangegeven stand gaat staan. Dit heeft tot gevolg, dat de volgen-de 4 bits B, C, D, E van het 5B woord niet geïnverteerd aan de ingang van het serie-parallelregister 5 worden toegevoerd. Deze 4 bits worden 15 met behulp van de vertaalcode matrix 7 omgezet in een 6 bits woord a, b, c, d, e, f. Dit 6 bits woord wordt toegevoerd aan het parallel-serie register 8, welks uitgang verbonden is met de ingang van de poort 56. Wanneer het eerste bit A van het 5B woord gelijk aan 0 is, geeft het geheugen 55 een zodanig stuursignaal af, dat de schakelaar 59 in 20 de aangegeven stand gaat staan. De uitgang 71 van de cedeer inrichting 4 is dus verbonden met de uitgang 58 van de poort 56 en het 6B woord wordt niet geïnverteerd aan de uitgang 71 aangeboden.
Is het eerste bit A van het 5B woord gelijk aan 1, dan is het uitgangssignaal van het geheugen 54 zodanig, dat de schakelaar 25 53 in de tegenovergestelde stand zal gaan staan. De ingang van het serie-parallel register 5 wordt dan verbonden met de inverterende uitgang van de poort 50. De vier bits B, C, D, E van het 5B woord, worden geïnverteerd toegevoerd aan het serieparallelregister 5. Deze bits B, C, D, E worden met behulp van de vertaalcodematrix 7 omgezet in een 30 6 bits woord a, b, c, d, e, f, dat toegevoerd wordt aan het parallel-serieregister 8. Dit 6B woord wordt toegevoerd aan de poort 56. Het uitgangssignaal van het geheugen 55 is nu zodanig, dat de uitgang 71 van de codeer inrichting 4 verbonden wordt met de inverterende uitgang 57 van de poort 56. Het 6B woord wordt in dit geval geïnverteerd (= 6B) 35 aan de uitgang 71 van de codeerinrichting 4 aangeboden. In de tabel volgens fig. 7 is het verloop van de dataverwerking voor A = 1 nader aangegeven.
Om met zo weinig mogelijk componenten de pariteitscontrole 8301098 ESN 10.634 9 ψ . : te kunnen uitvoeren, wordt gebruik gemaakt van zogenaamde modulo 2 tellers. De modulo 2 teller van de 5B woorden wordt gevormd door de exclusieve or-poort 60, de D-flip-flop 61 en de schakelaar 67. De modulo 2 teller van de 6B woorden wordt gevormd door de exclusieve or-poort 64, 5 de D-flip-flop 63 en de schakelaar 68. Aangezien de 6B modulo 2 som P(6) altijd gelijk moet zijn aan de 5B modulo 2 scm P(5) om de pariteits-controle te kunnen uitvoeren wordt de scm P(5) geïnverteerd als het eerste bit van een 5B woord gelijk is aan 1. Dit wordt gerealiseerd met behulp van de schakelaar 66. Wanneer het eerste bit A van het 5B woord 10 gelijk aan 0 is, bevindt de schakelaar 66 zich in de aangegeven stand en is de signaal ingang van de poort 60 verbonden met de niet inverterende uitgang 51 van de poort 50. Is het eerste bit A van het 5B woord gelijk aan 1, dan bevindt de schakelaar 66 zich in de andere stand en is de signaal ingang van de poort 60 verbonden met de inverterende uitgang 15 van de poort 50. De schakelaar 67 is tijdens het eerste bit A van ieder 5B woord geopend, waardoor het eerste bit A in de teller wordt ingelezen.
Na ontvangst van het eerste bit A wordt de schakelaar 67 gesloten. Dit heeft tot gevolg, dat aan de uitgang van de flip-flop 61 een signaal verschijnt, dat gelijk is aan
20 I
A©B@C©D©E= P(5) als A = 0 A®B©C©D©Ë= ¥(5) als A = 1
Zie de tabel volgens fig. 5. De schakelaar 68 is tijdens het eerste bit a van ieder corresponderend 6B woord geopend, waardoor dit eerste bit 25 a in de flip-flop 63 wordt ingelezen. Na ontvangst van dit eerste bit a wordt de schakelaar 68 gesloten. Dit hééft tot gevolg, dat aan de uitgang van de flip-flop 63 een signaal verschijnt, dat voldoet aan a©b®c©d©e©f = P(6) 30 Aan de uitgang van de poort 47 verschijnt de modulo 2 son H, waarbij Η = T[S) ® P(6) als A = 1 H = P(5) © P(6) als A = 0
Deze modulo 2 scm H is voor alle binaire woorden gelijk aan 1 met 35 uitzondering van de binaire blokken 00111, 00111, 01011 en 01011.
Het uitsluiten van de bovengenoemde binaire blokken wordt gerealiseerd net behulp van de EN-poorten 48 en 49. Aan de ingangen van de poort 48 worden de 4 bits B, C, D en E toegevoerd. Dit heeft tot gevolg dat 8301098 EHN 10.634 10 zowel bij het optreden van het woord 00111 als het woord 11000 aan de ingang 70 van de codeer inrichting 4 aan de ingang van de poort 48 de vier bits 0111 worden aangeboden.·Immers de vier bits B, C, D en E van het word 11000 worden, zoals eerder beschreven is net behulp van 5 de schakelaar 53 geïnverteerd naar 0111. Aan de uitgang van de poort 47 verschijnt in de beide gevallen een logische 1 onafhankelijk van het signaal, dat aan de uitgang van de poort 62 optreedt.
Aan de ingangen van de poort 49 worden de vier bits B, C, D en E toegevoerd. Dit heeft tot gevolg, dat zowel bij het op-10 treden van het woord 01011 als het woord 10100 aan de ingang 70 van de codeerinrichting 4 aan de ingang van de poort 49 de vier bits 1011 worden aangeboden. Immers, de vier bits B, C, D en E van het woord 10100 worden geïnverteerd naar 1011. Aan de uitgang van de poort 47 verschijnt in de beide gevallen een logische 1 onafhankelijk van het signaal, dat 15 aan de uitgang van de poort 62 optreedt.
Indien nu een tijdelijke of blijvende fout in de 5B/6B codeerinrichting 4 optreedt, zal H =£ 1 zijn zolang deze fout zich manifesteert. De pariteitsdetector 6 geeft in dit geval een alarmsignaal af aan de bewakingsinrichting 10.
20 Hierbij zij opgemerkt, dat de uitvinding niet beperkt is tot de uitvoeringsvoorbeelden, zoals in fig. 1 en fig. 6 zijn weergegeven. In deze voorbeelden wordt de datastroom van bits in serie aan de codeerinrichting aangeboden, waardoor voor de codering serie-parallel-omzetters en parallel-serieomzetters benodigd zijn. Er zijn echter 25 ook systemen, zoals b.v. MULDEX systemen en golflengtemultiplexsystemen, waarbij de informatie van nature al parallel wordt aangeboden en waarvoor dus geen serie-parallelomzetting en parallel-serieomzetting meer nodig is. De maatregelen volgens de uitvinding kunnen ook bij deze soort van systemen zonder meer worden toegepast.
30 35 8301098
Claims (5)
1. Digitaal transmissiesysteem, bevattende een zenderdeel (I) voorzien van een codeerinrichting (4) en een ontvangerdeel (II) voorzien van een decodeer inrichting (20), waarbij tussen de ingang en de uitgang van de codeer inrichting tenminste een vertaalcodematrix (7) 5 is aangebracht en waarbij tussen de ingang en de uitgang van de decodeer inrichting (20) een vertaalcodematrix (23) is aangebracht, waarbij het transmissiesysteem codeconversie bewakingsmiddelen omvat met het kenmerk, dat de bewakingsmiddelen in het zenderdeel (I) en/of ontvangerdeel (II) een pariteitsdetector (6, 28) omvatten, welke 10 gekoppeld is met de ingangen en de uitgangen van de vertaalcodematrix uit de codeer- en/of decodeerinrichting (4, 20) (Fig. 1).
2. Digitaal transmissiesysteem volgens conclusie 1 met het kenmerk dat de pariteitsdetector (6, 28) middelen omvat uit de door de codeer- en decodeerinrichting (4, 20) gebruikte vertaalcode de regels 15 van duale uitzonderingspariteit te detecteren en te inverteren.
3. Digitaal transmissiesysteem volgens conclusie 1 of 2, waarbij in de codeer- en decodeerinrichting (4, 20) de FCM0T code als vertaalcode wordt toegepast, waarbij een blok van 4 binaire bits a, b, c, d wordt-vertaald naar een nieuw blok van drie temaire bits 20 A, B, C en cmgekeerd met het kenmerk, dat in de pariteitsdetector (6, 28) de bits B, C, de bits A, a en de bits b, c worden toegevoerd aan de ingangen van de respectieve exclusieve or-poorten (40, 41 en 42), waarbij de uitgangen van de poorten (40, 41) verbonden zijn net de ingangen van de exclusieve or-poort (43), waarbij de uitgang van de 25 poort (42) verbonden is met een ingang van de exclusieve or-poort (44), aan welks andere ingang het bit d wordt toegevoerd, waarbij de uitgangen van de poorten (43, 44) verbonden zijn met de ingangen van de exclusieve or-poort (45), welks uitgang verbonden is met een ingang van een OR-poort (47), welks andere ingang verbonden is met de uitgang 30 van een EN-poort (46), aan welks ingangen het logische signaal A, B, C, a, b, c, d aangeboden wordt (Fig. 3).
4. Digitaal transmissiesysteem volgens conclusie 1 of 2 waarbij in de codeer inrichting (4) een 5B/6B code als vertaalcode wordt toegepast, waarbij een blok van 5 binaire bits A, B, c, D en E wordt ! 35 vertaald naar een nieuw blok van 6 binaire bits a, b, c, d, e en f met het kenmerk, dat de pariteitsdetector (6) een exclusieve or-poort (60) bevat, waarvan een ingang via een schakelaar (66) gekoppeld is met de ingang (70) van de codeer inrichting (4) en waarvan een andere 8301098 PHN 10.634 12 ingang via een schakelaar (67) verbonden is met de uitgang van een eerste flip-flop (61), welks ingang verbonden is met de uitgang van de poort (60) waarbij de pariteitsdetector (6) een tweede exclusieve or-poort (64) bevat, waarvan een ingang verbonden is met de uitgang (71) van de 5 codeerinrichting (4) en waarvan de andere ingang via een schakelaar (68) verbonden is met de uitgang van een tweede flip-flop (63), welks ingang verbonden is met de uitgang van de tweede poort (64), waarbij de uitgangen van de eerste- en de tweede flip-flop (61, 63) elk verbonden zijn net een ingang van de exclusieve or-poort (62), welks uitgang verbonden 10 is met een ingang van een OR-poort (47). (Fig. 6).
5. Digitaal transmissiesysteem volgens conclusie 4 met het kenmerk, dat de pariteitsdetector (6) verder voorzien is van een eerste EN-poort (48), aan welks ingangen de binaire bits B, C, D en E worden aangeboden, en van een tweede EN-poort (49), aan welks ingangen 15 de binaire bits B, C, D en E worden aangeboden, waarbij de uitgangen van de beide EN-poorten (48, 49) elk met een ingang van de OR-poort (47) zijn verbonden. 20 25 30 35 8301098
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8301098A NL8301098A (nl) | 1983-03-29 | 1983-03-29 | Digitaal transmissiesysteem. |
DK102684A DK162675C (da) | 1983-03-29 | 1984-02-24 | Digitaltransmissionsanlaeg |
US06/589,901 US4606028A (en) | 1983-03-29 | 1984-03-14 | Digital transmission system |
EP84200425A EP0122655B1 (en) | 1983-03-29 | 1984-03-26 | Digital transmission system |
DE8484200425T DE3460852D1 (en) | 1983-03-29 | 1984-03-26 | Digital transmission system |
CA000450454A CA1214879A (en) | 1983-03-29 | 1984-03-26 | Digital transmission system |
JP59059713A JPH0681166B2 (ja) | 1983-03-29 | 1984-03-29 | デイジタル伝送装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8301098A NL8301098A (nl) | 1983-03-29 | 1983-03-29 | Digitaal transmissiesysteem. |
NL8301098 | 1983-03-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8301098A true NL8301098A (nl) | 1984-10-16 |
Family
ID=19841618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8301098A NL8301098A (nl) | 1983-03-29 | 1983-03-29 | Digitaal transmissiesysteem. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4606028A (nl) |
EP (1) | EP0122655B1 (nl) |
JP (1) | JPH0681166B2 (nl) |
CA (1) | CA1214879A (nl) |
DE (1) | DE3460852D1 (nl) |
DK (1) | DK162675C (nl) |
NL (1) | NL8301098A (nl) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH666150A5 (de) * | 1984-09-28 | 1988-06-30 | Bbc Brown Boveri & Cie | Verfahren zur zusaetzlichen uebertragung von informationen ueber einen digitalen hilfskanal sowie anwendung des verfahrens. |
US5488653A (en) * | 1991-09-04 | 1996-01-30 | Comsat Corporation | Facsimile interface unit (FIU) enhanced capabilities negotiation |
JPH0622334U (ja) * | 1992-05-25 | 1994-03-22 | 株式会社日本健康増進研究会 | プラスター |
US5390197A (en) * | 1992-12-04 | 1995-02-14 | Hughes Aircraft Company | Vestigial identification for co-channel interference in cellular communications |
US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
US5623517A (en) * | 1994-06-21 | 1997-04-22 | U.S. Philips Corporation | Transmission system with improved decoding of a block code |
US5768295A (en) * | 1995-03-10 | 1998-06-16 | Nec Corporation | System for parity calculation based on arithemtic difference between data |
GB9506471D0 (en) * | 1995-03-29 | 1995-05-17 | Sgs Thomson Microelectronics | Coding scheme for transmitting data |
WO1997001888A1 (en) * | 1995-06-27 | 1997-01-16 | Philips Electronics N.V. | Transmission system with improved decoding of a block code |
KR101422006B1 (ko) * | 2007-09-17 | 2014-07-23 | 엘지전자 주식회사 | 데이터의 인코딩/디코딩 방법, 데이터의 검출방법 및데이터의 기록/재생 방법 |
US7774314B1 (en) * | 2007-12-31 | 2010-08-10 | Emc Corporation | Active directory container recovery |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3113204A (en) * | 1958-03-31 | 1963-12-03 | Bell Telephone Labor Inc | Parity checked shift register counting circuits |
US3102253A (en) * | 1958-07-02 | 1963-08-27 | Commercial Controls Corp | Coded-information translating system |
NL6502975A (nl) * | 1964-03-10 | 1965-09-13 | ||
GB1156279A (en) * | 1967-12-20 | 1969-06-25 | Standard Telephones Cables Ltd | Data Transmission Terminal |
DE2131787C3 (de) * | 1971-06-26 | 1973-12-20 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen |
US4016409A (en) * | 1976-03-01 | 1977-04-05 | Burroughs Corporation | Longitudinal parity generator for use with a memory |
JPS53132929A (en) * | 1977-04-26 | 1978-11-20 | Mitsubishi Electric Corp | Supervisory unit for transmitting-receiving operation of data transmitter |
US4118686A (en) * | 1977-09-06 | 1978-10-03 | Gte Automatic Electric Laboratories, Incorporated | Error correction for signals employing the modified duobinary code |
US4155070A (en) * | 1977-12-01 | 1979-05-15 | Northern Telecom Limited | Code-converter with preservation of parity |
-
1983
- 1983-03-29 NL NL8301098A patent/NL8301098A/nl unknown
-
1984
- 1984-02-24 DK DK102684A patent/DK162675C/da active
- 1984-03-14 US US06/589,901 patent/US4606028A/en not_active Expired - Fee Related
- 1984-03-26 CA CA000450454A patent/CA1214879A/en not_active Expired
- 1984-03-26 DE DE8484200425T patent/DE3460852D1/de not_active Expired
- 1984-03-26 EP EP84200425A patent/EP0122655B1/en not_active Expired
- 1984-03-29 JP JP59059713A patent/JPH0681166B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DK162675C (da) | 1992-04-13 |
JPS59183559A (ja) | 1984-10-18 |
EP0122655B1 (en) | 1986-10-01 |
DK102684A (da) | 1984-09-30 |
DE3460852D1 (en) | 1986-11-06 |
US4606028A (en) | 1986-08-12 |
DK102684D0 (da) | 1984-02-24 |
CA1214879A (en) | 1986-12-02 |
EP0122655A1 (en) | 1984-10-24 |
JPH0681166B2 (ja) | 1994-10-12 |
DK162675B (da) | 1991-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0610204B1 (en) | Line code using block inversion for high speed links | |
US4337457A (en) | Method for the serial transmission of binary data and devices for its implementation | |
US4811361A (en) | Method and apparatus for transmission of digital data | |
NL8301098A (nl) | Digitaal transmissiesysteem. | |
NL8501737A (nl) | Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. | |
KR100605827B1 (ko) | 인코더 및 디코더 | |
US4774703A (en) | Switching system for digital transmission network | |
US3452328A (en) | Error correction device for parallel data transmission system | |
JPS62157424A (ja) | 非同期で異種の可変幅の並列デ−タパタ−ン入力信号を直列デ−タパタ−ン信号に変換するための装置 | |
US5144469A (en) | Method for the transmission of data between two stations by means of optical waveguides | |
JPH03212043A (ja) | ネットワーク送信媒体から該ネットワーク上のステーションヘデータを転送するコード点 | |
EP0135255B1 (en) | Inter-frame encoding/decoding equipment provided with a system for detecting a transmission error | |
US6438728B1 (en) | Error character generation | |
GB2174577A (en) | Digital communication system | |
US3569834A (en) | Delta-modulated transmission system with prediction of voice development and transmission of only coordination and error signals | |
NL8501738A (nl) | Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. | |
US6628213B2 (en) | CMI-code coding method, CMI-code decoding method, CMI coding circuit, and CMI decoding circuit | |
JPH0530095B2 (nl) | ||
JP2845720B2 (ja) | 誤り検出装置 | |
SU1478357A1 (ru) | Цифрова радиорелейна система передачи | |
CN100358276C (zh) | 光交叉连接系统内用于hw支持的保护切换的缺陷信令 | |
US5283576A (en) | Disparity detection circuit for a 2-bit to 4-bit coded signal decoder | |
JP2555582B2 (ja) | Cmi符号誤り検出回路 | |
Ofek | A family of conservative codes with block delimiters for decoding without a phase-locked loop | |
JPH0229041A (ja) | ディジタル伝送中継方式 |