DE1943859C3 - Verfahren und Vorrichtung zur Prüfung und/oder Korrektur von Datenwörtern und/ oder zur Erzeugung von Prüfziffern - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Prüfung und/oder Korrektur von

Datenwörtern und/oder zur Erzeugung von Prüfziffern entsprechend dem Oberbegriff des Patentanspruchs 1.

Um bei Übertragungen innerhalb eines Datenverarbeitungssystems auftretende Fehler feststellen zu können, sind verschiedene Codierverfahren vorgeschla- s gen worden, bei denen während der Datenverarbeitung auftretende Fehler durch die laufende logische Untersuchung der Datenelemente festgestellt werden können. Dazu werden redundante Elemente eingeführt, die selbst keinen zusätzlichen Nachrichteninhalt tragen, die ι ο aber vorzüglich zu Prüfzwecken geeignet sind.

Eine besonders günstige Codierung ist bei der Benutzung sogenannter selbstkorrigierender Codes mit erhöhter Redundanz gegeben. Mit solchen Codes lassen sich innerhalb gegebener Grenzen auftretende Fehler automatisch korrigieren. Es sei dazu als Stand der Technik auf Steinbuchs »Taschenbuch der Nachrichtenverarbeitung«, 2. Auflage, Seiten 73 bis 83 sowie die Seiten 850 bis 854 hingewiesen. Das zu erreichende Ideal ist nicht nur die bloße Datensicherung, sondern die Benutzung eines seibstkorrigicrcndcn Codes mit geeigneten Schaltungsmitteln. Je mehr Redundant vorgesehen wird, um so größer ist die Möglichkeit, beim verwendeten Code automatische Korrekturmaßnahmen durchzuführen. Dabei sind verständlicherweise für den Grad der Redundanz wirtschaftliche Grenzen zu fordern.

Zum Zwecke der Prüfung von Datenwörtern mit Hilfe von Prüfziffern und zur Erstellung und E-nsetzung von Prüfziffern in Datenwörter sind bereits mannigfaltige Vorschläge bekanntgeworden. Dazu soll als Beispiele hingewiesen werden auf die nachstehend genannten Literaturstellen:

1. W. Peterson, »Error Correcting Codes«, 1961, Seiten 183 bis 200,

2. US-PS 31 55 818,

3. Nachrichtentechnik-16 (1966), Heft 9, Seiten 337, 338 und 343 bis 345,

4. US-PS 33 08 429.

Allen diesen Vorschlägen ist gemein, daß sie zwar Schieberegister oder Permutationsregister (Literaturstelle 4) verwenden, die jedoch jeweils in einem Verschiebeschritt nur die Verschiebung des gesamten Registerinhalts entweder in ursprünglicher relativer Bitanordnung oder nur um eine Stelle erlauben. Mit keinem der verwendeten Register wird eine die Bitreihenfolge verwürfelnde Umgruppierung der gegenwärtigen Bitanordnung durchgeführt, was als Rangierung bezeichnet werden möge. Der Nachteil nur um jeweils eine Stelle verschiebender Register ist darin zu erkennen, daß für einen vollständigen Arbeitszyklus in der Regel so viel einzelne aufeinanderfolgende Schritte erforderlich sind, wie Registerstellen vorgesehen sind. Zudem ist zu beachten, daß entsprechend den beschriebenen Lösungen zum Teil sehr aufwendige logische Funktionen unter der Durchführung von Rückkopplungen anzuwenden sind. Die Gesamtanordnungen entsprechend dem Stande der Technik sind in jedem Falle sehr aufwendig und erfordern einen relativ hohen Arbeitszeitbedarf bei der stellenzahlabhängigen Arbeitsweise.

Die Aufgabe der vorliegenden Erfindung ist entgegen dem Stande der Technik die Schaffung eines Verfahrens, mittels dessen bei einem geringeren Schaltungsaufwand und mit weniger Operationsschritten als bei den <>s bekannten Verwendungen von Schiebercgistern oder Permutationsregistern ium gleichen oder ähnlichen Zweck einerseits die Prüfung bereits mit Prüfziffern versehener Datenwörter und gegebenenfalls eine angeschlossene Fehlerkorrektur durchführbar ist und andererseits bei gleichem Grundverfahren und mit derselben Grundschaltungsanordnung zur Durchführung die Erzeugung und Einsetzung von Prüfziffern in Datenwörter möglich ist. die noch ohne solche Prüfziffern anfallen, jedoch bei späterer Wiederverwendung dem geforderten Prüfverfahren unterziehbar sind.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen und Vorrichtungen zur Durchführung sind in den Unteransprüchen angegeben.

Die Vorteile gegenüber den obengenannten Literaturstellen sind kurz zusammengefaßt die folgenden:

1. Weniger Verschiebeschritte für einen vollständigen Arbeitszyklus bei komplexeren Umgruppierungen in den einzelnen Schritten.

2. Weniger Begleitschaltungsaufwand durch Wegfall von Modulo-2- oder anderen komplizierten Rückkopplungskreisen.

3. Gleiche Gnindschailungsanordiiun; für Prüf- und Korrektun:wecke sowie auch für die Erzeugung und Einsetzung noch fehlender Prüfbits.

Entsprechend der Erfindung wird mit einem Code gearbeitet, bei dem Datenelemente und Prüfelemente in Worten von N Elementen, die kurz als Bits bezeichnet werden mögen, angeordnet sind, und jedes einzelne Wort in M verschiedenen Bitgruppierungen auftritt. Jedes einzelne Bit dieser Worte erscheint dabei gemäß einer gegebenen Umgruppierungsvorschrift jeweils in bestimmten Stellen eines Rangierregisters, aus dem heraus jeweils ein Teil der Bits bestimmten logischen Funktionen unterworfen wird. Es ist dabei schrittweise prüfbar, ob jede einzeln untersuchte Gruppierung diesen logischen Funktionen entspricht oder nicht. Unter der Voraussetzung, daß nur maximal ein Datenbit pro Wort falsch ist, ist feststellbar, welches der untersuchten Datenbits falsch ist. Es ist dabei unerheblich, ob ein binärer, ternärer oder gar hexadezimaler Code verwendet wird. Eine entsprechende Datenprüfanordnung läßt sich für Datenspeicher, Datenverarbeitungssysteme oder jede beliebige andere Anordnung verwenden, innerhalb der Daten von einer Stelle zu einer anderen übertragen werden.

Nachfolgend wird ein Verfahren beschrieben, das ein Rangierregister verwendet, mit dessen Hilfe in aufeinanderfolgenden Verschiebeschritten sich eine von anderen gegebenen Elementgruppen klar unterscheidende bestimmte Anordnung in den einzelnen Rangierregisterstellen erzeugen läßt, ferner zur Durchführung der erforderlichen logischen Operationen eine mit einzelnen Ausgängen des Rangierregisters verbundene Logik, sin Prüfergebnisregister und eine Steuerschaltung zur Steuerung des Rangierregisters, der Logik und des Prüfergebnisrrgisters, so daß es möglich ist, jede Elementcodierung nacheinander der Logik zu unter werfen, wobei das jeweils ermittelte Richtig- oder Falsch-Ergebnis für jede einzelne Gruppierung im Prüfergebnisregis.er festgehalten wird. Es kann dazu ein Decodierer zur Entschlüsselung des Prüfergebnisregisters vorgesehen werden, mit dessen Hilfe jeweils feststellbar ist, welches Datenelement falsch ist. Des weiteren läßt sich dieses Verfahren auch dazu verwenden, aus zugeführten Datenelementen ohne Prüfziffern entsprechende Codewörter aus Daten plus Prüfziffern zu bilden, wie bereits angedeutet wurde.

Als Ausführungsbeispiel der Erfindung wird eine das obengenannte Verfahren ausnutzende Vorrichtung

beschrieben, die in der Zeichnung dargestellt ist. Diese Zeichnung gibt die schematische Anordnung einer Prüfanordnung wieder, die einen elementaren Hamming-Code von vier binären Datenbits und drei binären Prüfbits mit /W= 3 verwendet. Somit enthält jede Gruppe insgesamt sieben Bits und die logischen Operationen bestehen aus einer einfachen, geradzahligen Paritätsprüfung oder — mit anderen Worten — die Binärsumme bestimmter Bits jeder einzelnen Gruppe wird auf Null geprüft.

Die Vorrichtung umfaßt eine Torschaltung 10 am llingang. ein Rangierregister II. eine Logik 12, ein Prüfergebnisregister 13. eine Steuerschaltung 14, einen Decodierer 15, Korrekturschaltungen 16 und eine Torschaltung 17 am Ausgang. Das Rangierregister 11 ist der Einfachheit halber mit einem parallelen Eingang und einem parallelen Ausgang dargestellt Serieneingabe mit Scrienausgabe. Seriencingabe mit Parallelausgabe

ebenfalls möglich.

Mit M= 3 hat das Rangierregister 11 sieben Stellen A, B. C. D, E. F. G. deren Aus- und Eingänge so miteinander verbunden sind, daß A nach D, B nach A, C nach E, D nach B. inach F. Γ nach ("und G zurück zu sich selbst übertragen kann. Diese Anordnung gilt für die Voraussetzung, daß Bit I /u Beginn in die Stelle A, parallel da/u Bn 2 in die Stelle B und so weiter eingegeben werden, wobei die Bits 1. 2 und 4 Prüfbits und die Bits 3. 5. 6 und 7 Datenbits sind. Als Gruppen werden dabei nacheinander analysiert:

Bits 4. 5.6. 7

Bus 1.3.5.7

Bits 2. 6. 3.7

Die Stellen D. £. F. G sind mit der Logik 12 ■.erblinden, welche die Binärparität der Bits in diesen Stellen prüft und die Ergebnisse pro analysierte Gruppe dem Prijfergebmsregister 13 zuführt. Dessen Inhalt wird .!urLh den Decodierer 15 ausgewertet und dazu verwendet, im Fehlerfalle die Ausgangssignale einzelner Stufen Tintteis der nachfolgenden Korrekturschaltungen 18 zu korngieren, welche ihrerseits als Inverter in den Datenle'tungen /wischen den Stellen A bis G und der Torschaltung 17 am Ausgang der Gesamtanordnung iiüsgebiidet sind.

Die Steuerschaltung 14 regelt die Funktionen der Torschaltung 10 am Eingang des Rangierregisters 11. ier Logik 12. des Prüfergebnisregisters 13. des Decodierers 15 und der Torschaltung 17 am Ausgang 'ur Prüfung auf Fehler auf folgende Weise:

(1) Die Emgangs-Torschaltung 10 wird geöffnet, um die Bits 1 his 7 in .'.ie Stellen A bis Geinzulassen.

(2) Die Logik 12 wird wirksam, um für die Bits in den Stellen D bis G die Binärparität zu prüfen. Das Ergebnis wird im Prüfergebnisregister 13 abgespeichert.

(3) Das Rangierregister 11 tritt in Funktion, um die Bits so zu vertauschen, daß die Bits 1,3,5,7 in die Stellen Dbis Ggelangen.

(4) Die Logik 12 wird zum zweitenmal wirksam, um die Binärparität der Bits 1. 3, 5, 7 im Prüfergebnisregister 13 abzuspeichern.

(5) Das Rangierregister 11 wird wieder wirksam, um die Bits 2.6. 3.7 in die Stellen Dbis Gzu rücken.

(6) Die Logik 12 wird zum drittenmal betätigt um die Binärparität der Bits 2. 6. 3, 7 im Prüfergebnisregister 13 abzuspeichern.

(7) Das Rangierregister 11 wird abermals wirksam, um die Bits 1 bis 7 wieder in die ursprünglichen Stellen A bis G zu bringen. Der Decodierer 15 läßt die entsprechenden Korrekturschaltungen 16 wirksam werden, wenn ein fehlerhaftes Bit aufgrund der drei Prüfergebnisse im Prüfergebnisregister 13 zu erkennen ist.

(8) Die Daten aus dem Rangierregister 11 werden über die Ausgangs-Torschaltung 17 ausgegeben und dabei gegebenenfalls ein fehlerhaftes Bit invertiert. In dieser Weise lassen sich die Korrekturschaltungen 16 ah Inverter nur bei Binärdaten verwenden; sie wären an und für sich auch bei Binärdaten nicht unbedingt erforderlich. Es läßt sich z. B. ein fehlcrbehaftetcs Wort mit Hilfe des Prüfergebnisregisters 13 erkennen und darauf das Einlesen der betreffenden Daten unter vorheriger Löschung des Rangierregisters 11 wiederholen oder die Daten, die aus dem Rangierregistcr 11 ausgelesen werden sollen, könnten einfach als fehlerhaft gekennzeichnet werden.

möglich, mil den in der Reihenfolge 2, 3, I gebildcicn Prüfergebnissen in Binärform die Bitfehlcrstelle anzugeben, wobei das Prüfergebnisregister 13 die Bits 0,0.0 für keinen Fehler und andererseits 1, 0, 1 /.. B. für ein fehlerhaftes fünftes Bit im Rangierregistcr 11 enthält. Es wird darauf hingewiesen, daß insgesamt drei Verschiebeoperationen stattfinden: Zwei Prüfverschiebungen und eine abschließende Verschiebung, um die einzelnen Bits wieder in ihre ursprüngliche Position ziirückzurükken. Dies erfolgt unter Verwendung einer einzigen Logik für alle Prüfungen. Diese Arbeitsweise stellt einen tragbaren Kompromiß zwischen der Verwendung von drei einzelnen Prüfkreisen unter Viviauschung gegenüber einer großen Zahl von selektiven Schaltkreisen mit einer einzigen Logik ohne Vertauschung dar, wobei einfache und somit aufwandsparende Schaltkreise möglich sind und der Zeitbedarf mit nur drei Rangieroperationen nicht unzumutbar groß wird.

Bei dem vorbeschriebenen Verfahren mit M Prüfbits und 2^U- 1 Rangierregisterstellen wird ein Bit j in die Stelle K verschoben, wobei

K _Λ /ι/ yerad/iihligi.

12'

/I I/ ungcrad/ahliu).

Mit anderen Worten: die Ausgänge der geradzahligen Stellen werden in der beibehaltenen Reihenfolge

<o mit den Eingängen der ersten und die Ausgänge der ungeradzahligen Stellen in der gegebenen Reihenfo!_bi mit den Eingängen der letzten Stellen des Rangierregisters verbunden.
Es sollte darauf hingewiesen werden, daß das vorbeschriebene Ausführungsbeispiel für binäre Datenbits gilt. Dies soll jedoch keine Einschränkung bedeuten. Ein ternärer oder hexadezimaler Code könnte ebenfalls verwendet werden. Der verwendete Code ist keinesfalls beschränkt.

fio Die beschriebene Vorrichtung kann ebenfalls dazu verwendet werden, Worte im verwendeten Code mit den entsprechenden Prüfelementen zu ergänzen. Wenn die Eingangs-Torschaltung 10 nur Datenelemente in die Stellen C £ F, G einlaufen läßt, kann das Rangierregi-

^ft5 ster anschließend dreimal zum genannten Vertauschen gebracht und können dabei durch entsprechende Operationen die zugehörigen Prüfelemente eingesetzt werden. Entsprechend den beschriebenen Schaltkreisen

kann das Ergebnis der vur jeder Vertauschoperation mittels der Logik 12 durchgeführten logischen Operation über eine zusätzliche Übertragungseinrichtung 18 als Ausgangssignal der Logik 12 in die Stelle D übertragen werden. Nach drei solchen Übertragungen des Ausgangssignals der Logik 12 in die Stelle D und den ',-schließenden Verschiebeoperationen sind schließlich alle Stellen A ... C des Rangierregisters mit den ursprünglichen Daten- und den gebildeten Prüfbits angefüllt. So ergänzte Datenwörter sind nun zur Prüfung mit der Datenprüfanordnung selbst geeignet.

Zur Auffüllung von Datenwörtern mit den zugehörigen Prüfbits wird dabei wie folgt verfahren:

(1) Die Eingangs-Torschaltung IO wird geöffnet, um die Bits 3,5,6,7 in die Stellen C, E, F₁ C einzulassen.

(2) Die Logik 12 wird wirksam gemacht, um aus den Bits 5,6, 7 in den Stellen E bis Gdie Binärparität zu bilden. Die Stelle D ist noch leer. Die gebildete Binärparität wird über die Übertragungseinrichtung 18 in die Stelle Deingesetzt.

(3) Das Rangierregister 11 tritt in Funktion, um die Bits so zu verschieben, daß die Bits 3, 5,7 in die Stellen E bis G gelangen und die Stelle D wieder geräumt wird. Das neu eingeschobene Prüfbit wandert dabei aus der Stelle Dzur Stelle B.

(A) Die Logik 12 wird zum zweitenmal wirksam, um die Binärparität der Bits 3. 5, 7 zu bilden und über die Übertragungseinrichtung 18 als nächstes Prüfbit in die Stelle Deinzufügen.

(5) Ds Rangierregister 11 wird wieder wirksam, um die Bits 6,3, 7 in die Stellen Ebis G zu rücken.

(6) Die Logik 12 wird zum drittenmal betätigt, um die Binärparität der Bits 6, 3, 7 /u bilden und in die Stelle D als letztes einzufügendes Prüfbit einzusetzen.

(7) Das Rangierregister 11 wird abermals wirksam, um die Bits 3,5,6, 7 wieder in die ursprünglichen Stellen C, E, F, G und die eingefügten Prüfbits in richtiger Anordnung in die Stellen A, B, D zu schieben Nunmehr steht das ursprüngliche Datenwort mit zugefügten Prüfbits in den Rangierregisterstellen A bis G zur Ausgabe und späteren Wiederprüfung bereit.

Bei den beschriebenen Beispielen für die Prüfung auf Fehler und für die Erzeugung von Prüfbits wurde vor jeder Vertauschung der Bits im Rangierregister die Parität ermittelt. Es wäre jedoch auch möglich, die Prüfung jeweils nach dem Vertauschen der Bits vorzunehmen. Die Bits können auch bereits vertauscht in das Rangierregister eingegeben werden: man spart dabei ein Vertauschen im Rangierregister, kann allerdings hier jeweils nur nach dem Vertauschen auf Parität prüfen.

Im übrigen kann die Datenprüfanordnung auch mit drei Datenbits und drei Prüfbits arbeiten und die Steile G, die immer nur in sich selbst überträgt, weggelassen werden. Allgemein ausgedrückt sind 2^M- 1 Stellen A ... G vorzusehen. Es können jedoch für den besonderen Fall unter Weglassung der Stelle G auch nur 2^M-2 Stellen vorgesehen werden. Auch Leerstellen könnten vorgesehen werden, die mit umlaufen; dies würde aber nur einen unnötigen Aufwand bedeuten.

Hierzu 1 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Verfahren zur Prüfung und/oder Korrektur von Datenwörtern, die mit aus mindestens einem Bit bestehenden Prüfziffern versehen sind, und/oder zur Erzeugung solcher Prüfziffern für Datenwörter, die noch ohne Prüfziffern anfallen, um jeweils ein Datenwort mit hinreichender Redundanz für eine Selbstkorrektur zu erhalten, wobei in aufeinanderfolgenden Verschiebeschritten Bitversetzungen innerhalb des jeweiligen Datenwortes erfoigen, gekennzeichnet durch die nachstehend angegebenen Verfahrensschritte:

a) jeweils ein Datenwort wird in ein Rangierregister (11) eingegeben, das in jedem nachfolgend durchführbaren Verschiebeschritt eine die Bitreihenfolge verwürfelnde Umgruppierung der gegenwärtigen Bitanordnung erlaubt und das eine Gtsamtstellenzahl (K) aufweist, die eine um ! oder 2 verminderte Potenz (im Ausführungsbeispiel Λ/=3) von 2, ausgenommen 2° oder 2', ist;

b) die in den Stellen (A und G) des Rangierregisters (11) stehenden Datenbits (Bits 3,5,6,7) und in den für Prüfbits reservierten Stellen mit Potenzen (im Ausführungsbeispiel M <3) von 2 als Stellenzahl gegebenenfalls vorhandenen Prüfbits (Bits t, 2,4) werden über vorgegebene Verbindungen so oft unter Umgruppierung innerhalb des Rangierregisters verschoben, bis die ursprüngliche Bitanordnung wieder erreicht ist, wobei während jedes Verschiebeschrittes die in den Registerstellen (B, D, F) mit geradzahligen Stellenpositicien stehenden Bits in ihrer gegebenen Reihenfolge in die ersten nebeneinanderliegenden Registerstellen (A bis C) und die in den Registerstellen (A, C, E, G) mit ungeradzahligen Stellenpositionen stehenden Bits in ihrer gegebenen Reihenfolge in die letzten nebeneinanderliegenden Registerstellen (Db'is G)übertragen werden;

c) die jeweils in den vorgenannten letzten Registerstellen (Dbis Gestehenden Bits werden entweder vor oder aber spätestens nach jeder Verschiebung einer Paritätsoperation unterzogen, derart, daß bei Prüfung von bereits mit Prüfziffern versehenen Datenwörtern der Inhalt der letzten Rangierregisterstellen (Db'is G) auf Parität (0=richtig, 1 = falsch) geprüft wird und die insgesamt anfallenden Prüfergebnisse für die Entscheidung über die weitere Verwendung des gerade geprüften Datenwortes zugrunde gelegt werden, daß jedoch bei Erzeugung noch nicht in den eingegebenen Daten-Wörtern vorhandener Prüfbits vor der jeweiligen Verschiebung die mittels der Paritätsoperation sich jeweils ergebende Prüfparität (0 oder 1) als Prüfbit in die für die Prüfbits vorgesehene höchste Rangierregisterstelle (D) eingesetzt wird;

d) nach durchgeführter Prüfung bzw. Erzeugung und Einsetzung sämtlicher Prüfbits einer Prüfziffer steht das verarbeitete Datenwort mit ursprünglicher Anordnung der anfangs eingegebenen Bits zur weiteren Verwendung bereit.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Prüfung von bereits mit Prüfziffern versehenen Datenwörtern die sich nacheinander ergebenden Einzel-Prüfergebnisse (O=richtig, I = falsch) in einem Prüfergebnisregister (13) gespeichert werden, das gespeicherte Gesamt-Prüfergebnis mittels eines Decodierers (15) daraufhin analysiert wird, in welcher Stelle des Rangierregisters (11) ein falsches Bit steht, und, wenn nur ein Bit eindeutig als falsch erkennbar ist, dieses durch Inversion korrigiert wird, bei Erkennung von mehr ab einem

ίο falschen Bit jedoch das gesamte im Rangierregister (11) stehende Wort als falsch gewertet und nicht weiter verwendet wird.

3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Daten-

ls und gegebenenfalls Prüfbits bei der Eingabe in das Rangierregister (U) bereits das erste Mal unter Umgruppierung verschoben werden und daß die Paritätsoperation nach jedem Verschieben der Bits durchgeführt wird.

4. Vorrichtung zur Durchführung des Verfahrens nach einem der vorangehenden .Anspräche für N— M Datenbits und M Prüfbits, dadurch gekennzeichnet, daß das Rangierregister (11) /VStellen hat, daß die Ausgänge der geradzahligen Stellen in ihrer gegebenen Reihenfolge mit den Eingängen der ersten und die Ausgänge der ungeradzahligen Stellen in ihrer gegebenen Reihenfolge mit den Eingängen der letzten Stellen des Rangierregisters fest verbunden sind und daß die Ausgänge der letzten Stellen des Rangierregisters (11) mit einer Logik (12) zur Paritätsprüfung verbunden sind.

5. Vorrichtung nach Anspruch 4, gekennzeichnet durch ein Prüfergebnisregister (13), welches zur aufeinanderfolgenden Aufnahme der sich in M Verschiebeschritten mit Hilfe der Logik (12) ergebenden Einzel-Prüfergebnisse vorgesehen ist.

6. Vorrichtung nach Anspruch 5, gekennzeichnet durch einen Decodierer (15), welcher zur Auswertung des nach A/Verschieheschtjiien im Prüfergebnisregister (13) aufgelaufenen Gesamt-Prüfergebnisses vorgesehen ist.

7. Vorrichtung nach Anspruch 6, gekennzeichnet durch eine unter Steuerung der Logik (12) oder des Prüfergebnisregisters (13) oder des Decodierers (15) stehende Torschaltung (17) am Ausgang des Rangierregisters (11), welche zur Sperrung der Ausgabe erkannte Fehler enthaltender Datenwörter vorgesehen ist.

8. Vorrichtung nach Anspruch 5 oder 6, gekennzeichnet durch je eine hinter dem Ausgang der einzelnen Stellen (A bis Gjdes Rangierregisters (U) angeordnete, umkehrende Korrekturschaltung (16), welche unter selektiver Einschaltung durch den Ausgang des Prüfergebnisregisters (13) oder des s.s Decodierers (15) steht und bei der Ausgabe eines geprüften Datenwortes zur selektiven Umkehrung eines als falsch erkannten Datenelementes dient.

9. Vorrichtung nach Anspruch 4, gekennzeichnet durch eine Übertragungseinrichtung (18) zwischen

ho dem Ausgang der Logik (12) und dem Eingang der für die Einsetzung der erzeugten Prüfbits vorgesehenen Rangierregisterstelle (D)