DE2933830C2

DE2933830C2 - Programmierbarer Polynomgenerator

Info

Publication number: DE2933830C2
Application number: DE2933830A
Authority: DE
Inventors: Jeff Raw Isanti Minn. McSpadden
Original assignee: Control Data Corp
Current assignee: Control Data Corp
Priority date: 1978-11-09
Filing date: 1979-08-21
Publication date: 1983-07-14
Also published as: JPS5840770B2; JPS5566038A; AU526765B2; DE2933830A1; FR2441217A1; GB2034084A; US4216540A; GB2034084B; AU5046179A; CA1107863A; FR2441217B1

Description

55

Die Erfindung betrifft einen programmierbaren Polynomgenerator für Fehlerkorrektursysteme.

Die Erfindung bezieht sich auf das Gebiet der Fehlererkennungs- und -korrektursysteme. Bei solchen Systemen wird ein redundantes (überzähliges) Prüfzeichen einem Datenstrom von der Datenquelle als Hilfe für die Empfängervorrichtung zur Erkennung und Korrektur von Fehlern im Übertragungssystem hinzugefügt Grundsätzlich arbeiten solche Systeme nach einem Verfahren, bei dem eine bekannte mathematische

es Beziehung in Form eines Polynoms in das vorgegebene redundante bzw, überzählige Prüfzeichen umgesetzt wird, das in den Datenstrom eingeführt wird. Dieser Prozeß erfolgt im allgemeinen mittels einer periodischen Verschiebetechnik, bei welcher die Daten und ein Restprüfzeichen halbaddiert (half added) und bestimmte Bits zur Bildung eines neuen Restprüfkodes invertiert werden. Der Prozeß wird wiederholt, bis alle Datenbits im Datenstrom verarbeitet worden sind. Der endgültige oder letzte Restprüfkode ist dann der dem Daumstrom hinzuzufügende Prüfkode. Die Erfindung betrifft nun eine Vorrichtung zur Erzeugung der Prüfkodes, die bei einem solchen System dem Datenstrom hinzugefügt werden sollen.

Die US-PS 38 11 108 zeigt eine Fehlerkode-Generaiorvorrichtung, die zur rückläufigen oder Reversierfehlererkennung benutzt werden kann. Die Erfindung unterscheidet sich hiervon dadurch, daß sie für Datenfehler verschiedener Längen sowohl in Vorwärtsals auch in Rückwärtsrichtung einstellbar sein kann, während diese US-PS eine Vorrichtung zeigt, die mit einem Datenfeld von Standardlänge reversierbar ist Außerdem unterscheidet sich die Erfindung von der bisherigen Vorrichtung in der Art und Weise, auf weiche das Generatorpolynom eingegeben und nach Belieben geändert werden kann, so daß es programmierbar wird. Die US-PS 40 01 779 beschreibt ein Fehlerkorrektursystem, das eine gesoixlerte Verschiebung in Gegenwart eines lauter Nullen enthaltenden Kodewortes erfordert, was bei der Erfindung nicht nötig ist Andere, bezüglich der Erfindung zu beachtende Veröffentlichungen sind folgende: US-PS 36 78 469, 38 66 170, 37 03 705 und 38 72 430.

Aufgabe der Erfindung ist demgegenüber insbesondere die Schaffung eines verbesserten Polynomgenerators unter Verwendung von UND- und exklusiven ODER-Gliedern im logischen System, ohne jedoch darauf beschränkt zu sein, weil die Erfindung auch in anderen logischen Systemen realisierbar ist und anstatt der genannten logischen Glieder analc-je Glieder verwendet werden können.

Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten Merkmale gelöst.

Erfindungsgemäß werden alle Eingangsoperanden von einem Eingangsdatenmultiplexer abgenommen, der ein Steuersignal empfängt, welches die Arbeitsweise der Vorrichtung dahingehend, ob sie sich in der Vorwärtsoder in der Rückwärtsbetriebsart befindet, oder die Länge des Datenfelds anzeigt Dieser Multiplexer stellt somit die Wege der betreffenden Bits des eingegangenen Eingangsoperanden entsprechend ein. Das vorgegebene oder erzeugte, zu verwendende Polynom wird über eine Anzahl von polynomischen Freigabetorschaltungen in Form von UND-Gliedern empfangen oder abgenommen, welche somit die Schaltung bezüglich der Behandlung der Eingangsdaten bei der Erzeugung eines Prüfzeichens kennzeichnen. Mehrere Torschaltungen zur Prüfzeichenerzeugung sind zu zwei Gruppen zusammengefaßt Bei der zu beschreibenden Ausführungsform der Erfindung sind diese Torschaltungen exklusive ODER-Glieder, von denen die erste Gruppe ein Ausgangssignal vom Eingangsdatenmultiplexer empfängt, während die zweite Gruppe exklusiver ODER-Glieder ein erstes Eingangssignal von einer polynomischen Freigabetorschaltung und ein zweites Ausgangssignal von einem zugeordneten exklusiven ODER-Glied der ersten Gruppe empfängt Die Ausgangssignale der zweiten Gruppe exklusiver

ODER-Glieder bilden dp Eingangssignal für ein Ausgangs-Haltejegister, Ein Ausgangssjgnal von jeder betreffenden Torschaltung (gate) des Ausgangs-Halteregisters bildet ein Eingangssignal für ein exklusives ODER-Glied der einer benachbarten Bitposition zugeordneten ersten Gruppe.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der Zeichnung näher erläutert, deren einzige Figur ein Blockschaltbild der den programmierbaren Polynomgenerator bildenden logischen Elemente zergt

In der Figur ist ein programmierbarer polynomischer Prüfzeichengenerator 10 gemäß der Erfindung dargestellt. Dateneingänge sind als Eingangsklemmen DO— D8 für die betreffenden Operandenbits an der linken Seite der Figur dargestellt Diese Eingänge sind in Multiplexbeziehung mit den verschiedenen Eingangsklemmen eines Eingangsdatenmultiplexers 12 verbunden, so daß bei einem entsprechenden Eingangssteuersignal oder beim Fehlen eines Steuersignals zu einem Multiplexer-Regler 14 der geeignete Eingang für jede der vorgegebenen, durch den Multiplexer dargestellten Ausgangspositionen gewählt wird. Jeder dieser neun Ausgänge vom Eingangsdatenmultiplexer ist jeweils mit einer der Eingangsklemmen eines zugeordneten von neun exklusiven ODER-Gliedern verbunden, die — wie in gestrichelten Linien eingezeichnet — eine erste Gruppe von Prüfzeichen-Freigabetorschaltungen 16 bilden. Der Ausgang jedes dieser Glieder bzw. Torschaltungen 16 der Gruppe bildet einen Eingang zu einem zugeordneten exklusiven ODER-Glied einer zweiten, durch die gestrichelte Linie umrahmten Gruppe von Prüfzeichen-Erzeugungstorschaltungen 18.

Der Steuereingang zum Eingangsdatenmultiplexer 12 ist mit »8 Bit-Reversier« und »Eingangsfreigabe« bezeichnet Diese drei Eingänge steuern den Datenmultiplexer zur Auswahl eines Ausgangssignals aus vier möglichen Kombinationen von Dateneingängen (Eingangsdaten) an. Das vorbestimmte Polynom wird in den Generator über die an der links oben in der Figur dargestellten Eingangsklemmen EO-ES eingegeben. Diese Polynombits werden zu einer Anzahl von polynomischen Freigabetorschaltungen 20 (gestrichelte Linien in der Figur) geliefert, die bei der dargestellten Ausführungsform der Erfindung UND-Glieder sind. Diese UND-Glieder erhalten jeweils als Eingangssignal ein Bit des vorbestimmten Polynoms, welches das System zusammen mit dem Steuereingang regelt, der an der »Komplement«-Eingangsleitung in der linken oberen Ecke der Figur eingegeben wird. Die Ausgänge der einzelnen UND-Glieder bilden jeweils den zweiten Eingang zu einem zugeordneten exklusiven ODER-Glied der zweiten Gruppe von Zeichen-Freigabegeneratortorschaltungen 18. Der Ausgang jedes dieser ODER-Glieder der zweiten Gruppe 18 bildet einen Eingang zu einem Ausgangsdaten-Halteregister 22, das für jedes Bit einen Ausgang besitzt, welcher dem Bit und seiner entgegengesetzten logischen Form äquivalent ist

Der Direktausgang jedes Bits bildet den zweiten Eingang zu einem exklusiven ODER-Glied der ersten Gruppe von Prüfzeichen-Freigabegeneratortorschaltungen, aber für eine benachbarte Bitposition des Operanden im Datenstrom. Ein zweiter Datenbitausgang im Halteregister 22 ist mit einem UND-Glied 24 verbunden, das ein Dekodierelement zur Bezeichnung eines bestimmten Zustands des Ausgangssignals bildet. Der Negations- oder NICHT-Ausgang aller Bits im Halteregister wird als Eingang zu einem anderen UND-Glied 26 benutzt, das zur Bestimmung des Zustands dient, in welchem der Inhalt des Ausgangs-Halteregisters ausschließlich binare Nullen umfaßt Das Halteregister 22 wird durch die mit »Takt« und 5>Lösch« bezeichneten Eingangssteuerleitungen gesteuert, welche die angegebenen Funktionen erfüllen. Eine große Anlage gemäß der Erfindung kann aus den dargestellten Einheiten für Operanden unterschiedlicher Länge zusammengesetzt werden, indem diese Einheiten für größere Operanden einer beliebigen, vorgegebenen Länge zusammengeschaltet werden. Die Rückkopplungseingangssignal-Steuerleitung 28 des ersten bzw. höchstwertigen Elements einer Reihe ähnlicher Elemente bildet das polynomische Ausgangsbit der letzten Vorrichtung in einer Reihe solcher Vorrichtungen. Das Rückkopplungseingangssignal 28 auf einem anderen Chip bildet das polynomische Ausgangsbit des vorhergehenden Chips. Die Ausgangsleitung 30 einer Vorrichtung ist somit als Eingangsleitung an den Eingang 28 der nächsten Vorrichtung angeschlossen.

Der Prüf?.eichen-Ausgangskode wird wie folgt gebildet: An der Vorderflanke des Takl;<gnals wird der ReslpriJizeJchenkode (residue check code) in das Halteregister 22 übertragen. Das Taktsignal besitzt dabei dieselbe Frequenz wie die Datenbits. Der Restprüf(zeichen)kode wird im Halteregister gespeichert, bis, entweder ein anderer Taktimpuls den Restprüfkode aktualisiert oder das Frei- bzw. Löschsignal das Register freimacht

Das Komplement-Vorwärtsausgangssignal 32 jeder Vorrichtung wird dazu benutzt, das KGmplementeingangssignal 34 aller in Reihe einander nachgeschalteten Vorrichtungen einzugeben. Dieses Signal dient zur Bestimmung der Invertierung eines bestimmten Bits des polynomischen Zeichens.

Ein zyklischer bzw. periodischer Kode oder Restkode (residue) wird erfindungsgemäß wie folgt erzeugt:

Zunächst wird ein Frei- oder Löschsignal zum Freimachen des Halteregisters 22 eingegeben.

Sodann werden polynomische Freigabesignale £0— £8 für das gewünschte Polynom aufgestellt Diese Ausdrücke verbleiben auf den Freigabe-Leitungen, bis der gesamte Datenblock geliefert wird. Die UND-Glieder 20 werden zur Steuerung der polynomischen Freigabesignale (polynomial enables) in einem erweiterten System benutzt, in welchem die erste Stufe den Komplement-Eingang als logische »1« besitzt Ir» den folgenden Stufen ist der Komplement-Eingang an den Komplementvorwärts-Ausgang der vorhergehenden Stufe angeschlossen. In der ersten Stufe ist der Rückkopplungs-Eingang mit dem höchsten Ausgang des Halteregisters der letzten Stufe verbunden. In den folgenden Stufen ist der Rückkopplungs-Eingang mit dem höchsten Ausgang des Halteregisters der vorhergehenden Stufe verbunden.

Zusammen mit den polynomischen Freigabe-Signalen werden Steuersignale für den Datenmultiplexer aufgestellt, die bis zur Eingabe des gesamten Datenblocks aktiv bleiben. Der Freigabe-Eingang bewirkt, daß Daten nach Maßgabe der anderen Steuereingänge oder -eingangssignale dur :h den Multiplexer geleitet werden. Beim Fehlen dieses Eingangs erschienen logische Nullen am Ausgang des Datenmultiplexers, die zur Verschiebung eines Restzeichens ohne Daten in Spurfcennung

führen. Der Reversiereingang führt zu einem Reversieren der Daten-Eingänge D0— D8 (d. h. D8— D0). Der 8-Bit-Eingang bewirkt eine Reversierung der Daten auf 8-Bit-Basis (d.h. D 7-DO).

Die vorstehenden Erläuterungen sollen nicht einschränkend verstanden werden, wenn die polynomischen Freigabe-Signale und die Datenmultiplexer-Steuersignale in der Mitte eines Blocks für ein bestimmtes Kodierungsschema geändert werden sollen.

Nachdem die anderen Eingangssignale aufgestellt worden sind, werden die Datenbits an den Daten-Eingängen DO—DB eingegeben. In der Reihenbetriebsart wird nur der Eingang DO benutzt, während in der Parallelbetriebsart alle Dateneingänge benutzt werden. In der Reihenbetriebsart werden alle Daten zur richtigen Stelle verschoben, bevor auf den nächsten Schritt übergegangen wird.

Das Ausgangssignal des Datenmultiplexers 12 in der ersten Gruppe der exklusiven ODER-Glieder 16 wird zum verschobenen Ausgangssignal des Halteregisters 22 halb addiert. Im ersten Rahmen (frame) der Daten enthält das Halteregister nur Nullen, und in dieser Stufe wird keine Operation durchgeführt. Das Ausgangssignal

~l~.. „„-»„κ /^!„..„„„ -*„.. i.t : nnrn /~·ι: ι **:

»JLI Ll J{t.ll Ul U^f|yt. *<L| LAMU-M »LH WLZLtX-(JlItULl ILf wird dann zu den polynomischen Freigabetorschaltungen 20 in der zweiten Gruppe der exklusiven ODER-Glieder 18 halb addiert. Die zweite Gruppe dieser ODER-Glieder führt eine logische Inversion in Abhängigkeit von den polynomischen Freigabe-Eingangssignalen und vom Rückkopplungs-Eingangssignal durch.

> Ein Taktsignal wird geliefert, wenn der Takt-Eingang von einer logischen »0« auf eine logische »1« umschaltet. Die Ausgangssignale der zweiten Gruppe der exklusiven ODER-Glieder werden im Halteregister mit dem Taktsignal verriegelt (latched).

in Das Ausgangssignal des Halteregisters wird zum nächsthöheren Bit in der ersten Gruppe der exklusiven ODF.R-Glieder rückgekoppelt, um den nächsten Rahmen (Parallelbetri'lisart) oder das nächste Bit (Reihenbetriebsart) der Daten und das zugehörige Taktsignal

r, abzuwarten, f

Dieser Prozeß der Dateneingabe. T<:ktsteuerung und Verschiebung wird bei jedem Datenrahmen wiederholt, bis der gesamte Block eingegeben worden ist. Am Ende eines Datenblocks enthält das Halteregister den 1*1' l··

rr periodischer! Kode

System am Sende-Ende befindet, oder aber einen Restkode (residue), wenn sich das System am empfangsseitigen Ende befindet.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Programmierbarer Polynomgenerator für Fehlerkorrektursysteme, gekennzeichnet durch Einrichtungen zur Aufnahme einer Anzahl von ein Eingangspolymon darstellenden Polynom-Freigabeeingangssignalen, durch Einrichtungen zur Aufnahme von die Bits eines Eingangsoperanden darstellenden Eingangsdatensignalen, durch einen an die zweitgenannten Einrichtungen angeschlossenen Dateneingangsmulttplexer zum selektiven Multiplexen der Signale in einem bestimmten Schema aus einer vorbestimmten Zahl solcher Schemata, durch eine Anzahl von polynomischen Freigabetorschaltungen, die auf mindestens ein Steuersignal anzusprechen vermögen und die jeweils mit den erstgenannten Einrichtungen verbunden sind, durch eine Anzahl von Prüfeeichen erzeugenden Torschaltungen, die jeweils zur Abnahme von Signalen vom Dateneingangsmultiplexer und von einer zugeordneten der genannten ireigabetorschaltungen geschaltet sind, durch ein Halteregister, das auf mindestens ein Steuersignal anspricht und zur Abnahme von Signalen von den einzelnen Prüfzeichen-Erzeugungstorschaltungen geschaltet ist, durch eine erste, zur Abnahme der Ausgangssignale des Halteregisters geschaltete Dekodiertorschaltung zur Lieferung eines Dekodiersignals, wenn der Inhalt des Halteregisters nur aus Nullen besteht, und durch eine zweite, zur Abnahme der Ausgangssignale vom Halteregister geschaltete Dekodiertorschaltung zur Lieferung eines Dekodiersignals, wenn der Inhalt des Halteregisters eine vorbestimmte Größe besitzt

2. Generator nach Anspruch 1, dadurch gekennzeichnet, daß die verschiedenen Prüfeeichen-Erzeu- gungstorschaltungen in einer ersten und einer zweiten Gruppe angeordnet sind, daß die erste Gruppe dieser Torschaltungen ein Eingangssignal vom Dateneingangsmultiplexer abnimmt und daß die zweite Gruppe dieser Torschaltungen ein erstes Eingangssignal von den polynomischen Freigabetorschaltungen und ein zweites Eingangssignal von der ersten Gruppe der Prüfzeichen-Erzeugungstorschaltungen erhält

3. Generator nach Anspruch 2, dadurch gekennzeichnet, daß die erste Gruppe der Prüfzeichen-Erzeugungstorschaltungen ein erstes Eingangssignal vom Dateneingangsmultiplexer und ein zweites Eingangssignal vom Halteregister erhält

4. Generator nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Eingangssignal zur ersten Gruppe der Prüfzeichen-lirzeugungstorschaltungen dasselbe ist wie das Eingangssignal zur zweiten Dekodiertorschaltung.