DE2526708C2

DE2526708C2 - Schaltungsanordnung zur Kompensation der Zeitverzerrung von über zwei Übertragungsstrecken ankommenden Bits

Info

Publication number: DE2526708C2
Application number: DE2526708A
Authority: DE
Inventors: Lionel Holmdel N.J. Caron
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1974-06-17
Filing date: 1975-06-14
Publication date: 1982-04-29
Also published as: IT1038922B; SE7506425L; BE830156A; JPS5112707A; SE400871B; FR2275081B1; FR2275081A1; CA1029469A; AU8202575A; US3927392A; JPS5728226B2; GB1517181A; CH596718A5; NL7507145A; DE2526708A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Kompensation der Zeitverzerrung von über zwei Übertragungsstrecken ankommenden Bits mit einer ersten Speicherschaltung zur Aufnahme einer festen Anzahl von Bits, die ein von einer ersten Übertragungsstrecke ankommendes Wort darstellen, und mit einer zweiten Speicherschaltung zur Aufnahme einer festen Anzahl von Bits, die ein von einer zweiten Übertragungsstrecke ankommendes Wort darstellen.

Elektrische Signale, beispielsweise modulierte Sinuswellen, breiten sich über Datenverbindungen mit annähernd Lichtgeschwindigkeit aus. Die Geschwindigkeit ist dabei wege--' verschiedener Verzögerungen, die durch Verstärker und Trägersysteme verursacht werden. etwas kleiner als die Lichtgeschwindigkeit. Für die Übertragung von Daten in Form elektrischer Signale über eine Datenverbindung wird also eine endliche Zeitspanne benötigt. Normalerweise beträgt die Ausbreitungsverzögerung etwa 3.7 μ5^Γη. Elektriche Signa-Ie benötigen also etwa 1.2 ms, über eine Datenverbindung mit einer Länge von 320 km zu laufen.

Bei einer Anzahl von Übertragungsanordnungen, bei denen hohe Zuverlässigkeit wichtig ist. beispielsweise bei Fernsprechvermittlungsanlagen, kann eine Nachrichtenübertragung zwischen Vprarbeitungseinheiten über verdoppelte Übertragungseinnchtungen vorgesehen sein, die unterschiedliche Länge besitzen. Wenn eine Übertragungseinrichtung ausfällt, können die beiden Verarbeitungseinheiten weiterhin im normalen Umfang über die andere Übertragungseinrichtung verkehren. Die Notwendigkeit solcher doppelten Einrichtungen ist kritisch für Anlagen, die im Realzeitbetrieb arbeiten, da ein vollständiger Ausfall der Nachrichtenübertragung den Betrieb unterbricht und zu einem Verlust unersetzlicher Informationen führt.

Bei einer bekannten Anordnung unter Verwendung verdoppelter Daienverbindungen wurde jedes Datenwort gleichzeitig über beide Verbindungen übertragen. Eine Verbindung wurde dabei immer als »aktiv« angesehen und die andere als »Reserve«-Verbindung. Die tatsächlich zur Steuerung des entfernten Datenverarbeiters benutzten Daten wurden dabei immer über die aktive Verbindung empfangen, so daß der Umstand, daß Daten über eine kürzere Verbindung vorher als über die längere Verbindung eintreffen, ohne Bedeutung war. Im Fall einer fehlerhaften Funktion der aktiven Verbindung wurde die andere Verbindung als aktiv angesehen und die Aufgaben der Verbindungen damit vertauscht.

Um die Möglichkeit einer Unterbrechung der verdoppelten Datenverbindung klein zu machen, kann jede Datenverbindung auf einem anderen geographischen Weg geführt werden, statt daß beide Verbindungen im gleichen Kabel laufen. Aufgrund dieser

absichtlichen Wegführung kann eine Datenverbindung mehrere hundert km länger als die andere sein. Wenn also ein Datenwort gleichzeitig über beide Verbindungen übertragen wird, kommt es an der entfernten Empfangsstelle über die kürzere Verbindung früher als "> über die längere Verbindung an.

Die Erfindung hat sich die Aufgabe gestellt, die Nachteile der bekannten Anordnungen zu beseitigen. Zur Lösung der Aufgabe geht die Erfindung aus von einer Schaltungsanordnung der eingangs genannten Art in und ist dadurch gekennzeichnet, daß die Schaltungsanordnung ferner einen ersten Zähler aufweist, der die Anzahl der Bits eines über die erste Strecke empfangenen Wortes angibt, und einen zweiten Zähler, der die Anzahl der Bits eines über die zweite Strecke π empfangenen Wortes angibt sowie Schaltungen zur Erzeugung entweder eines ersten oder eines zweiten Signals, wenn der erste Zähler eine Zahl gleich der festen Anzahl von Bits angibt, wobei das erste Signal erzeugt wird, wenn die vom zweiten Zähler angegebene Zahl kleiner als eine feste Zahl ist, oder das zweite Signal erzeugt wird, wenn die von. zweiten Zähler angegebene Zahl gleich der festen Zahl ist daß eine erste Gatterschaltung, die an die erste Speicherschaltung angeschlossen ist. das Wort in der ersten 2ί Speicherschaltung unter Ansprechen auf das erste Signal ausgibt, und daß eine zweite Gatterschaltung, die an die zweite Speicherschaltung angeschlossen ist, die Ausgabe des Wortes in der ersten und der zweiten Speicherschaltung unter Ansprechen auf das zweite Jo Signal veranlaßt.

Bei einem Ausführungsbeispiel der Erfindung ist ein erster Zähler vorgesehen, der jedes der Bits der über eine Verbindung empfangene Datenwörter zählt sowie ein zweiter Zähler, der jedes der Bits der über die π andere Verbindung ankommenden Datenwörter zählt. Wenn der Zählwert in einem der Zähler gleich der Anzahl der Bits des übertragenen Wortes ist. wodurch der Empfang eines vollständigen Wortes angezeigt wird, so stellt eine Steuerlogik fest, ob der augenblickliche Zählwrt im anderen Zähler innerhalb eines zulässigen Bereiches von Zählwerten liegt. Wenn diese Bedingung erfüllt ist, so wartet die »schnelle« Verbindung, bis die »langsame« Verbindung das vollständige Wort empfängt, und dann werden beide Wörter zur Prüfung der Richtigkeit verglichen und ausgeführt

Wenn jedoch der augenblickliche Zählwert im zweiten Zähler nicht innerhalb der zulässigen Grenzen liegt, wodurch angezeigt wird, daß die langsamere ΐ<· Verbindung zu weit hirter der anderen Verbindung zurückgefallen ist, so wird das vollständig empfangene Datenwor? unmittelbar von der schnelleren Verbindung abgegeben und es erfolgt kein Vergleich.

Die vorbestimmte Verzögerung, die durch die « zulässige Anzahl von Zählwerten definiert wird, um die die langsamere Verbindung hinter der schnelleren Verbindung zurückliegen kann, beruht auf der unterschiedlichen Länge der Datenverbindungen, der entsprechenden Zeitdifferenz, die Signale beim Durchlauf des Längenunterschieds benötigen, und der Frequenz, mit der die Bits übertragen werden. Es ist vorgesehen, daß unterschiedliche Zähler-Verzögerungen entsprechend dem erwarteten Laufzeilunterschied der an die Datenverbindungen angelegten Signale benutzt werden.

Es sind außerdem logische Schaltungen vorgesehen, um eine Entscheidung zv treffen, ob auf der Grundlage

40

4> der folgenden Kriterien auf eine langsamere Verbindung gewartet werden soll oder nicht:

1) eine Verbindung empfängt das erste Bit des nächsten Wortes, bevor die andere Verbindung das letzte Bit des betrachteten Wortes erhält,

2) obwohl eine Verbindung das erste Bit eines Wortes zuletzt empfängt, empfängt diese Verbindung das letzte Bit vor der anderen Verbindung.

Ein Merkmal der Erfindung sieht vor, daß Zähler die jeweilige Anzahl der über jede Verbindung ankommenden Datenbits verfolgen. Wenn der Zählwert eines der Zähler anzeigt, daß über die zugeordnete Verbindung ein vollständiges Datenwort empfangen worden ist, wird auf der Grundlage des augenblicklichen Zählwertes im anderen Zähler, der der langsameren Datenverbindung zugeordnet ist, entschieden, ob auf die langsamere Datenverbindung gewartet werden soll oder nicht

Wenn entsprechend einem weiteren Merkmal der Erfindung die zeitliche Überlappung während des Empfangs dei Datenwörter über ^ie Verbindungen innerhalb eines vorbestimmten Zeitintervalls liegt, dann werden die beiden Datenwörter nach ihrem vollständigen Empfang verglichen. Wenn jedoch die Überlappung kleiner als das vorbestimmte Zeitintervall ist, dann wird das D^tenwort, das von der ersten Verbindung vollständig empfange.i worden ist. ausgegeben, ohne auf einen Vergleich zu warten. Nach einem Vergleich der Datenwörter wird das Datenwort von derjenigen einzelnen Verbindung abgegeben, die durch Informationen im Datenwort bezeichnet wird.

Entsprechend einem anderen Merkmal der Erfindung wird, wenn das erste Bit des nächsten Datenwortes angezeigt wird, das augenblickliche Datenwort ausgegeben, ohne darauf zu warten, daß die langsamere Datenverbindung das augenblickliche Datenwort vollständig empfängt.

Zusätzlich sind Schaltungen vorgesehen, um anomale Unterbrechungen beim Datenempfang festzustellen.

Nachfolgend wird die Erfindung anhand der Zeichnungen genauer beschrieben. Es zeigt

t- i g. 1 ein verallgemeinertes Blockschaltbild zur Verdeutlichung eines als Beispiel gewählten Falles, in welchem die Anordnung zur bedingten Kornpensation der Zeitverzerrung nach der Erfindung mit Vorteil benutzt werden kann,

Fig. 2 bis 4 in der Anordnung nach Fig. 5 die Schaltungselemente der Schaltungsanordnung 11 in Fig. I zur bedingten Kompensation der Zeitverzerrung, und zwar im einzelnen

Fig 2 die der Datenverbindung A zugeordneten Empfangsschaltungen,

Fig. 3 die der Datenverbindung B zugeordneten Empi'angsschaltungen.

Fig. 4 die Logikschaltung zur Verwirklichung der Entscheidungsmögiichkeit für die Schaltungsanordnung zur bedingten Kompensation der Zeitverzerrung,

F i g. 5 die Zuordnung der F i g. 1 - 4.

Fig. 6 mehret e Beispiele für übertragene Datenwörter und die in den verschiedenen Zählern und Registern in F i g. 2 und J zu verschiedenen aufeinanderfolgenden Zeitpunkten gespeicherten Bits,

Fig.7 die Schaltung eines Differentiators gemäß F i g. 2 und 3,

Fig.8 eine Anz-hl von Spannungspegeln, die zur Erläuterung der Betriebsweise des Differentiators nach Fi g. 7 benutzt werden,

F i g. 9 die zeitliche Beziehung zwischen ankommenden Datenbus und Taktimpulsen, die durch Schaltungen in F i g. 1 und 2 erzeugt werden.

F i g. 1 stellt ein verallgemeinertes Blockschaltbild zur Erläuterung eines Falles dar, in welchem das Ausfiih- > rungsbeispiei der Erfindung zweckmäßig angewendet werden kann. Die Hauptfunktion der dargestellten Anordnung besteht darin, Einrichtungen zur Übertragung von Datenwörtern einer Verarbeitungseinheit in Syracuse, N. Y._t zu einer entfernten Bedienungseinheit in Walertown, N. Y., zu übertragen. Zur geographischen Trennung der Datenverbindungen zwischen den Einheiten wird die Datenverbindung A von Syracuse über Utica und Albany nach Watertown geführt. Die Datenverbindung A ist ca. 480 km lang. Die Datenverbindung B verläuft direkt von Syracuse nach Watertown über eine Strecke von 160 km. Die Datenverbindung A ist also 320 km länger als die Datenverbindung B. Wie oben erläutert, ist vorauszusehen, daß gleichzeitig über

Uciuc L/älCliVcruiriuUngcn ϋυΰΓιΓα£υΐι£ uaiCTi^rOTiCT ΪΠ 2Ϊ7

Watertown über die Verbindung A etwa 1.2 ms nach den über die Verbindung B übertragenen Wörtern ankommen. Die vorliegende Erfindung bezieht sich auf einen solchen Fall und insbesondere die Schaltungsanordnung 11 in Watertown zur bedingten Kompensation der Zeitverzerrung. Diese Schaltungsanordnung kann die Zeitverzerrung kompensieren, wenn die beiden Datenwörter entsprechend der nachfolgenden Erläuterung innerhalb vorbestimmter zulässiger Zeitunterschiede eintreffen.

Die Verarbeitungseinheit in Syracuse kann irgendeine Verarbeitungseinheit sein und die Verarbeitungseinheit in Watertown kann eine entfernte Bedienungseinheit sein, die ein Koppelfeld-Steuergerät und ein zugeordnetes Konzentrator-Koppelfeld enthält.

Das betrachtete Ausführungsbeispiel der Erfindung betrifft zwar eine Anlage unter Verwendung von Datenverarbeitungseinrichtungen für die Zwecke der Fernsprechvermittlung, aber es sei betont, daß die Erfindung sich auch in Verbindung mit beliebigen Datenverarbeitungseinheiten anwenden läßt, die über verdoppelte Obertragungseinrichtungen miteinander in Verbindung stehen.

Die Sende-Steuergeräte TCA und TCB weisen bekannte Einrichtungen einschließlich von Modems. Piifferanordnungen, sowie weitere Steuerausrüstungen zur Umwandlung von Binärinformationen in modulierte Signale, beispielsweise Sinuswellen, auf, die für eine Übertragung über Datenverbindungen geeignet sind. Bei dem betrachteten Ausführungsbeispiel der Erfindung werden Datenwörter mit 27 Bits an die Sende-Steuergeräte TCA und TCB in Zeitabständen von etwa 25 ms geliefert Jedes Steuergerät hat die gleichen Datenwörter und im Normalbetrieb übertragen die Steuergeräte TCA und TCB jedes ankommende Datenwon gleichzeitig über die jeweilige Datenverbindung. Im einzelnen übertragen die Steuergeräte jedes der 27 Bits des Datenwortes seriell mit einer Bit-Frequenz von etwa 2400Hz. Bei dieser Frequenz treffen die über die kürzere Datenverbindung B übertragenen Bits normalerweise in der Schaltung 11 zur bedingten Kompensation der Zeitverzerrung um drei Bits vor den über die längere Datenverbindung A übertragenen Bits ein. Nach Empfang eines vollständigen Datenwortes über eine Datenverbindung, normaierweise die Datenverbindung B, wird geprüft, ob die über die langsamere Datenverbindung, normalerweise die Verbindung A, empfangenen Daten nicht mehr als 6 Bits hinter der schnelleren Verbindung liegen. Wenn beispielsweise das über die Verbindung A Wort innerhalb der 6 Bits liegt (d. h., das 22. Bit ist empfangen Worden), dann wartet die Anlage, bis das vollständige Wort über die Verbindung A eingetroffen ist. Dann wird ein Vergleich zwischen den beiden Wörtern, die über die Daleftverbindungen eingetroffen sind, vorgenommen, um die Richtigkeit der Daten sicherzustellen. Bei diesem Vergleich wird jedes Bit in einem Datenwort mit dem entsprechenden Bit in dem über die andere Verbindung empfangenen Datenwort verglichen. Eine Nichtübereinstimmung zeigt einen Fehler an.

Wenn eine Datenverbindung der anderen zu weit vorausläuft (d. h. mehr als 6 Bits), dann wird das erste vollständige Datenwort unmittelbar ausgegeben, ohne auf den vollständigen Empfang des Datenwortes über die andere Verbindung zu warten, wodurch die entfernte Bedienungseinheit das Datenwori ohne Verzögerung verarbeiten kann.

werden entsprechend der erwarteten und zulässigen Zeitverzerrung bei dem Dalenwortempfang andere zulässige Zählwertunterschiede verwendet werden.

Das Ausführungsbeispiel der Erfindung kann zur Anzeige von zwei weiteren Fällen dienen, in denen der Datenempfang anormal ist. Es sind Schaltungen vorgesehen, um anormale Unterbrechungen beim Datenempfang festzustellen. Wenn beispielsweise die Ve bindung A das erste Bit eines Datenwortes empfängt, bevor die Verbindung B das erste Bit erhält, wird davon ausgegangen, daß die Verbindung A das vollständige Wort vor der Verbindung B empfängt. Wenn jedoch die Verbindung B das vollständige Wort vor der Verbindung A empfängt, so zeigt dies eine anormale Unterbrechung des Empfangs bei der Verbindung A an, und das Datenwort muß von der Verbindung D ausgegeben werden.

Weitere Schaltungen sind vorgesehen, um das erste Bit eines nachfolgenden Datenwortes festzustellen, wenn bisher kein vorhergehendes, vollständig empfangenes Datenwort abgegeben worden ist Wenn also die Verbindung B das erste Bit des nächsten Datenwortes aufnimmt, bevor das vorhergehende Wort von einer der Verbindungen abgegeben worden ist, dann wird das vorhergehende Wort sofort ausgegeben, damit die Schaltungsanordnung das nächste Datenwort empfangen kann. Diese anormalen sollen beide nachfolgend genauer in Verbindung mit der ins einzelne gehenden Beschreibung des Ausführungsbeispiels erläutert werden.

F i g. 2 bis 4 zeigen im einzelnen die Schaltung 11 zur bedingten Kompensation der Zeitverzerru.ig gemäß Fig. 1. In Fig.2 ist die der Datenverbindung A zugeordnete Empfangsschaltung und in F i g. 3 die der Datenverbindung B zugeordnete Empfangsschaltung dargestellt (Zur Vereinfachung sollen die A- und B-Seite zugeordneten Empfangsschaltungen im folgenden auch als A- und B-Seiten bezeichnet werden.) F i g. 4 enthält die Logikschaltungen, die in Verbindung mit den beiden Empfangsschaltungen die Entscheidung treffen, ob eine Seite auf die andere zu warten hat oder ob das auf einer Seite gespeicherte Datenwort unmittelbar auszugeben ist.

Zur Erleichterung des Verständnisses des betrachteten Ausführungsbeispiels der Erfindung sei angenommen, daß das in Zeile 1 in Fig.6 dargestellte Muster-Datenwort gleichzeitig und seriell von den Steuergeräten TCAund TCB über die Datenverbindung

A bzw. B ausgesendet wird. Das Dalenwoft unifaßt 27 Bits, wobei das Bit B 1 eine 0 ist, die den Beginn eines neuen Datenworles angibt. Das Bit B 2 ist ein Üngerade-Gerade-Bit, das später beschrieben wird. Die Bits Ö3 bis B27 enthalten allgemeine Informationen einschließlich der Parität, die an der entfernten Stelle zur Durchführung einer bestimmten Funktion benutzt werden, beispielsweise zur Steuerung eines Konzentrator-Koppelfeldes. Zu diesem Zeitpunkt sind alle FIIp-Z⁷IOpS zurückgestellt und alle Datenregister und Zähler enthalten O-Werte. Im folgenden beziehen sich die Bezeichnungen PX-P27 auf die Stufen der Schieberegister DSRA und DRSB. Im Gegensatz dazu sind die einzelnen Datenbits mit B 1 - B27 bezeichnet. Diese Bits B 1 - B27 werden entsprechend der nachfol genden Beschreibung beim Empfang der Datenwörter in verschiedene Stufen oder Bit-Positionen P\-P27 geschoben.

Es soll angenommen werden, daß das betrachtete Datenwort gleichzeitig über beide Datenverbindungen ausgesendet und daß es zuerst über die Datenverbindung B empfangen wird. Unter Bezugnahme auf F i g. 3 wird also das erste Bit B 1 als modulierte Welle über die Datenverbindung B empfangen, im Modem MB demoduliert und. da das Bit eine 0 ist. als Signal niedriger Spannung (L) an die Leitung 31 angelegt. Das L-Signal wird am Einstelleingang des Startbit-Detektor-Flip-Flops 32 invertiert und stellt das Flip-Flop ein. Der !-Ausgang des Flip-Flops geht auf hohe Spannung (H), um das Gatter 33 in die Lage zu versetzen, das O-Datenbit an das Datenschieberegister DSRB anzulegen. In den Figuren stellt der kleine Kreis an den Eingängen bestimmter Gatter und Flip-Flops, beispielsweise beim Flip-Flop 32. in bekannter Weise einen Inverter dar. der die an diese Eingänge angelegten Signale invertiert.

Das Datenschieberegister DSRB ist ein bekanntes Schieberegister mit 27 Bit-Positionen, die den 27 Bits jedes übertragenen Datenwortes entsprechen. Das L-Signal. das vom Gatter 33 an das Schieberegister angelegt ist, wird erst dann in das Register DSRB übernommen, wenn ein Schiebeimpuls entsprechend der nachfolgenden Erläuterung zugeführt wird. Das Η-Signal vom 1-Ausgang des Startbit-Detektor-Flip-Flops 32 liegt auch am oberen Eingang des Gatters 34. Dieses Gatter liefert dann am Ausgang den vom Taktgeber BlB zugeführten Taktimpulszug. Der Taktgeber BXB läuft synchron mit den über die B-Verbindung ankommenden Daten und erzeugt eine Rechteckwelle mit 2400 Hz entsprechend der Darstellung im oberen Teil der Darstellung in Fig.9. Der untere Teil der Fig.9 zeigt die ersten 6 Bits BX-Bft des übertragenen Datenworts 1 in F i g. 6 beim seriellen Empfang dieses Wortes entsprechend der nachfolgenden Erläuterung.

Vom Ausgang des Gatters 34, das jetzt dem Rechteckwellen-Ausgangssignal des Taktgebers BXB Folgt, wird immer dann ein Signal H an das ODER-Gatter 35 angelegt wenn das Taktsignal auf H ist Das Gatter 35 legt also einen Ausgangsimpuls H an das Register B während jedes der nachfolgenden Zeitintervalle TC-TD, TE-TF, TG-THusw^ wie in F i g. 9 gezeigt Das Register DSRB ist so ausgelegt daß das Ausgangssignal des Gatters 33, das ein Datenbit darstellt in das Register nur während der negativen Obergänge des vom Gatter 35 zugeführten Signals eingeführt wird. Das Register DSRB schiebt also seinen gesamten Inhalt um eine Bitposition nach rechts bei jedem der nachfolgenden negativen Übergänge (Flanken) in Fig.9 (beispielsweise zu den Zeilpunkten TD, TF. TH, TJ usw.). Obwohl also die 0, die das Bit B i darstellt, an das Register DSRB während des Zeitintervalls zwischen TC und TE angelegt ist, wird das O^Bit erst zum Zeitpunkt TD in das Register geführt. Ebenfalls zum Zeitpunkt TD gehl der Ausgang des Gatters 34 auf L. Diese negativ gerichtete Flanke bewirkt, daß eine 1 in die erste Bit*Position des Sehicbcrcgisterzählcrs CB I

lü eingegeben wird. Wie oben erwähnt, enthält dieser Zähler nur O-Werte und zählt die Anzahl von Bits, die von der 5-Seite empfangen werden. Eine einzige I im Register gibt an, daß nur ein Bit empfangen worden ist.

Zum Zeitpunkt TE führt das Modem MB aas Bit B 2 über die Ausgangsleitung 31 zu. Dieses 1 - Bit wird zum Zeitpunkt TF in das Register DSRB auf die gleiche Weise wie das Bit B1 eingegeben. Außerdem wird zum Zeitpunkt TFeine zweite 1 in den Schieberegister-Zähler CB I gebracht, um anzuzeigen, daß das zweite Bit

>ö des Datenwortes eingetroffen ist. Auf entsprechende Weise wird zum Zeitpunkt TH das Bit BZ in das Register DSRB gegeben und eine dritte 1 in den Zähler CB ^ geführt, so daß die ersten drei Bitpositionen

CX - Γ3 des Zählers CB 1 je eine I enthalten, während die anderen Bitpositionen noch auf 0 sind.

Zum Zeitpunkt 77 wird angenommen, daß das Datenwort 1 über die /\-Verbindung jetzt das Modem MA erreicht, da die Verbindung A etwa eine Verzögerung von 3 Bits hat. Entsprechend Fig. 2 geht der Ausgang des Modems MA auf L. wenn das Bit B X eintrifft und das Startbit-Detektor-Flip-Flop 21 einstellt. Der 1-Ausgang dieses Flip-Flops geht auf H, wodurch das Gatter 22 seriell jedes der Bits des Datenwortes an das Register DSRA übertragen kann. Dieses Register ist identisch mit dem oben beschriebenen Register DSRB und besitzt 27 Stufen zur Speicherung von 27 Bits. Der Taktgeber A XA liefert wie der Taktgeber BXB ein Taktsignal mit 2400 Hz und läuft synchron mit den über die A-Verbindung eintreffenden Daten. Zur Vereinfachung der Erläuterung ist angenommen worden, daß beide Taktgeber perfekt synchronisiert sind. Dies ^: Λ jedoch beim vorliegenden Ausführungsbeispiel nicht erforderlich und bei bestimmten Anwendungen der

45' Erfindung müssen die Taktgeber nicht zu allen Zeiten synchronisiert sein. Der Taktgeber AXA liefert die in Fig.9 dargestellte Rechteckwelle an das Gatter 23. Dessen Ausgangssignal läßt das ODER-Gatter 24 immer dann auf H gehen, wenn der Taktimpuls auf H ist Das Register DSRA schiebt wie das Register DSRB alle Bits nur bei negativ gerichteten Flanken des Ausgangssignals vom ODER-Gatter 24 um eine Position nach rechts. Unter Bezugnahme auf Fig.9 wird also bei der negativen Flanke des Taktimpulses vom Taktgeber A XA zum Zeitpunkt TJ das 0- oder Startbit in die am weitesten links liegende Bitposition des Datenschiebe-Registers DSRA eingegeben und alle anderen O-Bits werden um eine Position nach rechts geschoben. Gleichzeitig bewirkt die negative Flanke im Ausgangssignal des Gatters 23, daß eine 1 in die erste Bitposition (CX) des Schieberegisterzählers CA 1 eingeführt wird. Dieser Zähler ist hinsichtlich seines Aufbaus und seiner Funktion identisch mit dem Zähler CBX, dessen Betriebsweise oben in Verbindung mit F i g. 3 beschrieben worden ist Der Zähler CA 1 besitzt 27 Bitpositionen, die zu Anfang alle 0-Werte aufweisen. Eine 1 wird jedesmal dann in den Zähler geschoben, wenn ein neues Datenbit in das Register DSRA eingeführt wird. Es

werden also 1-Werte in den Zähler CA 1 gegeben, um die Anzahl von Bits aufzuzeichnen, die im Register DSRA angespeicheri sind. Jedes der weiteren Bits des Datenwortes 1 wird von der /l-Seite auf entsprechende Weise empfangen. Also werden die Bits ß2 und 53 zum Zeitpunkt TL bzw. TN in das Register DRSA geführt Und zu diesen 7sitpunkten jeweils eine 1 in den Zähler CA 1 gegeben. Während die A-Seite (Datenregister DRSA) das B<( B 1 des Dalenworles 1 empfängt, nimmt die ß-Seite (Datenregister DSRB) entsprechend der to Darstellung in Fig.9 das Bit BA auf. Wie die Zeilen 2 und 3 in Fig. 6 /eigen, hat zum Zeitpunkt TL das Register DSRA nur die Bits Bl und B 2 des Datenwortes I aufgenommen, während zum gleichen Zeitpunkt das Register DSRB die Bits ßI-55 empfangen hat. Die ß-Seite ist also der /ISeite um 3 Bits voraus. Die relative Verschiebung der empfangenen Datenbits in den Registern ist ebenfalls dargestellt und zeigt, daß beim Empfang jedes aufeinanderfolgenden Dstenbits die vorher £Πί"ί£π^α2Ρ.£π Bits 'cweüs um ein? ^ Bitposition nach rechts verschoben werden. Die entsprechenden Bits im Zähler CA 1 und CB 1 zum Zeitpunkt TL sind in den Zeilen 11 und 12 der Fig. 6 angegeben.

Nur die Bitpositionen Cl und C2 im Zähler CA 1 enthalten 1 -Werte, da nur zwei Datenbits vom Register DSRA aufgenommen worden sind. Die Bitpositionen Cl -CS des Zählers CBX enthalten 1-Werte, da das Register DSRB5 Datenbits B1 - B 5 empfangen hat.

Zum Zeitpunkt Γ2, etwa 22 Taktimpulse später jo (dieser Zeitpunkt liegt also um viele Taktimpulse nach dem Zeitpunkt TP in Fig.9), ist das jeweilige Bit-Muster für die Register DSRA und DSRB in den Zeilen 4 und 5 der F i g. 6 gezeigt. Man erkennt, daß das Register DSRA 24 Bits Bl-B24 des Datenworts I aufgenommen hat, wähend das Schieberegister DSRB das vollständige Datenwort mit den Bits Sl- B 27 empfangen hat. In den Zeilen 13 und 14 der Fig.6 sind die Binärzeichen in den Zählern CA 1 und CB1 zum Zeitpunkt 72 dargestellt Der Zähler CB1 enthält nur -40 I-Werte, da die ß-Seite ein vollständiges Wort empfangen hat. und der Zähler CA X weist 1-Werte nur in den Positionen C1 - Γ24 auf.

Entsprechend dem Ausführungsbeispiel der Erfindung trifft die Logikschaltung in F i g. 1 bei Empfang des letzten Bits durch die ß-Seite eine Entscheidung, ob das vollständige Datenwort sofort aus dem Register DSRB abzugeben ist oder ob darauf gewartet werden soll, daß das Register DSRA das Datenwort empfängt, bevor bmde Datenwörter zum Zwecke eines Vergleichs abgegeben werden. Da, wie oben beschrieben, der Zähler CA 1 zum Zeitpunkt T2 gemäß Zeile 13 in F i g. 6 um weniger als sechs Zählwerte vom Stand des Zählers CBX zum Zeitpunkt Tl gemäß Zeile 14 in Fig.6 abweicht, wartet die Anlage auf das Eintreffen des Datenwortes über die Datenverbindung Ä, bevor beide Datenwörter für einen Vergleich abgegeben werden.

Genauer gesagt, geht, wenn eine 1 in die 27. Bitposition C27 des Schieberegisterzählers CSl in Fig.3 geführt wird, die Ausgangsleitung 36 auf H, da eine 1 in diese Position geführt worden ist, um das Flip-Flop FFB für den Empfang des letzten Bits einzustellen und das Startbit-Detektor-Flip-FIop 32 zurückzustellen, wodurch die weitere Einführung von Datenwörtem in das Register DSRB durch das Gatter 33 gesperrt wird. Das Rückstellen des Flip-Flops 32 sperrt außerdem das weitere Anlegen von Schiebeimpulsen an das Register DSRB. Demgemäß ist also zu diesem Zeitpunkt das vollständige Datenwort im Register DSRB gespeichert und wird nicht weiter verschoben. Dur I-Ausgang des Flip-Flops FFBgeht auf H, wodurch der Schieberegisterzähler CB X gelöscht wird, so daß er jetzt nur O-Werte enthält. Wie noch beschrieben werden soll, wird das Flip-Flop FFB mit einer Zeitverzögerung zurückgestellt, so daß ausreichend Zeil für das Ansprechen der Schaltungen in Fig.4 verbleibt. Vom Flip-Flop FFB wird über die Leitung LBRFFB ein Signal H zur Logikschaltung in Fig.4 übertragen. Wenn die genannte Leitung auf H gehl, so zeigt dies an, daß die Seite B das letzte Bit eines Datenwortes empfangen hat.

Betrachtet man den Schieberegisterzähler CA I in Fig. 2. dessen Inhalt in Zeile 13 der Fig. 6 dargestellt ist, so erkennt man. daß die Bitposition C27 eine 0 enthält, so daß das Flip-Flop FFA für den Empfang des letzten Bits nicht über die Leitung 212 eingestellt wird. Da jedoch die Bit-Position C22 eine 1 enthält, wird das AiKg.ingssignal dieser Position durch das Gatter 210 invertiert und die Leitung PC22A geht auf L. Dadurch wird angezeigt, daß die Seite A das 22. Bit eines übertragenen Datenwortes empfangen hat. Die Leitung ist im Kabel 211 enthalten und erscheint wieder in Fig. 4. Da entsprechend der obigen Erläuterung die Leitung LBRFFB auf H ist, liegt der obere Eingang des Gatters 41 in Fig.4 auf H. Alle anderen Leitungen in der Zeichnung, die in Kabeln, beispielsweise den Kabeln 211, 371 und 42 enthalten sind, erscheinen wieder am Ende des Kabels und haben dort die gleiche Bezeichnung wie am Anfang des Kabels. So ist beispielsweise die Ader LBRFFB im Kabel 371 enthalten und erscheint mit der gleichen Bezeichnung wieder in F i g. 4. Da die Leitung PC22A auf L ist. bleibt der Ausgang des Gatters 41 auf L. Demgemäß wird entsprechend der nachfolgenden Beschreibung das Datenwort im Register DSRB nicht sofort ausgegeben, sondern die Anlage wartet darauf, daß die Seite A das vollständige Wort empfängt.

Wenn jedoch das Register DSRB das vollständige Datenwort empfangen hätte, wäre die Leitung LBRFFB auf H gewesen, und wenn das Register DSRA nicht das 22. Bit empfangen hätte, dann wäre die Leitung PC22A ebenfalls auf H gewesen, da die Position C22 eine 0 enthalten hätte. Der Ausgang des Gatters 41 wäre dann auf H gegangen, wodurch auch die Leitung DWBG auf H gebracht worden wäre. Diese Leitung verläuft im Kabel 43 und erscheint mit der gleichen Bezeichnung wieder in Fig. 3. Die Spannung H dieser Leitung bewirkt, daß die Gatter 301 —326 das im Register DSRB gespeicherte Datenwort sofort zu der Bedienungseinheit ausgeben, und zwar ohne einen Vergleich mit dem teilweise empfangenen Datenwort im Register DRSA.

Es sei jedoch zu dem vorliegenden Beispiel für das übertragene Datenwort 1 zurückgekehrt Die Anlage wartet darauf, daß das Register DSRA das vollständige Datenworf empfingt bevor beide Wörter zum Zwecke des Vergleichs abgegeben werden. Anhand der Zeilen 6 und 7 in Fig.6 erkennt man, daß zum Zeitpunkt T3, also 3 Taktimpulse nach dem Zeitpunkt T2 beide Schieberegister DSRA und DSRB das Datenwort empfangen haben. Gemäß Zeile 15 und 16 in Fig.6 enthalten beide Zähler CA 1 und CB1 jetzt nur 1-Werte, wodurch angezeigt wird, daß jede Seite alle 27 Bits des Datenwortes empfangen hat Bei Einschieben einer 1 in die 27. Bitposition C27 des Zählers CA 1 in Fig.2 ist das Ausgangssignai auf der Leitung 212 auf H gegangen, wodurch das Flip-Flop FFA eingestellt und das

S.iirt Deiektor-Flip-Flop 21 zurückgestellt worden ist. Der f-Ausgang des Flip-Flops ?.l geht auf L und sperrt das Anlegen weiterer Bits an das Register A durch das Gatter 22 Außerdem wird verhindert, daß das Gattfct' 23 weitere Taktimpulse an den Zähler CA 1 oder das Schieberegister DSRA anlegt. Das Einstellen des Flip-F!ops FFA bewirkt, daß dessen 1-Ausgang auf H geht, wodurch der Zähler CA 1 in seinen Anfangszustand mit nur O-Werten geht. Die Leitung LBRFFA liegt dann auf H, um anzuzeigen, daß die Seite A das letzte Bit empfangen hat. Die Leitung führt über das Kabel 211 zur F i g. 4. Da jetzt beide Leitungen LBRFFA und LBRFFR auf H liegen, geht der Ausgang des Gatters 42 in Fig. 4 auf H. um anzuzeigen, daß beide Seiten das letzte Datenbit empfangen haben.

Entsprechv rid der nachfolgenden Erläuterung werden jetzt beide Datenwörter seriell abgegeben und Bit für Bit verglichen.

Wenn dieser Vergleich positiv ausgeht, dann kann die Bedienungseinheit gemäß Fig. 1 das Datenwort verarbeiten, das ί·η Register DSRA oder DSRB gespeichert ist. Die V'ahl des Registers, aus der.i das Wort tatsächlich herausgeführt wird, gibt jedoch das Bit B2 im Register DSRA an (d. h. das Ungerade-Gerade-Bit [O-E] im Register DSRA). Wenn das Bit B 2 eine 1 ist, so wird das Wort aus dem Register DSRB herausgeführt, und wenn das Bit B 2 eine 0 ist, so wird das Wort aus dem Register DSRA herausgeführt. Da in dem übertragenen Datenwort 1 gemäß Zeile 1 in Fig.6 das Bit B2 eine 1 ist, liegt die Leitung OEBlTm Fig. 2 auf H. Diese Leitung führt über das Kabel 211 zum Gatter 43 in Fig.4. Dieses Gatter erzeugt ein Ausgangssignal H. da. wie oben erläutert, der Ausgang des Gatters 42 auf H liegt, wodurch angezeigt wird, daß beide Seiten das letzte Bit empfangen haben, und die Leitung OEBIT ebenfalls auf H liegt. Dann geht die Leitung GBAM in Fig.4 auf H. Diese Leitung ist im Kabel 42 enthalten, das in F i g. 3 endet. Das Signal H auf der Leitung CBAM wird an den Differentiator 328 in Fig.3 angelegt, dessen Funktion nachfolgend im einzelnen in Verbindung mit F i g. 7 und 8 beschrieben werden soll. Aufgrund des Signals H auf der Leitung GBAMerzeugt der Differentiator 328 einen Η-Impuls kurzer Dauer, um das Flip-Flop 329 einzustellen. Dessen 1-Ausgang geht dann auf H, wodurch die Gatter 330 und 331 vorbereitet werden.

An das Gatter 330 ist außerdem der Taktgeber B2B angeschlossen, der eine Rechteckwelle mit der gleichen Form wie die Welle in Fig.9 erzeugt. Die Frequenz dieser Rechteckwelle beträgt jedoch etwa das 200fache der Frequenz der Taktgeber A XA und BiB. Der Taktgeber liefert eine Rechteckwelle mit 460 kHz. während die Taktgeber A IA und B XB eine Rechteckwelle mit 2400 Hz liefern.

Wie nachfolgend beschrieben wird, dient der Taktgeber B2B\n Verbindung mit weiteren Logikschaltungen dazu, die Daten in den Registern DSRA und DSRB zum Zweck eines Vergleichs Bit für Bit herauszuschieben. Genauer gesagt, erzeugt wenn das Ausgangssignal des Taktgebers B2B auf H geht, das Gatter 330 ein Ausgangssignal H, das über die Leitung 332 zum Gatter 333 in Fig.3 und zum Gatter 213 in Fig.2 führt. Die 0 in der Startbit-Position PX des Registers DSRB wird an das Gatter 333 über die Leitung 334 angelegt, und die 0 in der Start-Bitposition Pl des Registers DSRA wird an das Gatter 213 gegeben. Beide Gaiter 213 und 333 erzeugen Ausgangssignale L, die über die Leitungen 291 und 335 an das EXKLUSIV-ODER-Gatter 336 in Fig. 3 angelegt werden. Das Galter 336 vergleicht die O-Bits und, da sie übereinstimmen, erzeugt es weiterhin ein Ausgangssignal L.

Das Nichtübereinstiffimungs-Flip-Flop 337 wird demgemäß nicht zur Anzeige eines Fehlers eingestellt. Wie nachfolgend noch beschrieben wird, wi.d jedes der weiteren Bits in den Datenregisterti DSRA und DSRB herausgeschoben und durch das Gatter 336- verglichen.

Das Ausgangssignal H des Gatters 330 in F i g. 3 lieg· über die Leitung332 an einem Eingang des ODER-Gatters 35, dessen Ausgang daraufhin auf H geht. Bei der negativ gerichteten Flanke des Taktsignals B2B geht der Ausgang des Gatters 330 auf L, so daß auch das Ausgangssignal des Gatters 35 L wird, wodurch der Inhalt des Registers DSRB um eine Bitposition nach rechts geschoben wird. Wenn das Datenwort seriell aus dem Register DSRB herausgeschoben wird, so tritt es über die Leitung 335. das UND-Gatter 3ZA und die Leitung 335/4 auf der linken Seite wieder in das Register ein. Ahnlich wie das Herausschieben von Bits aus dem Register tritt die Wiedereingabe bei negativ gerichteten Flanken des Taktsignals B 2B auf. Wenn das Bit B 1, das ursprünglich in der Position PX war. aus dem Register DSRB herausgeschoben wird, gelangt es wieder in oie Position P27. Demgemäß wird die 0 in Position P1 als 0 in die Position P 27 zurückgeführt, und die 1 in der Position P2 wird zur Position P1 verschoben usw.

Zum gleichen Zeitpunkt, zu dem der Inhalt des Registers DSRBmch rechts verschoben wird, wird auch der Inhalt des Registers DSRA nach rechts geschoben. Die Leitung 332 vom Gatter 330 in F i g. 3 ist auch mit den Gattern 24 und 213 in F i g. 2 verbunden. Wenn die Leitung 332 aufgrund des Taktsignals S Iß auf H geht.

wird das Gatter 213 teilweise betätigt. Außerdem wird die 0 in der Start-Bitposition P X des Wortes im Register DSRA an das Gatter 213 angelegt. Dann bleibt der Ausgang des Gatters 213 auf L Bei der negativen Flanke des Taktsignals B2B geht der Ausgang des Gatters 330 auf L. wodurch der Ausgang des ODER-Gatters 24 in ¥\y. 2 von H auf L gelangt und dadurch eine Verschiebung des Inhaltes des Registers DSRA um eine Bit-Position nach rechts veranlaßt. Es wird jetzt die 1, die bisher in der Bitposition P2 war, zur Bit-Position P X verschoben, und die 0 am Au; c'ang des Gatters 213 wird über die Leitung 214, das Gatter 2ZA und die Leitung 214Λ wieder in die Position P 27 eingefügt Nach diesem Verschiebe-Vorgang geht der obere Eingang des Gatters auf H, da sich jetzt eine 1 in der Position P1 befindet.

Im Register DSRA wird also gleichzeitig mit dem Register DSRB unter Steuerung des Taktsignals B2B verschoben. Die 1 in der Bitposition P 2 im Register DSRB ist entsprechend der obigen Erläuterung in die Bitposition Pi verschoben worden, und der obere Eingang des Gatters 333 geht auf H. Wenn das Taktsignal B2B zum zweitenmal während des zweiten Taktimpulses auf H gelangt, geht der Ausgang des Gatters 330 auf H, wodurch der Ausgang der Gatter 333 und 213 auf H gebracht wird, da die Bit-Position P1 in den Registern DSRA und DSRB je eine 1 enthält. Beide Eingänge des EXKLUSIV-ODER-Gatters 336 (Leitungen 291, 335) liegen also auf H, wenn das zweite Bit in jedem Datenwort verglichen wird, und der Ausgang des Gatters 336 bleibt auf L, da beide Bits übereinstimmen. Der Schieberegister-Zähler CS2 in Fig.3 ist identisch mit dem ober, beschriebenen Schieberegister-Zähler CBl und zählt die Anzahl der Bits, die zum

Zwecke des Vergleichs seriell aus den Datenregistern ausgeschoben werden. Zu Anfang enthält der Zähler CB 2 nur 0-Werte. Bei jeder negativ gerichteten Flanke der Ausgangsspannung des Gatters 331, die dann auftritt, wenn das Taktsignal BIB auf L geht, wird eine 1 in die erste Bitposition des Registers eingegeben. Bei der ersten negativen Flanke des Taktsignals B 2B, wenn der Inhalt der Register DSRA und DSRB zum erstenmal verschoben wird, gelangt also eine 1 in den Zähler CB 2. Am Ende des zweiten Taktimpulses geht, wie oben beschrieben, der Ausgang des Gatters 331 von seinem vorherigen Zustand H auf L, wodurch eine zweite 1 in den Zähler CB 2 eingeschoben wird.

Der Zähler enthält jetzt in seinen ersten beiden Bitpositionen eine I, wodurch angezeigt wird, daß zwei Bits der Datenwörter in den Registern DSRA und DSRB verglichen worden sind. Der Zähler CA2 in F i g. 2 wird nicht benutzt, wenn das Taktsignal B 2Sden Vergleich steuert. Er arbeitet aber genau auf die gleiche Weise wie der Zähler CB 2, wenn das Taktsignal A 2A den Vergleich steuert.

Auf entsprechende Weise wird jedes der nächsten 25 Bits in den Registern DSRA und DSRB nacheinander über die Gatter 213 und 333 im EXK.LUSIV-ODER-Gatter 336 zum Vergleich zugeführt Bei jedem Verschieben des Inhalts der Register DSRA und DSRB wird das jeweilige Ausgangssignal der Gatter 213 und 333 wieder als Eingangssignal über die Leitungen 214A ozw. 3354 in die Register eingegeben. Nach der 27. Verschiebung ist also das ursprüngliche Datenwort zu seiner früheren Position zurückgekehrt Die Bits Bi-B27 befinden sich also in den Positionen Pi - P 27. Darüber hinaus geht, wenn die 27. 1 in den Zähler CB 2 geschoben wird, die Ausgangsleitung PC27B auf H, um Rückstellung des Flip-Flops 329 das weitere Anlegen von Taktimpulsen an die Register DSRA und DSRB zu sperren. Das Signal H auf der Leitung PC27B bewirkt außerdem, daß die Verzögerungsschaltung 338 nach einer Verzögerung von 0,5 ]is ein Signal H an den Zähler CB 2 gibt, um den Zähler in seinen Anfangszustand mit nur 0-Werten zurückzustellen. Das Signal H auf der Leitung PC27B wird außerdem an das Gatter 339 in F i g. 3 gegeben, das zusätzlich vom Zustand des Nichtübereinstimmungs-Flip-Flops 337 abhängt. Da bei dem vorhergehenden Beispiel jeweils die Bits in den Registern DSRA und IjsRB übereinstimmen, bleibt das Flip-Flop 337 zurückgestellt und dessen Ausgang 0 gibt ein Signal H an den oberen Eingang des Gatters 339. Dessen Ausgang geht auf H, wodurch die Gatter 301—326 das Datenwort im Schieberegister DSRB zur Bedienungseinheit übertragen können.

Wenn bei dem vorhergehenden Beispiel das Bit B2 (UngeradeGerade-Bit) im Register DSRA eine 0 gewesen wäre, die anzeigt, daß das Datenwort nach einem erfolgreichen Vergleich aus dem Register DSRA herausgeschoben werden soll, dann hätte das Gatter 44 in F i g. 4 statt, wie oben beschrieben, das Gatter 43 ein Ausgangssignal H erzeugt. Das Signal H auf der Leitung GAAM wird an den Differentiator 340 in Fig. 2 gegeben, der einen kurzen Impuls H zur Einstellung des Flip-Flops 341 erzeugt. Der Ausgang 1 dieses Flip-Flops geht dann auf H, wodurch die Gatter 342 und 343 vorbereitet werden. Der Taktgeber A 2A ist identisch mit dem oben beschriebenen Taktgeber B2B und erzeugt eine Rechteckwelle mit einer Frequenz von 460 kHz, Der Ausgang des Gatters 342 ist außerdem mit der Leitung 332 verbunden und steuert das Verschieben und den Vergleich der Datenbits in den Registern DSRA und DSRB auf genau die gleiche Weise wie bei der obigen Beschreibung, bei dem das Ausgangssignal des Gatters 330 die Verschiebung und den Bit-Vergleich überwacht hat Der einzige Unterschied ist der, daß jetzt 1-Werte in den Zähler CA 2 statt in den Zähler CjS 2 gegeben werden. Wenn die 27. 1 in den Zähler CA 2 gelangt ist, dann geht das Ausgangssignal auf der Leitung PC27A auf H, wodurch der Zähler CA 2 nach

ίο einer durch die Verzögerungsschaltung 344 bewirkten Verzögerung von 0,5 ps gelöscht wird. Dieses H-Signal auf der Leitung PC27A stellt außerdem das Flip-Flop 341 zurück und bewirkt die Betätigung des Gatters 345, wenn der 0-Ausgang des Flip-Flops 337 auf H ist, und

Ii anzeigt, daß alle Bits im Register DSRA mit den entsprechenden Bits im Register DSRB übereinstimmen. Der Ausgang des Gatters 345 geht auf H, wodurch H-Eingangssignale an die Gatter 350—375 gelangen und diese das Wort im Register DSRA an die

x Bedienungseinheit übertragen.

Vorstehend ist eine redundante Betriebsweise und die vermutete Betriebsart beschrieben worden, bei der ein Datenwort über die Datenverbindungen A und B empfangen wird Die ß-Verbindung hat das Datenwort drei Zeit- oder Bit-Abschnitte vor der Λ-Seite erhalten und die Logikschaltung bewirkt, daß die ß-Seite wartet, bis die /4-Seite das vollständige Wort empfangen hat. Danach sind die Datenwörter in den Registern DSRA und DSRB gleichzeitig für einen bitweisen Vergleich verschoben worden. Da dieser Vergleich positiv verlaufen ist, angezeigt dadurch, daß das Nichtübereinstimmungs-Flip-Flop 337 nicht eingestellt worden ist, ist das Datenwort entweder aus dem Register DSRA oder dem Register DSRB in Abhängigkeit davon herausge-

J5 führt worden, ob das Ungerade-Gerade-Bit in der Bitposition B 2 eine 0 bzw. eine 1 war. Wenn das Flip-Flop 337 eingestellt worden ist und eine Nichtübereinstimmung anzeigt, so stellen nicht gezeigte Diagnoseschaltungen das Flip-Flop zurück und führen weitere Operationen durch, um den Grund für eine solche Nichtübereinstimmung festzustellen.

Einheits-Betriebsweise

Es soll jetzt eine weitere Betriebsweise des Ausführungsbeispiels der Erfindung beschrieben werden. Bei der sog. Einheits-Betriebsweise soll das Datenwort sofort nach seinem vollständigen Empfang aus einem Register abgegeben werden. Bei dieser Einheits-Betriebsweise findet anders als bei der oben beschriebenen redundanten Betriebsweise kein Vergleich zv/ischen den Datenwörtern statt.

Wenn eine Einheits-Betriebsweise verlangt wird, ist die Leitung SMPX (Fig.4) auf H. da der Schalter 45 eine Verbindung zu einer positiven Spannungsquelle herstellt. Bei der normalen redundanten Betriebsweise, die oben beschrieben worden ist, stellt der Schalter eine Verbindung mit Erde her. Bei der Einheits-Betriebsweise werden dagegen die oberen Eingänge der Gatter 46 und 47 auf H gehalten. Nimmt man an. daß die Seite B als erste das letzte Bit empfängt, so geht die Leitung LBRFFB auf H₁ wenn das Flip-Flop FFB für den Empfang des letzten Bits durch den Zähler CB1 eingestellt wird. Dann erscheint am Ausgang des Gatters 47 ein Signal H, das an die Leitung DWGBgeht Dieses Signal führt, Wie oben beschrieben₍ das Datenwort im Register DSRB durch Betätigung der Gatter 301— 326 unmittelbar zur Bedienungseinheit.
Wenn dagegen die /l-Seite als erste das letzte Bit

empfängt, dann wird das Flip-Flop FFA für den Empfang des letzten Bits vor dem Flip-Flop FFB eingestellt, und die Leitung LBRFFA führt ein Eingangssignal H zum Gatter 46. Das Ausgangssignal H des Gatters 46 wird dann über die Leitung DWGA zu den Gattern 350—375 geführt, wodurch das Datenwort im Register DSRA unmittelbar zur Bedienungseinheit übertragen wird.

Beispiel für redundante Betriebsweise, bei dem

eine Seite nicht darauf wartet, daß die
andere Seite das vollständige Datenwort empfängt

Unter Bezugnahme auf F i g. 6 soll betrachtet werden, auf welche Weise die Anlage bei der normalen redundanten Betriebsweise (d.h. die Leitung SMPXist auf L) auf das in Zeile 8 dargestellte Datenwort 2 anspricht Bei diesem Beispiel wird angenommen, daß die Sendesteuergeräte TCA und TCB in F i g. 1 das Datenwort 2 nicht gleichzeitig aussenden. Das Steuergerät TCA sendet das Datenwort wesentlich später als >o da« Steuergerät TCB. Entsprechend Zeile 9 und 10 in F i g. 6 ergibt sich, daß zum Zeitpunkt Γ4, der mehr als 25 ms nach dem Zeitpunkt T3 liegt, das Datenregister DSRA 3 Bits B1 - B3 des übertragenen Datenwortes 2 empfangen hat, während das Register DSRB das vollständige Datenwort mit den Bits Bl-B 27 erhalten hat. Zeile 17 zeigt die im Zähler CA 1 zum Zeitpunkt TA gespeicherten Bits. Man erkennt, daß nur 3 Bits DSRA empfangen worden sind. Der Zähler CB1 enthält gemäß Zeile 18 nur 1-Werte in allen Bitpositionen, da das Register DSRB das vollständige Datenwort empfangen hat. Die Seiten A und B empfangen die Wörter auf die oben in Verbindung mit dem Datenwort 1 beschriebene Weise. Wie beschrieben, wird das Flip-Flop FFB für den Empfang des letzten Bits eingestellt, wenn eine 1 in die Bitposition C27 des Zählers CB1 geschoben wird. Dann ist die Leitung LBRFFB auf H. Da die Bitposition C22 des in Zeile 17 (F i g. 6) dargestellten Zählers CA 1 weiterhin eine 0 enthält, die anzeigt, daß das Register DSRA das 22. Bit des Datenwortes 2 nicht empfangen hat, ist der Ausgang des Inverters 210 (Fig. 2) auf H. Die Leitung PC224 überträgt also ein Signal H zur Logikschaltung in F i g. 4. Da die Leitungen LBRFFB und PC22A beide auf H sind, geht der Ausgang des Gatters 41 auf H, wodurch die Leitung DWCB auf H geht, wodurch wiederum das Datenwort im Register DSRB zur Bedienungseinheit übertragen wird. Das Datenwort im Register DSRB wird also unmittelbar herausgeführt, ohne darauf zu warten, daß die 4-Seite das vollständige Wort so empfängt. Dies geschieht, wenn ein Datenwort durch die 4-Seite mehr als 6 Bits nach dem Empfang des Datenwortes durch die B-Seite empfangen wird. Eine Zeitverzerrungskompensation erfolgt also nur. wenn beide Datenwörter innerhalb eines bestimmten Zeitintervalls empfangen werden.

Wenn das Register DSRA das vollständige Wort dann erhalten hat. wenn das Register DSRB das 22. Bit nocht nicht empfangen hat. wäre die Leiung LBRFFA auf H. da das Flip- Flop FFA für den Empfang des letzten en Bits eingestellt war, Die Leitung PC22B wäre dann ebenfalls auf H₁ da die Position C22 des Zählers CB 1 eine 0 enthält, die durch das Gatter 346 inverliert wird, Das Gatter 48 in F i g. 4 legt darin ein Ausgangssignal H Öbef die Leitung DWGA an, wodurch das Datenwort irri Register DSRA über die Gatter 350-375 herausgeführt wird* Wenn also die /\-5eite das Datenwort mehr als 6 Bits Vor dem Empfang durch die' ß'Seite erhält, dann wird das vollständige Datenwort aus der A-Sejte übertragen, ohne darauf zu warten, daß die ß-Seite das vollständige Wort empfängt

Empfang des nächsten Wortes
vor Abgabe des vorhergehenden Wortes

Das Ausführungsbeispiel der Erfindung erlaubt außerdem die Anzeige bestimmter weiterer Fälle bei der Übertragung von Datenwörtern, bei denen ein korrigierendes Eingreifen erforderlich ist So kann die Anlage feststellen, ob eine Seite das erste Bit des nächsten Datenwortes empfängt, bevor das augenblickliche vollständige Datenwort aus dem dieser Seite zugeordneten Register herausgeführt ist

Es sei beispielsweise -angenommen, daß das Register DSRB ein vollständiges Datenwort erhalten hat so daß das Ausgangssignal vom Zähler CB1 auf der Leitung 36 auf H ist, svodurch das Flip-Flop FFB für den Empfang des letzten Bits eingestellt ist Das Ausgangssignal auf der Leitung LBRFFB ist also auf H. Es sei außerdem angenommen, daß das Register DSRA das letzte Bit nicht erhalten hat und daher das Flip-Flop FFA zurückgestellt und die Leitung LBRFFA auf L ist. Zusätzlich sei angenommen, daß dis erste Bit des nächsten Wortes durch das Modem MB über die Verbindung B empfangen worden ist

Wie oben erläutert, wird das Startbit-Detektor-Flip-FIop 32 dann zurückgestellt, wenn das Flip-Flop FFB für den Empfang des letzten Bits eingestellt wird. Der Schieberegisterzähler CB 1 wird in den Zustand mit nur 0-Werten zurückgestellt, wenn der 1-Ausgang des Flip-Flops Ffflauf H steht. Wie oben angegeben, ist das erste oder Startbit jedes neuen Datenwortes eine 0. Wenn also das Modem MB das erste Bit eines neuen Datenwortes empfängt, geht die Leitung 31 auf L, wodurch die Einstellung des Startbit-Detektor-FIip-Flops 32 veranlaßt wird und die Gatter 33 und 34 vorbereitet werden. Das O-Bit wird also an das Register DSRB als L-Ausgangssignal des Gatters 33 angelegt. Wie jedoch oben bereits erläutert, wird dieses Bit erst bei einem negativ gerichteten Übergang des Taktsignals B \B in das Register geführt. Die Einstellung des Startbit-Detektor-Flip-Flops 32 bewirkt außerdem das Anlegen eines H-Eingangssignals an das Gatter 380 über die Leitung 381. Da die Bit-Position C1 des Zählers CB1 wegen der vorhergehenden Löschung des Zählers eine 0 enthält, geht der Ausgang des Gatters 380 auf H. wodurch ein Signal H über die Leitung FBNWDB an die Logik in Fig.4 angelegt wird Wenn die vorgenannte Leitung auf H geht, wird angezeigt, dai/die Seite ßdas erste Bit des nächsten Wortes festgestellt hat, daß dieses Bit über noch nicht in das Register B eingeführt ist. Da beim vorliegenden Beispiel die Leitungen LBRFFB auf H. die Leitung LBRFFA auf L und die Leitung FBNWDB auf H sind, erzeugt das Gatter 49 in Fig. 4 ein Ausgangssignal H, das über die Leitung DWGB übertragen wird, um das Datenwort sofort aus dem Datenschieberegister DSRB herauszuführen. Das geschieht, während das Ausgangssignal des Taktgebers BXB noch auf H ist. Daher hat die negativ gerichtete Flanke des Taktsignals, die den Inhalt des Registers DSfiB verschiebt, das Register noch nicht veranlaßt, die Ö des nächsten Datenwörtes zu übernehmen, die als Ausgangssignal des öatiers 33 angelegt ist Nachdem also die Seite ßdas erste Bit festgestellt hat, aber bevor dieses Bit in das Register DSRB hineingeführt worden ist, wird das im Register DkB vorhandene Wort herausgeführt, so daß das Register das neue Wort

aufnehmen kann.

Man beachte, daß der augenblickliche Inhalt des Registers DSRB, der bereits herausgeführt worden ist, immer dann über die Leitung 334 geschoben wird, wenn jedes Bit eines neuen Wortes in das Register geführt wird. Da jedoch das Gatter 333 nicht durch ein H-Signal auf der Leitung 332 betätigt ist, geht der augenblickliche Inhalt des Registers verloren, wenn er beim Einschieben des neuen Wortes in das Register herausgeschoben wird. Das gleiche gilt für den Inhalt des Registers DSRA. Wenn ein neues Wort eingeschoben wird, werden die vorhandenen Bits herausgeschoben und gehen verloren, da das Gatter 213 nicht über die Leitung 232 betätigt ist

Bei dem vorhergehenden Beispiel hat also die Seite B das Vorhandensein eines neuen Wortes festgestellt, H bevor das vorliegende vollständige Wort aus dem Register DSRB herausgeführt worden ist Das Flip-Flop FFB für den Empfang des letzten Bits ist eingestellt worden, während das Flip-Flop FFA zurückgestellt worden ist Eir Signal H ist über die Leitung FBNWDB in F i g. 3 erzeugt worden, um den Empfang des neuen Wortes anzuzeigen. Diese drei Bedingungen haben das Gatter 49 veranlaßt, ein Ausgangssignal zu erzeugen, das das Datenwort sofort aus dem Register DSRB herausführt. ^N 2S

Wenn bei dem vorhergehenden Beispiel das Register DSRA das erste Bit eines neuen Wortes feststellt, bevor das vollständige Wort im Register DSRA herausgeführt worden ist, dann wäre auf die gleiche Weise wie oben beschrieben das Startbit-Detektor-Flip-FIop 21 durch das erste Bit des neuen Wortes eingestellt und ein Signal H an das Gatter 260 angelegt worden. Da das Bit C1 des Zählers C4 1 wegen der Lösi.iung des Zählers eine 0 ist, geht der Ausgang des Gatters 260 auf H und legt ein Signal H an die Schaltung in F i . 4 über die Leitung ji FBNWDA an. Das Flip-Flop FFA für den Empfang des letzten Bits würde eingestellt werden und anzeigen, daß die Seite A das letzte Bit eines Datenwortes empfangen hat, und demgemäß wäre die Leitung LBRFFA auf H. Da die Seite ßdas letzte Bit nicht empfangen hat. würde das Flip-Flop FFB für den Empfang des letzten Bits nicht eingestellt werden und die Leitung LBRFFB wäre auf L Das Gatter 411 in Fig.4 würde jetzt ein Ausgangssignal H erzeugen, das über die Leitung D WGA übertragen wird, um das Datenwort im Register DSRA sofort vor der negativen Flanke des über das Gatter 24 zugeführten Schiebeimpulses herauszuführen, der das Register DSRA veranlassen würde, das erste Bit des nächsten Wortes aufzunehmen, das als Ausgangssignal des Gatters 22 zugeführt wird. w>

Anormale Unterbi echungen beim Datenempfang

Das vorliegende Ausführungsbeispiel der Erfindung ist außerdem so ausgelegt, daß es gewisse anormale Unterbrechungen beim Datenempfang feststellen kann, η Wenn eine Seite als letzte das erste Bit empfangen hai. aber das letzte Bit vor der anderen Seile empfängt, so bedeutet dies normalerweise, daß der F.mpfang von Datenbits durch die andere Seite unterbrochen war. In einem solchen Fall isi es wichtig, daß das vollständige fin Datenwort sofort und ohne Verzögerung aus der einen Seile herausgeführt wird) damit die Anlage ihren Betrieb fortsetzen kanni

Das EXK.LUSIV-ODER-Gatter 261 in Fig.2spricht auf die Bits iti den ersten beiden Positionen des Schieberegisterzählers CA X an, nämlich die Bitpösilfonen Cl und C2, Der Ausgang des Gatters 261 geht nur dann auf H. wenn die Position Cl eine 1 und die Position CI eine 0 enthält. (Die Bedingung, daß Cl eine 0 und C2 eine 1 enthält, ist nicht möglich, da 1-Werte Immer in Richtung auf die am weitesten rechts liegenden Positionen verschoben werden.)

Der Zähler CA 1 kann nur unmittelbar nach Empfang der ersten 1 vom Gatter 23 in diesem Zustand (d. h. 0 in Cl und 1 in C2) sein, der angibt, daß die Α-Seite das erste Datenbit empfangen hat Wenn das zweite Datenbit eintrifft, wird, wie oben beschrieben, eine zweite 1 in den Zähler CA 1 eingeschoben. Dann enthalten beide Positionen Cl und C2 eine 1 und der Ausgang des Gatters 261 nimmt seinen normalen Zustand L an. Die Ausgangsleitung PCXA des Gatters 261 geht also nur während des kurzen Zeitintervalls auf H, das nach Einschieben des ersten Datenbits in das Register DSRA beginnt, und endet, wenn das zweite Datenbit in das Register DSRA eingeschoben wird.

Ein entsprechendes EXKLUSIV-ODER-Gatter 382 ist in F i g. 3 gezeigt Dieses Gatter spricht auf die Bits in den Positionen Cl und C2 des Schieberegisterzählers CB1 an. Auf die gleiche Weise wie oben beschrieben erzeugt das Gatter 382 ein Ausgangssignal H nur, wenn die Position Cl eine 1 und die Position C2 eine 0 enthält, um anzuzeigen, daß allein das erste Datenbit in das Register DSRB eingeschoben worden ist. Die Ausgänge der Gatter 261 und 382 sind mit PC IA bzw. PCXB bezeichnet uid führen zur Fig.4. Die Leitung PC 1B geht auf H, um anzuzeigen, daß die Seite B das erste Datenbit empfangen hat.

Die Flip-Flops 414 und 415 in Fig.4 geben an. wie noch beschrieben wird, ob die /4-Seite oder die ß-Seite als erste das erste Datenbit eines übertragenen Datenwortes empfangen hat. Genauer gesagt, wird das Flip-Flop 414 nur eingestellt, wenn die /4-Seite als erste das erste Bit empfangen hat. Das Gatter 412 erzeugt nur dann ein Signal H. wenn die Leitung PCXA auf H ist.um an/u/eigcn. daß die Seite A das erste Bit empfangen hat und die Leitung PCXB ist auf L, wodurch angezeigt wird, daß die Seite ßdas erste Bit nicht empfangen hat. Der untere Eingang des Gatters 9ί2 spricht auf den Zustand des anderen Flip-Flops 415 an. Das Gatter 412 erzeugt ein Ausgangssignal H nur. wenn das Flip-Flop 415 zurückgestellt ist, wodurch angegeben wird, daß die ß-Seile nicht als diejenige bezeichnet worden ist, die als erste das erste Bit empfangen hat. Das Flip-Flop 414 wird also nur eingestellt, wenn das Flip-Flop 415 nicht eingestellt ist und die obigen Bedingungen erfüllt sind. Wenn das Flip-Flop 414 eingestellt ist, gibt es an. daß die ,4-Seite als erste dav erste Bit empfangen hat.

Das Gatter 413 erzeugt ein Ausgangssignal H, um das Flip-Flop 415 nur dann einzustellen, wenn (1) das Flip-Flop 414 zurückgestellt ist. (2) die Leitung PClS auf H ist. wodurch angezeigt wird, daß die ß-Seite gerade das erste Bit empfangen hat. und (3) die Leitung PCXA auf L ist. wodurch angezeigt wird, daß die /4-Seite das erste Bit nicht empfangen hat. Wenn das Flip-Flop 415 eingestellt ist. zeigt es an. daß die A Seite als erste das erste Bit des vorliegenden Wortes empfangen hat.

Das Gatter 416 ist mit dem I-Ausgang des Flip-Flops 414 verbunden und erzeugt ein Signal H nur dann, wenn (1) das Flip-Flop 414 eingestellt ist, lint anzuzeigen, daß die /USeiie als erste das erste Bit empfangen hat, (2) die Leitung LBRFFB auf H liegt, um anzuzeigen, daß die Seite Bdas letzte Bit empfangen hat, und (3) die Leitung LBRFFA auf L ist, um anzuzeigen, daß die Seite A das letzte Bit nicht empfangen hat Das Gatter 416 erzeugt ein Ausgangssignal H, also nur wenn die ß-Seite als

letzte das erste Bit empfangen hat, aber das letzte Bit erhalten hat und die /\-Seite das letzte Bit nicht erhalten hat. Die Leitung DWGB geht ebenfalls auf H und veranlaßt die Gatter 301—326, das Wort aus dem Datenschieberegister DSRB herauszuführen.

Das Gatter 417 spricht auf den Zustand des Flip-Flops 415 an und erzeugt ein Ausgangssignal H nur, wenn (1) das Flip-Flop 415 eingestellt ist, um anzuzeigen, daß die ß-Seite als erste das erste Bit empfangen hat, (2) die Leitung LBRFFA auf H ist und (3) die Leitung LBRFFB auf L ist. Das Gatter 417 erzeugt also ein Ausgangssignal H über die Leitung DWGA, um die Gatter 350—375 zu veranlassen, das Datenwort aus dem Datenschieberegister DSRA nur dann herauszuführen, wenn die Α-Seite als letzte das erste Bit empfangen hat, aber das letzte Bit erhalten hat, und die ß-Seite das letzte Bit noch nicht erhalten hau

Immer dann, wenn eine der Leitungen DWGA, DWGB, GAAM oder BBAM in Fig.4 auf H geht, erzeugt das Gatter 418 ein Ausgangssignal H, das über die Leitung 468 zu den Rückstell-Leimngen der Flip-Flops 414—415 2 \\s nach Betätigung der Verzögerungsschaltung 419 übertragen wird. Die Verzögerungsschaltung 419 erzeugt einen kurzen Impuls, um die

ί Flip-Flops 414 und 415 zurückzustellen, so daß diese Flip-Flops beim nächsten Datenwort wieder benutzt werden können, um anzuzeigen, welche Seite als erste das erste Bit empfangen hat. Die Leitung 468 ist außerdem mit den Flip-Flops FFA und FFB verbunden

i<> und stellt diese Flip-Flops zum gleichen Zeitpunkt wie die Flip-Flops 414—415 zurück.

Bezugstabelle für die Logik-Gatter in F i g. 4

Die nachfolgende Tabelle gibt zusammenfassend die

π Bedingungen an, unter denen die in Fig.4 gezeigten

Gatter Ausgangssignale liefern, weiche die Abgabe

und/oder den Vergleich der von der A- und ß-Seite

empfangenen Datenwörter steuern. Alle in der Tabelle

angegebenen Betriebsweisen und anormalen Zustände

.'» sind oben im einzelnen beschrieben worden.

Galter Betriebsweise oder fest-Nr. gestellter anormaler Zustand

Bedingungen), unter denen ein
Ausgangssignal erzeugt wird

Eingeleiteter Vorgang

46 F.inheitsbetriebsweise

47 Einheitsbetriebsweise

44 Redundante Betriebsweise,

Überlappung während des Datenwortempfangs liegt innerhalb des vorbestimmten Zeitintervalls

43 Redundante Betriebsweise,

Überlappung während des Datenwortempfangs liegt i.incrhalb des vorbestimmten Zeitintervalls

411 Seite A stellt nächstes Wort

fest, bevor das augenblickliche Wort aus einem
Register herausgeführt i t

49 Seite B stellt nächstes Wort

fest, bevor das augenblickliche Wort aus einem
Register herausgeführt ist

41 Redundante Betriebsweise,

Λ-Seile liegt zu weit hinter ß=Seitc

48 Redundante Betriebsweise,

ß-Sei;e. liegt zu weit hinter /I-Seite

Seite /I empfangt als -rste
das vollständige Datenwort

Seite B empfängt als erste
das vollständige Datenwort

Beide Seiten haben das vollständige batenwort empfangen, und Bit Bl ist eine U

Beide Seiten haben das vollständige Datenwort empfangen, und Bit Bl ist eine 1

ß-Seitc hat das letzte Bit des
augenblicklichen Wortes nicht
empfangen. /!-Seite hat das
letzte Bit des augenblicklichen
Wortes empfangen und .-!-Seite
hat das erste Bit des nächsten
Wortes festgestellt

ß-Seite hat das letzte Bit des
augenblicklichen Wortes empfangen. /I-Seite hat das letzte
Bit des augenblick'ichen Wortes nicht empfangen und ß-Seite
hat da·, erste Bit des nächsten
Wortes festgestellt

ß-Seite hat das letzte Bit des
Datenwortes empfangen.
A Seile hat das 22,BiUL-S
Datenwortes noch nicht empfangen

/1-Seite hat das letzte Bit des
Dalcnwortes empfangen, ß-Seite
hat das 22. Bit des Datenwortes
noch nicht empfangen

Datenwort aus der Seite A (Register DSRA ) herausführen

Datenwort aus der Seite B (Register DSRP) herausführen

Vergleichen der Datenwörter in den Registern DSRA, DSRB und dann Herausfuhren des Datenwortes aus dem Register DSRA

Vergleichen der Datenwörter in den Registern DSRA. DSRB und dann Herausfuhren des Datenwortes aus dem Register DSRB

Herausfuhren des Datenwortes aus der Seite A (Register DSRA )

Herausführen des Datemvortes aus der Seite B (Register D.S7?ß)

1 lerausführen des Datenwortes aus der Seite B (RegisterDSRB)

Herausführen des Datenwofles aus der Seite A (Register DSRA)

Forlsel/urtü

Gatter Betriebsweise oder festig r. gestellter anormaler Zustund

Bedingungen), unter denen ein
Ausgangssignal er/etigl wird

Umgeleiteter Vorgang

Anormaler Datenwortcmpfang,
Unterbrechung durch Seile Λ

Anormaler Daten wortempfang,
Unterbrechung durch Seile B

ß-Seitt hat das erste Bit des
Dalenworles nach Empfang des
ersten Bits durch die /(-Seite
empfangen, ß-Seile hat das letzte
Bit des Dalenwortcs empfangen
und 4-Seile hai das lel/le BiI
des Dalenworles nicht empfangen

A -Seite hai das erste Bit des
Dalenworles nach F.mpfang des
ersten HiIs durch die //-Seite
empfangen, Ö-Seite hai das
letzte Hit des Dalenworles nicht
empfangen und 4-Seite hat das
letzte Bit des Datenworles empfangen

Aufbau der Differentiatoren Herausführen des Datenwortes aus der Seile B (Register DSRB)

Herausführen des Datenworles aus der Seile A (Register DSl(A )

Unter Bezugnahme auf Fig. 7 und 8 soll jetzt die Betriebsweise der in den Fig.3 bzw. 2 dargestellten Differentialoren 328 und 340 im einzelnen beschrieben werden. Da die Arbeitsweise der beiden Differentiatoren im wesentlichen identisch ist, wird nur der Differentiator 328 erläutert. F i g. 7 zeigt die Bauelemente des Differentiators und Fig.8 die Spannungspegel innerhalb des Differentiators zu verschiedenen Zeitpunkten. Normalerweise ist die Leitung GBAM in F i g. 4 auf L und der Punkt A in F i g. 7 entsprechend der Darstellung in F i g. 8 auf Erdpotential. Der Punkt B liegt auf +5 V, während der Punkt C Teil eines Spannungsteilernetzwerkes ist und auf etwa +3 V liegt. Wenn die Leitung GBAM auf K mit einem Pegel von etwa + 5 V geht, gelangt der Punkt B auf Erdpotential. Der Punkt C -to fällt auf eine Spannung von —2 V ab und der Inverter 71 erzeugt ein Ausgangssignal H, wenn sein Eingang unter + I V gelangt. Demgemäß geht der Punkt D auf +5 V. Wenn der Kondensator CR sich entlädt, läuft die Spannung am Punkt C exponentiell auf ihren Normalwert von +3 V. Wenn der Punkt C etwa +1 V erreicht, erzeugt der Inverter 71 ein Ausgangssignal L Wenn zu einem späteren Zeitpunkt die Leitung GBAM wiederum den Zustand L annimmt (normalerweise nach 2 μ5 aufgrund des Verzögerungselementes 419 in Fig.4), dann geht zu Anfang der Punkt C auf +8V. Der Spannungsanstieg am Punkt C wird jedoch im Ausgangssignal am Punkt D nicht wiedergegeben, da das Gatter 71 bereits das Ausgangssignal L liefert. Aufgrund einer Spannungsänderung von L auf H auf der Leitung GBAM erzeugt also der Differentiator einen einzigen Η-Impuls kurzer Dauer. Dieser Impuls dient, wie oben erläutert, zur Einstellung des Flip-Flops 329.

Zusammenfassung

In der erläuterten Anordnung zur Kompensation der Zeitverzerrung sind zusammenfassend ein erster und ein zweiter Zähler vorgesehen, die die über verdoppelte Datenverbindungen empfangene Anzahl von Datenbits zählen. Wenn einer der Zähler einen vorbestimmten Zählwert erre^;cht, der bedeutet, daß ein vollständiges Datenwort empfangen worden ist, wird festgestellt, ob der augenblickliche Zählwert des anderen Zählers innerhalb einer zulässigen Abweichung von Zählwerten liegt, die auf dem erwarteten Laufzeitunterschied der über die Datenverbindungen übertragenen Signale beruht Wenn diese Beziehung besteht, dann wartet die schnellere Seite darauf, daß die langsamere Seite das vollständige Datenwort empfangt und dann wird ein Vergleich zwischen den Wörtern vorgenommen, um die Richtigkeit der Daten sicherzustellen. Wenn jedoch die angegebene Beziehung nicht vorhanden ist, was bedeutet, daß eine Verbindung zu weit hinter die andere zurückgefallen ist, dann wird das auf der schnelleren Seite gespeicherte vollständige Datenwort sofort abgegeben und ausgeführt

Es sind außerdem Einrichtungen vorgesehen, um in einer einheitlichen Betriebsweise zu arbeiten, bei der

so Datenvergleiche nicht vorgenommen werden. Es ist Vorsorge getroffen, um eine Kompensarnn der Zeitverzerrung zu beenden, wenn eine Seite das Vorhandensein des ersten Bits des nächsten Worte: feststellt Weitere Mittel sind vorgesehen, um anormale Unterbrechungen des Dätenempfangs bei einer Seite der verdoppelten Empfangsanordnung festzustellen.

Wenn immer möglich, wird also die Zeitverzerruni beseitigt und es erfolgen Datenvergleiche, um die Richtigkeit der über die verdoppelten Ubertragungswe ge empfangenen Datenwörter sicherzustellen. Wem solche Vergleiche jedoch zu große Verzögerung« erfordern, finden sie nicht statt und das als erste; vollständig empfangene Datenwort wird sofort verar beitet

Hierzu 6 Blau Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Kompensation der Zeitverzerrung von über zwei Übertragurjgsstrekken ankommenden Bits mit einer ersten Speicherschaltung (DSRA) zur Aufnahme einer festen Anzahl von Bits, die ein von einer ersten Übertragungsstrecke ankommendes Wort darstellen, und mit einer zweiten Speicherschaltung in (DSRB) zur Aufnahme einer festen Anzahl von Bits, die ein von einer zweiten Übertragungsstrecke ankommendes Wort darstellen,

dadurch gekennzeichnet, daß
die Schaltungsanordnung ferner einen ersten Zähler (CA 1) aufweist, der die Anzahl der Bits eines über die erste Strecke fAJ empfangenen Wortes angibt,
und einen zweiten Zähler (CB 1), der die Anzahl der Bits eines über die zweite Strecke (B) empfangenen Wortes angibt, sowie Schaltungen zur Erzeugung entweder eines ersten oder eines zweiten Signpls, wenn der erste Zähler (CA X) eine Zahl gleich der festen Anzahl von Bits angibt, wobei das erste Signal erzeugt wird, wenn die vom zweiten Zähler (CBX) angegebene Zahl kleiner als eine feste Zahl ist, oder das zweite Signal erzeugt wird, wenn die vom zweiten Zähler angegebene Zahl gleich der festen Zahl ist, daß eine erste Gatterschaltung (350—375), die an die erste Speicherschaltung angeschlossen ist. das Wort in der jo ersten Speicherschaltung unter Ansprechen auf das erste Signal ausgibt,

und daß eine zweite Gatterschaltung (301—326), die an die zweite Speicherschaltung angeschlossen ist. die Ausgabe des Wortes in der ersten und der zweiten Speicherschaltung ur, er Ansprechen auf das zweite Signal veranlaßt.

2. Schaltungsanordnung nach Anspruch 1. dadurch gekennzeichnet, daß die erste Speicherschaltung ferner eine Vergleichsschaltung (337) aufweist, die an die zweite Speicherschaltung (DSRB) angeschaltet ist, um die Wörter aus beiden Speicherschaltungen zu vergleichen und ein Fehlersignal zu erzeugen, wenn eine Nichtübereinstimmung bei einem der entsprechenden Bits der beiden Wörter auftritt.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Gatterschaltung (350 — 375) so ausgelegt ist. daß sie das in der ersten Speicherschaltung (DSRA) gespeicherte Won ausgibt, wenn der Unterschied zwischen der festen Anzahl und dem durch den zweiten Zähler (CBX) erreichten Zählwert größer als eine vorbestimmte Zahl ist.

4. Schallungsanordnung nach Anspruch !.dadurch gekennzeichnet, daß der erste und zweite 2'.ähler ü (Γ4 1. CSl) Mittel zur Eingabe eines bestimmten Bus in ein einem Zähler zugeordnetes Schieberegister aufweist, das Bits eines Wortes empfängt, und um alle Bits in dem Schieberegister jedesmal dann zu verschieben, wenn ein Bit des Wortes über den w einem Zähler zugeordneten Weg empfangen wird.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet daß def erste Zähler Schaltungen aufweist, um ein Signal Letztes-Bit^empfangen zu erzeugen, wenn das bestimmte Bit in die letzte Stufe des ersten Zählers verschoben wird,

daß der zweite Zähler Schallungen aufweist, um ein Signal Letztes*Bit*empfangen zu erzeugen, wenn

das bestimmte Bit in die letzte Stufe des zweiten

■Zählers verschoben wird,

daß jeder der Zähler so ausgelegt ist, daß er ein Steuersignal erzeugt, wenn das bestimmte Bit nicht in der N-ten Stufe des entsprechenden Zählers ist, wobei N eine ganze Zahl kleiner als eine vorgegebene Zahl ist,

und daß die Gatterschaltung unter Ansprechen auf das Steuersignal das durch das Signal Letztes-Bitempfangen angegebene Wort ausgibt