DE69128116T2

DE69128116T2 - Flash-A/D-Wandler mit Prüfschaltung

Info

Publication number: DE69128116T2
Application number: DE69128116T
Authority: DE
Inventors: Kiyoshi Kase; Hisashi Sekiguchi
Original assignee: Motorola Japan Ltd
Current assignee: Motorola Solutions Japan Ltd
Priority date: 1990-09-17
Filing date: 1991-08-21
Publication date: 1998-04-02
Anticipated expiration: 2011-08-22
Also published as: US5124704A; DE69128116D1; EP0476331A3; EP0476331B1; EP0476331A2

Description

Die vorliegende Erfindung bezieht sich auf einen Analog-nach- Digital - (A/D -) Wandler mit einer Prüfschaltung und insbesondere auf eine Vorrichtung und ein Verfahren für das schnelle Prüfen eines A/D-Wandlers auf einer integrierten Schaltung.

Hintergrund der Erfindung

Flash-A/D-Wandler, Seni-Flash-A/D-Wandler, Parallel-Sequenz- A/D-Wandler und einige andere Arten von A/D-Wandlern enthalten eine große Anzahl von angeglichenen Komparatoren, deren Anzahl von der Anzahl der Bits im System und dem Aufbau des Systems festgelegt wird. Zum Beispiel enthält ein Flash-A/D-Wandlers mit 8 Bit 256 angeglichene Komparatoren.
Alle diese Komparatoren des Wandlers müssen geprüft werden, um die Leistung des Komparators zu gewährleisten. Normalerweise können A/D-Wandler mit verschiedenen Verfahren geprüft werden, aber alle diese Verfahren erfordern für jeden Komparator des Wandlers mehrere Prüfschritte. Wenn für ein niedrigstes Bit (LSB) des Wandlers eine Auflösung von 0,05 verlangt wird, sind für jeden Komparator 20 Prüfschritte erforderlich. Insgesamt sind 5120 Schritte erforderlich, um den Wandler zu prüfen. Wenn zum Beispiel für einen Prüfschritt eine Millisekunde gebraucht wird, erfordert die Durchführung der gesamten Prüfung 5,1 Sekunden. In der Massenfertigung ist das eine sehr lange Prüfzeit. Die Verringerung dieser Prüfzeit ist entscheidend für die Verringerung der Produktionskosten.
Ein Analog-nach-Digital-Wandler mit einer Prüfschaltung gemäß den Oberbegriff von Anspruch 1 ist aus der Patentschrift EP-A-0 092 808 bekannt.

Zusammenfassung der Erfindung

Gemäß eines ersten Aspekts der Erfindung wird ein Analog-nach- Digital-Wandler mit einer Prüfschaltung nach Anspruch 1 geschaffen.
Gemäß eines zweiten Aspekts der Erfindung wird ein Verfahren zum Prüfen eines Analog-nach-Digital-Wandlers nach Anspruch 5 angegeben.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein schematisches Schaltbild der integrierten Schaltung eines A/D-Wandlers, die Teile der vorliegenden Erfindung enthält.
Fig. 2 ist ein schematisches Schaltbild eines typischen Komparators, der im Aufbau nach Fig. 1 verwendet wird.
Fig. 3 ist ein schematisches Schaltbild eines Teils einer Logikschaltung, wie sie in Fig. 1 gezeigt wurde.
Fig. 4 ist eine schematisches oder Blockschaltbild eines Prüfaufbaus für die Schaltung aus Fig. 1 und
Fig. 5 bis 7 sind graphische Darstellungen von Histogrammen, die mit den Prüfaufbau nach Fig. 4 erzeugt wurden.

Beschreibung der bevorzugten Ausführungsform

Fig. 1 zeigt ein schematisches Schaltbild einer integrierten Schaltung eines Analog-nach-Digital-(A/D-)Wandlers, die Teile der Vorrichtung der vorliegenden Erfindung enthält, und diese Teile befinden sich auf einem einzigen Halbleiterchip. In dieser speziellen Ausführungsform ist der A/D-Wandler ein Flash-Typ, aber für den Fachmann ist es klar, daß andere Typen, wie etwa Parallel-Sequenz- Typen usw. verwendet werden können.
Der A/D-Wandler von Fig. 1 enthält mehrere, allgemein mit 10 bezeichnete Konparatoren, die mit einen Prioritätskodierer 40 und einem Binärkodierer 50 auf die übliche Weise verbunden sind. Der analoge Eingang wird über einen Eingangsanschluß Vx mit dem einen Eingang von jedem Komparator 10 verbunden. An die Eingangsanschlüsse VT und VB, die die gegenüberliegenden Enden einer Widerstandsreihe 60 bilden, wird eine Referenzspannung angelegt. Die über der Widerstandsreihe anliegende Referenzspannung erzeugt eine Spannungskaskade, deren einzelne Stufen liefern mehrere einzelne Refernzspannungen VR, die jeweils mit den anderen Eingang der Konparatoren 10 verbunden sind.
Fig. 2 zeigt einen typischen Zerhacker-Spannungskomparator 10. Eine erste Stufe 12 des Spannungskomparators 10 enthält einen Invertierer 14 und einen Kopplungskondensator 16, der an dessen Eingang angeschlossen ist. Ein Übertragungstorschalter 18 verbindet den Ausgang des Invertierers 14 mit seinem Eingang. Ein Anschluß des Kondensators 16 ist mit dem Eingang des Invertierers 14 verbunden, und der andere Anschluß ist mit einen Komparatoreingangsknotenpunkt 19 der ersten Stufe 12 verbunden. Ein Übertragungstorschalter 20 liegt zwischen dem Knotenpunkt 19 und einem Signaleingangsanschluß 21. Ein Übertragungstorschalter 22 liegt zwischen den Knotenpunkt 19 und einem Eingangsanschluß 23 für die Referenzspannung (VR).
Der Komparator 10 hat eine zweite Stufe 25, die einen Invertierer 27 und einen Kopplungskondensator 29 enthält, der mit einem Eingang des Invertierers 27 verbunden ist. Ein Übertragungstorschalter 30 liegt zwischen den Ausgang und den Eingang des Invertierers 25. Ein Anschluß des Kondensators 29 ist mit dem Eingang des Invertierers 27 und der andere Anschluß ist mit einen Eingangsknoten 31 der zweiten Stufe 25 des Komparators verbunden. Der Spannungskomparator 10 kann, falls eine weitere Verstärkung des Ausgangssignals gewünscht wird, weitere, in Reihe mit der zweiten Stufe 25 verbundene Invertierer 33 und 34 haben. Das letzte oder auch normale Ausgangssignal kann an Ausgangsanschluß 36 abgegriffen werden, und ein invertierter Ausgang kann an einen Ausgangsanschluß 35 abgegriffen werden.
Beim Betrieb des Spannungskonparators 10 sind die Schalter 18, 20 und 30 geschlossen, während der Schalter 22 offen bleibt. Eine unbekannte Signalspannung (Vx) am Eingangsanschluß 21 wird zu den Spannungskomparator 10 (getastet) weitergeleitet, und die Stufen 12 und 25 sind automatisch auf ihre Schaltschwelle zurückgesetzt. Das heißt, die Schalter 18 und 30 sind geschlossen, so daß bei einer unbekannten Signalspannung (Vx), die die Schaltspannung für die weitere Verarbeitung ist, die erste Stufe 12 und die zweite Stufe 25 zurückgesetzt sind. Die Schalter 18, 20 und 30 sind dann geöffnet und der Schalter 22 ist geschlossen, was die Referenzspannung (VR) vom Eingangsanschluß 23 auf den Knotenpunkt 19 leitet. Da die Stufen 12 und 25 auf ihrer Schwellspannung liegen, werden, wenn die Referenzspannung (VR) größer als die unbekannte Signalspannung (Vx) ist, die Stufen 12 und 25 in eine erste Richtung kippen und an Ausgang 36 liegt eine Eins, in diesen Beispiel ein positiver Ausgang, während eine Null oder Massepotential am Ausgangsanschluß 35 liegt. Wenn die Referenzspannung kleiner als die unbekannte Signalspannung ist, dann kippen die Stufen 12 und 25 in eine zweite Richtung, und eine Null wird an Ausgang 36 anliegen, während eine Eins am Ausgangsanschluß 35 anliegt. Die Invertierer 14 und 27 sollen das Signal je Stufe um den Faktor 12,5, bei zwei Stufen um etwa 120 verstärken. So vergleicht der Spannungskomparator 10 die unbekannte Signalspannung mit einer Referenzspannung und die Zahl der verwendeten Stufen richtet sich danach, wie stark das Signal verstärkt werden soll.
Während der oben erklärte Betrieb richtig ist, ist klar, daß jeder der Komparatoren 10 leicht unterschiedliche Eigenschaften hat, selbst dann, wenn alle auf demselben Halbleiterchip hergestellt werden und man annimmt, daß sie abgestimmt sind. Wegen dieser Potentialunterschiede werden normalerweise Herstellungsgrenzen angegeben. Diese Angaben beinhalten Grenzen für Vx > VR und Vx < VR, bei denen der Komparator ein Ausgangssignal abgibt. Darum muß jeder Komparator 10 geprüft werden, um zu entscheiden, ob er innerhalb der Herstellungsgrenzen arbeitet. Wenn ein Konparator in einer integrierten Schaltung nicht die festgelegten Grenzen erreicht, muß die integrierte Schaltung aussortiert werden. Die Prüfschaltung in der integrierten Schaltung und das unten beschriebene Verfahren ermöglicht es, jeden Komparator 10 in der integrierten Schaltung mit einer minimalen Anzahl von Schritten zu prüfen.
Jeder der normalen Ausgangsanschlüsse 36 der Komparatoren 10 sind mit den Eingängen einer Logikschaltung verbunden, die in dieser Ausführungsform eine NOR-Schaltung 70 mit einem getrennten Eingang für die normalen Ausgänge eines jeden Komparators 10 ist. Beim vorherigen Beispiel benötigt ein Acht-Bit-Wandler 255 Komparatoren, und die NOR-Schaltung 70 hat in dem Beispiel 255 Eingänge. Ebenso ist jeder Anschluß 35 des invertierten Ausgangs des Komparators 10 mit einem getrennten Eingang einer anderen Logikschaltung 72 verbunden.
Wie in Fig. 3 gezeigt enthält jede der NOR-Schaltungen 70 und 72 in der vorliegenden Ausführungsform mehrere parallel geschaltete Feldeffekttransistoren (FET) 78. Die FET 78 haben mit einer äußeren Spannungsversorgung verbundene Drains, die eigentlich den Ausgang der Logikschaltung bilden, und Sources, die mit einer Referenzspannung, in dieser Ausführungsform der Masse, verbunden sind. Die NOR- Schaltungen 70 und 72 sind die Ausgangsanschlüsse 74 bzw. 76 der integrierten Schaltung. Die Gates der FET 78 sind für jede NOR- Schaltung 70 und 72 die Eingangsanschlüsse, die mit den Ausgangsanschlüssen der Komparatoren 10 verbunden sind. In dieser Ausführungsform ziehen die speziellen FET, wenn sie angeschaltet sind, jeweils 10 Mikroampere. Somit werden im obigen Beispiel die 255 FET, wenn sie alle angeschaltet sind, insgesamt 2,55 Milliampere ziehen.
Fig. 4 zeigt eine Prüfschaltung für eine Histogrammstromüberwachung. In dieser speziellen Anordnung liegt an der mit 80 bezeichneten integrierten Schaltung von Fig. 1 eine variable Spannungsquelle 81, die mit dem Signaleingangsanschluß Vx verbunden ist. Eine Referenzspannungsquelle 82 ist mit den Signaleingangsanschlüssen VT und VB der integrierten Schaltung 80 verbunden. Eine Seite eines Amperemeters 84 ist mit dem Ausgangsanschluß 74 der integrierten Schaltung 80 verbunden, und die andere Seite ist mit einer Energieversorgung 88 verbunden. Ebenso ist eine Seite eines zweiten Amperemeters 86 mit dem Ausgangsanschluß 76 der integrierten Schaltung 80 verbunden, und die andere Seite ist mit der Energieversorgung 88 verbunden. Die üblichen Takt- und Spannungsverbindungen für die integrierte Schaltung 80 sind nicht gezeigt, denn diese sind der Fachwelt allgemein bekannt und sind nicht Teil der Erfindung.
Um jeden Komparator in der integrierten Schaltung 80 vollständig zu testen, wird das folgende Verfahren durchgeführt. Die NOR- Schaltung 70 stellt einen "Alle-Null"-Ausgang bereit, d.h. nur Komparatoren die Vx > VR erkennen und einen positiven Ausgang (1) liefern, werden einen der FET 78 in der NOR-Schaltung 70 einschalten und zum Strom am Ausgang 74 beitragen. Ebenso stellt die NOR- Schaltung 72 einen "Alle-Eins"-Ausgang bereit, denn nur Komparatoren, die Vx < VR erkennen und einen niedrigen (0) Ausgang abgeben, stellen einen der FET 78 in der NOR-Schaltung 72 an und tragen zum Strom am Ausgang 76 bei. Da alle Signaleingangsanschlüsse der Komparatoren 10 mit veränderlichen Spannungsversorgungen 81 verbunden sind und alle Eingangsanschlüsse der Komparatoren 10 für die Referenzspannung mit der Spannungsversorgung 82 verbunden sind, wird, um alle Komparatoren 10 zu prüfen, die veränderliche Spannungsquelle 81 lediglich schrittweise durch einen Bereich von Spannungen von der niedrigsten zulässigen Herstellungsgrenze bis zur höchsten zulässigen Herstellungsgrenze verstellt. Die Anderungen können zum Beispiel zwischen VR - 1,0 LSB äquivalenter Spannung bis VR + 1,0 LSB äquivalenter Spannung liegen. Außerdem genügen für die Prüfung lediglich drei Schritte: die obere Herstellungsgrenze, die Mitte und die untere Herstellungsgrenze, oder die Prüfung kann bei einen gewählten kleinsten Prüfschritt von 0,05 LSB sogar 20 Schritte umfassen. Fig. 5 zeigt ein Histogramm der Ausgangsströme, wie sie in den Amperemetern 84 und 86 gemessen werden, wenn die Spannungsquelle 81 von einen Punkt Vx < VR zu einem Punkt Vx > VR geändert wird, wobei N die Zahl der eingeschalteten Komparatoren bedeutet. Wenn alle Komparatoren richtig arbeiten, wird N sein Maximum bei Vx = VR haben und an den Herstellungsgrenzen auf Null absinken. Da der Bediener weiß, wieviel Strom ein FET 78 in den Logikschaltungen 70 oder 72 zieht, ist es einfach, die Anzahl der Komparatoren 10, die bei jedem Pegel der variablen Spannungsquelle 81 an- (oder aus-) geschaltet sind zu bestimmen. Diese Prüfung kann leicht von Computern und entweder automatisch oder praktisch automatisch durchgeführt werden.
Die Fig. 6 und 7 zeigen Histogramme für die Ausgänge 74 bzw. 76. Eine Hochgeschwindigkeits - Geht/Geht-Nicht - Prüfung kann leicht unter Verwendung solcher Histogramme entwickelt werden. Der Ausgangsstrom im Ausgangsanschluß 74 wird von den Komparator 10 mit dem höchsten Versatz, dann wenn Vx < VR +Versatz an Signaleingang Vx anliegt, eingeschaltet. Der Ausgangsstrom im Ausgangsanschluß 74 kann als ein "Unterschreitungs-" Indikator verwendet werden. Ebenso wird der Ausgangsstrom des Ausgangsanschlusses 76 von den Komparator 10 mit dem negativsten Versatz, wenn Vx > VR -Versatz anliegt, angeschaltet. Der Ausgangsstron in Ausgangsanschluß 76 kann verwendet werden als "Uberschreitungs-" Indikator +/-Versatz oder +/- DNL (differentielle Nichtlinearität) wird von den Herstellungsbegrenzungen oder den Datenblättern der integrierten Schaltung festgelegt. Daher können zwei Prüfungen die DNL bei einer VR sicherstellen. Um den üblichen Betriebsbereich, der mit dem Bereich zwischen den Referenzspannungen VT und VB des A/D-Wandlers übereinstimmt, zu garantieren, werden mehrere Punkte gebraucht. Drei Punkte reichen jedoch für die Überprüfung der üblichen Arbeitsweise.
Somit wurde ein neuer und verbesserter A/D-Wandler mit Logikschaltungen für die Hochgeschwindigkeitsüberprüfung offenbart. Außerdem wurden weitere Vorrichtungen und verbesserte Verfahren zur Prüfung des A/D-Wandlers offenbart. Die Verfahren zur Prüfung von A/D-Wandlern nach dem Stand der Technik brauchen für jeden Komparator mehrfache Prüfungen, was zum Beispiel zu 5120 Schritten bei einen einfachen 8-Bit Flash-A/D-Wandler führt. Die vorliegende Vorrichtung und das vorliegende Verfahren brauchen für die Prüfung desselben A/D-Wandlers 20 Mikrosekunden statt nach den alten Verfahren 5,1 Sekunden. Dies ist eine wesentliche Verbesserung und sie kann die Herstellungskosten und die Herstellungsdauer stark verringern.
Obwohl spezielle Ausführungsformen dieser Erfindung gezeigt und beschrieben wurden, werden dem Fachmann weitere Änderungen und Verbesserungen möglich sein. Es sei darum klargestellt, daß diese Erfindung nicht auf die gezeigten einzelnen Formen beschränkt ist und daß mit den angefügten Ansprüchen alle Modifikationen abgedeckt sein sollen, die im Rahmen dieser Erfindung liegen.

Claims

1. Analog-nach-Digital-Wandler mit einer Prüfschaltung und der eine Referenzspannungskaskade (60) enthält, die für das Anlegen einer Referenzspannung ausgelegt ist, und mit mehreren angeglichenen Komparatoren (10), wobei jeder einen ersten Eingangsanschluß (23), der für die Verbindung mit einer vorgegebenen Referenzspannung von der obigen Kaskade (60) ausgelegt ist, und einen zweiten Eingangsanschluß (21), der für das Erhalten eines Eingangssignals ausgelegt ist, das in ein digitales Signal umgewandelt werden soll, und einen normalen Ausgangsanschluß (36) umfaßt, wobei der Analognach-Digital-Wandler außerdem gekennzeichnet ist durch,

einen invertierten Ausgangsanschluß (35) für jeden der angeglichenen Komparatoren,

eine erste Logikschaltung (70) mit mehreren Eingangsanschlüssen, die jeweils mit einem der normalen Ausgangsanschlüsse (36) der obigen Komparatoren (10) verbunden sind,

eine zweite Logikschaltung (72) mit mehreren Eingangsanschlüssen, die jeweils mit einem der invertierten Ausgangsanschlüsse (35) der obigen Komparatoren (10) verbunden sind, und

Ausgabe eines Signals durch eine der obigen ersten und zweiten Logikschaltungen (70, 72) auf einen der Ausgangsanschlüsse (74, 76), das die Anzahl obiger Komparatoren (10), bei denen die anliegende Referenzspannung das Eingangssignal überschreitet, angibt, und Ausgabe eines Signals durch die andere der obigen ersten und zweiten Logikschaltungen (70,72) auf einem der jeweiligen Ausgangsanschlüsse (74, 76), das die Anzahl der obigen Komparatoren (10) angibt, bei denen das anliegende Referenzsignal kleiner ist als das Eingangssignal.

2. Analog-nach-Digital-Wandler mit einer Prüfschaltung wie in Anspruch 1 beansprucht, der außerdem dadurch gekennzeichnet ist, daß die Referenzspannungskaskade (60), die Vielzahl der Komparatoren (10), die erste und zweite Logikschaltung (70, 72) und die Verbindungen zwischen ihnen sich auf einem einzigen Halbleiterchip (80) befinden.

3. Analog-nach-Digital-Wandler mit Prüfschaltung wie in Anspruch 1 beansprucht, der außerdem dadurch gekennzeichnet ist, daß die erste Logikschaltung (70) mehrere Eingangsanschlüsse hat, die jeweils mit einem normalen Ausgang (36) der mehreren Komparatoren (10) verbunden sind, um ein Ausgangssignal bereitzustellen, daß bei einem bestimmten Eingangssignal den Unterschreitungs-Strom des Wandlers meldet, und daß die zweite Logikschaltung (72) mehrere Eingangsanschlüsse hat, die jeweils mit einem invertierten Ausgang (35) der mehreren Komparatoren (10) verbunden sind, um ein Ausgangssignal abzugeben, das den Uberschreitungs-Strom des Wandlers für das spezielle Eingangssignal meldet.

4. Analog-nach-Digital-Wandler mit Prüfschaltung wie in Anspruch 3 beansprucht, der außerdem dadurch gekennzeichnet ist, daß die erste Logikschaltung (70) eine erste NOR-Schaltung und die zweite Logikschaltung (72) eine zweite NOR-Schaltung (72) umfaßt.

5. Verfahren zum Prüfen eines Analog-nach-Digital-Wandlers mit mehreren Komparatoren (10), das gekennzeichnet ist durch die Schritte:

Abgeben von normalen (36) und invertierten (35) Ausgangssignalen von jedem der Komparatoren (10),

Bereitstellen einer ersten Logikschaltung (70) mit mehreren Eingangsanschlüssen, die so verbunden sind, daß sie jeweils eines der normalen Ausgangssignale (36) von den mehreren Komparatoren (10) erhalten,

Bereitstellen einer zweiten Logikschaltung (72) mit mehreren Eingangsanschlüssen, die so verbunden sind, daß sie jeweils eines der invertierten Ausgangssignale (35) von den mehreren Komparatoren (10) erhalten,

Abgabe einer Referenzspannung und verschiedener Eingangssignale mit vorgegebener Anzahl an jeden der mehreren Komparatoren und Überwachen der Höhe des Ausgangsstroms an den Ausgängen (74, 76) an sowohl der ersten als auch der zweiten Logikschaltung (70, 72 für jedes der verschiedenen Eingangssignale mit vorgegebener Anzahl, die an die Komparatoren (10) abgegeben werden.

6. Verfahren zum Prüfen eines Analog-nach-Digital-Wandlers mit mehreren Komparatoren (10) wie in Anspruch 5 beansprucht, das außerdem dadurch gekennzeichnet ist, daß die Komparatoren (10), die erste und zweite Logikschaltung (70, 72) und die Verbindungen zwischen ihnen auf einem einzigen Halbleiterchip (80) zur Verfügung gestellt werden, und daß ein Ausgangsanschluß (74) als Ausgang der ersten Logikschaltung (70) auf dem Chip (80) bereitgestellt wird, und daß ein zweiter Ausgangsanschluß (76) als Ausgang der zweiten Logikschaltung (72) auf dem Chip (80) bereitgestellt wird.

7. Verfahren zum Prüfen eines Analog-nach-Digital-Wandlers mit mehreren Komparatoren (10) wie in Anspruch 5 beansprucht, das außerdem dadurch gekennzeichnet ist, daß der Schritt, bei dem die Referenzspannung und der verschiedenen Eingangssignale mit vorgegebener Anzahl angelegt werden, den Schritt enthält, bei dem dieselbe Referenzspannung und dieselben Eingangsignale gleichzeitig an jeden der Komparatoren (10) angelegt werden.