JPH07326970A - Ａ／ｄ変換器及びａ／ｄ変換器のテスト方法 - Google Patents

Abstract

(57)【要約】 【目的】安価なテスタでノイズに影響されない正確なテ
ストを行う。 【構成】直列接続された抵抗Ｒ１〜Ｒｎは、高電位を供
給する電源端子１１と低電位を供給する電源端子１２の
間に接続される。抵抗Ｒ１〜Ｒｎの各接続点の電位及び
入力信号Ｖｉｎは、電圧比較器Ｃ１〜Ｃｎ−１に入力さ
れる。エンコ−ダ１４は、電圧比較器Ｃ１〜Ｃｎ−１の
出力に基づいてアナログ信号をデジタル信号に変換す
る。抵抗Ｒ１〜Ｒｎの各接続点のうちの少なくとも１つ
には、テスト端子２１が接続される。テスト時におい
て、テスト端子２１には所定の電位が印加される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ａ／Ｄ変換器に関し、
特にＡ／Ｄ変換器のテスト時に使用されるものである。

【０００２】

【従来の技術】図９は、従来のＡ／Ｄ変換器を示してい
る。Ａ／Ｄ変換器は、アナログ信号をデジタル信号に変
換する装置である。

【０００３】図９のＡ／Ｄ変換器の構成について述べ
る。このＡ／Ｄ変換器は、ＩＣ内に形成されている。電
源端子１１には、ＩＣの外部から高レベルの基準電位
（例えば５Ｖ）が印加され、電源端子１２には、ＩＣの
外部から低レベルの基準電位（例えば０Ｖ）が印加され
る。

【０００４】電源端子１１と電源端子１２の間には、抵
抗Ｒａ．Ｒｂと、ｎ個の抵抗Ｒ１〜Ｒｎがそれぞれ直列
に接続されている。抵抗Ｒａ．Ｒｂは、直列接続された
抵抗の両端に配置され、入力信号（アナログ信号）のレ
ベルを検出できる範囲の上限と下限を決めている。

【０００５】従って、入力信号の検出範囲を最大限に確
保したい場合には、抵抗Ｒａ．Ｒｂは不要であると共
に、入力信号の種類に応じて抵抗Ｒａ．Ｒｂの抵抗値を
調節し入力信号の検出範囲を決めることができる。

【０００６】ｎ個の抵抗Ｒ１〜Ｒｎは、Ａ／Ｄ変換器の
階調数を決めるためのものである。例えば、８ビットＡ
／Ｄ変換器では、２５６個の抵抗Ｒ１〜Ｒ２５６が必要
となる。このｎ個の抵抗Ｒ１〜Ｒｎは、ノ−ド（抵抗Ｒ
ａとＲ１の接続点）Ａとノ−ド（抵抗ＲｎとＲｂの接続
点）Ｂの間に印加される電圧を分圧する。

【０００７】各抵抗の接続点の電位Ｖ１〜Ｖｎ−１は、
それぞれ所定の電圧比較器Ｃ１〜Ｃｎ−１に入力され
る。また、入力信号Ｖｉｎは、ＩＣの外部から入力端子
１３を介して電圧比較器Ｃ１〜Ｃｎ−１に入力される。
従って、各々の電圧比較器Ｃ１〜Ｃｎ−１では、ある一
つの接続点の電位と入力信号Ｖｉｎの電位が比較される
ことになる。

【０００８】その結果、各電圧比較器Ｃ１〜Ｃｎ−１
は、入力信号Ｖｉｎの電位が所定の接続点の電位よりも
大きければ、高レベル（又は低レベル）の信号Ｐ１〜Ｐ
ｎ−１を出力し、逆に、入力信号Ｖｉｎの電位が所定の
接続点の電位よりも小さければ、低レベル（又は高レベ
ル）の信号Ｐ１〜Ｐｎ−１を出力する。

【０００９】各電圧比較器Ｃ１〜Ｃｎ−１の出力信号Ｐ
１〜Ｐｎ−１は、エンコ−ダ１４に入力される。エンコ
−ダ１４は、信号Ｐ１〜Ｐｎ−１をデジタルコ−ドに変
換し、ｍ（例えば８）ビットのデジタル信号Ｄｏｕｔを
出力する。

【００１０】

【発明が解決しようとする課題】上記Ａ／Ｄ変換器にお
いて、入力信号のレベルを検出しデジタル信号に変換で
きる有効範囲は、ノ−ドＡの電位（Ｖｔｏｐ）とノ−ド
Ｂの電位（Ｖｂｏｔｔｏｍ）の間に決定される。

【００１１】そして、この有効範囲は、抵抗Ｒａ，Ｒｂ
がなく、ＩＣに与えることができる最大の電位（通常は
電源電位Ｖｃｃ）を電源端子１１に与え、接地電位を電
源端子１２に与えたとき、最大となる。

【００１２】従って、ｍビットのＡ／Ｄ変換器では、１
階調の電位差が最大でも、電源電位Ｖｃｃの｛２^m （＝
ｎ）分の１｝倍となる。このため、Ａ／Ｄ変換器の特性
を測定する場合、特にｍが大きな多ビットのＡ／Ｄ変換
器においては、極めて小さい１階調の電位差以下の精度
をもった電圧源で、Ａ／Ｄ変換器に電圧を与え、測定し
なければならない。

【００１３】そこで、従来は、電圧源の精度の優れた非
常に高価なアナログ専用テスタを用いている。しかし、
入力信号に１階調の電位差より大きなノイズが含まれて
いると、正確なテストが行われないという欠点がある。
本発明は、上記欠点を解決すべくなされたもので、その
目的は、入力信号にノイズが発生し易い環境において
も、また、電圧源の精度がそれほどよくない安価なアナ
ログ専用テスタで用いても、正確にＡ／Ｄ変換器をテス
トし得ることである。

【００１４】

【課題を解決するための手段】

（ａ） 上記目的を達成するため、本発明のＡ／Ｄ変換
器は、基準電圧を分圧する複数の抵抗と、前記複数の抵
抗の各接続点における電位とアナログ信号の電位とを比
較し、その比較結果を用いて前記アナログ信号をデジタ
ル信号に変換する手段と、テスト時において、テスト手
段から与えられる電位を前記複数の抵抗の各接続点のう
ちの少なくとも１つに印加する手段とを備えている。

【００１５】（ｂ） 本発明のＡ／Ｄ変換器は、基準電
圧を分圧する複数の抵抗と、前記複数の抵抗の各接続点
における電位とアナログ信号の電位とを比較し、その比
較結果を用いて前記アナログ信号をデジタル信号に変換
する手段と、テスト時において、テスト手段から与えら
れる信号に基づいて前記複数の抵抗の一部を短絡させる
手段とを備えている。

【００１６】前記複数の抵抗は、第１電位を供給する第
１端子と第２電位を供給する第２端子との間に直列接続
され、前記手段は、前記第１端子と前記複数の抵抗の各
接続点のうちの１つを短絡させるスイッチと、前記第２
端子と前記複数の抵抗の各接続点のうちの１つを短絡さ
せるスイッチとを有する。

【００１７】（ｃ） 本発明のＡ／Ｄ変換器のテスト方
法は、基準電圧を分圧する複数の抵抗の各接続点のうち
の少なくとも１つにテスト端子を接続し、テスト時にお
いては、テスト手段により発生した所定電位を前記テス
ト端子に与えながらテストを行い、通常動作時において
は、前記テスト端子を解放した状態で動作を行うという
工程からなるものである。

【００１８】（ｄ） 本発明のＡ／Ｄ変換器のテスト方
法は、基準電圧を分圧する複数の抵抗の各接続点のうち
の少なくとも１つを分断し、その分断した接続点におけ
る各端部にそれぞれテスト端子を接続し、テスト時にお
いては、テスト手段により発生した所定電位を各テスト
端子に与えながらテストを行い、通常動作時において
は、分断した接続点における各テスト端子を互いに接続
して動作を行うという工程からなるものである。

【００１９】（ｅ） 本発明のＡ／Ｄ変換器のテスト方
法は、基準電圧を分圧する複数の抵抗の一部をテスト手
段から与えられる信号により短絡させる手段を設け、テ
スト時においては、前記手段により前記複数の抵抗の一
部を短絡させた状態でテストを行い、通常動作時におい
ては、前記複数の抵抗の一部の短絡を解除して動作を行
うという工程からなるものである。

【００２０】

【作用】上記（ａ）の構成を有するＡ／Ｄ変換器によれ
ば、テスト手段から与えられる電位を前記複数の抵抗の
各接続点のうちの少なくとも１つに印加する手段を有し
ているため、製品の出荷テスト時には、当該テスト手段
から所定の接続点に所定電位を印加することができる。
また、上記（ｂ）の構成を有するＡ／Ｄ変換器によれ
ば、テスト手段から与えられる信号に基づいて複数の抵
抗の一部を短絡させる手段を有しているため、製品の出
荷テスト時には、複数の抵抗の一部を短絡してテストを
行える。

【００２１】これにより、入力信号にノイズが発生し易
い環境においても、また、電圧源の精度がそれほどよく
ない安価なアナログ専用テスタで用いても、正確にＡ／
Ｄ変換器をテストし得ることができる。

【００２２】上記（ｃ）のＡ／Ｄ変換器のテスト方法に
よれば、テスト時においては、テスト手段により発生し
た所定電位をテスト端子に与えながらテストを行い、通
常動作時においては、テスト端子を解放した状態で動作
を行っている。また、上記（ｄ）のＡ／Ｄ変換器のテス
ト方法によれば、テスト時においては、テスト手段によ
り発生した所定電位を各テスト端子に与えながらテスト
を行い、通常動作時においては、分断した接続点におけ
る各テスト端子を互いに接続して動作を行っている。

【００２３】また、上記（ｅ）のＡ／Ｄ変換器のテスト
方法によれば、テスト時においては、複数の抵抗の一部
を短絡させた状態でテストを行い、通常動作時において
は、複数の抵抗の一部の短絡を解除して動作を行ってい
る。

【００２４】よって、これらの方法では、出荷テスト時
における１階調の電位差を、通常動作時における１階調
の電位差よりも大きくすることができ、テスト手段は、
低い精度で入力信号を与えれば足りる。

【００２５】

【実施例】以下、図面を参照しながら、本発明のＡ／Ｄ
変換器及びそのテスト方法について詳細に説明する。 ［Ａ］ 図１は、本発明の第１の実施例に係わるＡ／Ｄ
変換器を示している。まず、図１のＡ／Ｄ変換器の構成
について述べる。このＡ／Ｄ変換器は、ＩＣ内に形成さ
れている。電源端子１１には、ＩＣの外部から高レベル
の基準電位（例えば５Ｖ）が印加され、電源端子１２に
は、ＩＣの外部から低レベルの基準電位（例えば０Ｖ）
が印加される。

【００２６】電源端子１１と電源端子１２の間には、抵
抗Ｒａ．Ｒｂと、ｎ個の抵抗Ｒ１〜Ｒｎがそれぞれ直列
に接続されている。抵抗Ｒａ．Ｒｂは、直列接続された
抵抗の両端に配置され、入力信号（アナログ信号）のレ
ベルを検出できる範囲の上限と下限を決めている。

【００２７】従って、入力信号の検出範囲を最大限に確
保したい場合には、抵抗Ｒａ．Ｒｂは不要であると共
に、入力信号の種類に応じて抵抗Ｒａ．Ｒｂの抵抗値を
調節し入力信号の検出範囲を決めることができる。

【００２８】ｎ個の抵抗Ｒ１〜Ｒｎは、Ａ／Ｄ変換器の
階調数を決めるためのものである。例えば、８ビットＡ
／Ｄ変換器では、２５６個の抵抗Ｒ１〜Ｒ２５６が必要
となる。このｎ個の抵抗Ｒ１〜Ｒｎは、ノ−ド（抵抗Ｒ
ａとＲ１の接続点）Ａとノ−ド（抵抗ＲｎとＲｂの接続
点）Ｂの間に印加される電圧を分圧する。

【００２９】また、各抵抗のｎ−１個の接続点のうち少
なくとも１個は、所定電位が印加されるテスト端子２１
に接続されている。例えば、直列接続されたｎ個の抵抗
抵抗Ｒ１〜Ｒｎの中間点（例えば、ｎが２５６の場合、
抵抗Ｒ１２８とＲ１２９の接続点）がテスト端子２１に
接続されている。このテスト端子２１には、当該Ａ／Ｄ
変換器のテスト時に、ＩＣの外部から所定電位（例えば
電源電位、接地電位）Ｖｔが印加される。

【００３０】各抵抗のｎ−１個の接続点の電位Ｖ１〜Ｖ
ｎ−１は、それぞれｎ−１個の電圧比較器Ｃ１〜Ｃｎ−
１のうちの所定の一つに入力される。また、入力信号Ｖ
ｉｎは、ＩＣの外部から入力端子１３を介して電圧比較
器Ｃ１〜Ｃｎ−１に入力される。従って、各々の電圧比
較器Ｃ１〜Ｃｎ−１では、ある一つの接続点の電位と入
力信号Ｖｉｎの電位が比較されることになる。

【００３１】その結果、各電圧比較器Ｃ１〜Ｃｎ−１
は、入力信号Ｖｉｎの電位が所定の接続点の電位よりも
大きければ、高レベル（又は低レベル）の信号Ｐ１〜Ｐ
ｎ−１を出力し、逆に、入力信号Ｖｉｎの電位が所定の
接続点の電位よりも小さければ、低レベル（又は高レベ
ル）の信号Ｐ１〜Ｐｎ−１を出力する。

【００３２】各電圧比較器Ｃ１〜Ｃｎ−１の出力信号Ｐ
１〜Ｐｎ−１は、エンコ−ダ１４に入力される。エンコ
−ダ１４は、信号Ｐ１〜Ｐｎ−１をデジタルコ−ドに変
換し、ｍ（例えば８）ビットのデジタル信号Ｄｏｕｔを
出力する。次に、上記Ａ／Ｄ変換器のテスト方法につい
て説明する。まず、後に述べる説明をわかり易くするた
め、Ａ／Ｄ変換器の特性を以下のように仮定する。即
ち、抵抗Ｒａ，Ｒｂの抵抗値をそれぞれ１２８０オ−
ム、ｎ＝２５６、抵抗Ｒ１〜Ｒｎの抵抗値をそれぞれ１
０オ−ム、電源端子１１に印加される電位を５Ｖ、電源
端子１２に印加される電位を０Ｖとし、テスト端子２１
は、抵抗１２８と抵抗１２９の接続点に接続されるもの
とする。

【００３３】（ａ） 図２は、テスト時の概念を示すも
のである。テスタ１５は、Ａ／Ｄ変換器が形成されたＩ
Ｃ１６の入力端子１３に入力信号Ｖｉｎを与えると共に
テスト端子２１にテスト電位Ｖｔを与える。そして、テ
スタ１５は、ＩＣ１６から出力された出力信号Ｄｏｕｔ
を確認してＡ／Ｄ変換器の良否を決定する。

【００３４】まず、テスト端子２１にテスト電位Ｖｔと
して５Ｖを与える。すると、抵抗Ｒ１から抵抗Ｒ１２８
間の各接続点の電位Ｖ１〜Ｖ１２７は、全て５Ｖとな
る。一方、電源端子１２の電位は、０Ｖであるから、ノ
−ドＢ（抵抗Ｒ２５６と抵抗Ｒｂの接続点）の電位Ｖｂ
ｏｔｔｏｍは、 ５Ｖ×｛１２８０／（１２８０＋１０
×１２８）｝により、２．５Ｖに決まる。

【００３５】従って、抵抗Ｒ１２９〜Ｒ２５６の各接続
点間の１階調の電位差は、（５−２．５）／１２８によ
り、約２０ｍＶとなる。そこで、この状態においてテス
タ１５によりＡ／Ｄ変換器の抵抗Ｒ１２９〜Ｒ２５６側
のテストを行う。

【００３６】次に、テスト端子２１にテスト電位Ｖｔと
して０Ｖを与える。すると、抵抗Ｒ１２９から抵抗Ｒ２
５６間の各接続点の電位Ｖ１２９〜Ｖ２５５は、全て０
Ｖとなる。一方、電源端子１１の電位は、５Ｖであるか
ら、ノ−ドＡ（抵抗Ｒａと抵抗Ｒ１の接続点）の電位Ｖ
ｔｏｐは、５Ｖ×｛（１０×１２８）／（１２８０＋１
０×１２８）｝により、２．５Ｖに決まる。

【００３７】従って、抵抗Ｒ１〜Ｒ１２８の各接続点間
の１階調の電位差は、（５−２．５）／１２８により、
約２０ｍＶとなる。そこで、この状態においてテスタ１
５によりＡ／Ｄ変換器の抵抗Ｒ１〜Ｒ１２８側のテスト
を行う。

【００３８】なお、テスト端子２１に０Ｖを与えて抵抗
Ｒ１〜Ｒ１２８側のテストを行った後に、テスト端子２
１に５Ｖを与えて抵抗Ｒ１２９〜Ｒ２５６側のテストを
行ってもよい。

【００３９】（ｂ） Ａ／Ｄ変換器のテストを終えた後
の通常動作時においては、テスト端子２１は、直流（Ｄ
Ｃ）的に解放されている。従って、入力信号Ｖｉｎのレ
ベルを検出しデジタル信号に変換し得る有効範囲は、Ｖ
ｔｏｐ＝５Ｖ×０．７５＝３．７５ から Ｖｂｏｔｔ
ｏｍ＝５Ｖ×０．２５＝１．２５の範囲に決定される。

【００４０】この場合、１階調の電位差は、（３．７５
−１．２５）／２５６により、約１０ｍＶとなる。上述
のように、本発明のＡ／Ｄ変換器のテスト方法によれ
ば、テスト端子２１にテスタから所定電位を印加するこ
とにより、テスト時における１階調の電位差を、通常動
作時における１階調の電位差よりも大きくすることがで
きる。

【００４１】従って、仮に、通常動作時と同じ条件で、
１階調ごとにＡ／Ｄ変換器のテストを行う場合には、テ
スタは、１０ｍＶ以下の精度で入力信号Ｖｉｎを与えな
ければならないのに対し、本発明のテスト方法で、１階
調ごとにＡ／Ｄ変換器のテストを行う場合には、テスタ
は、２０ｍＶ以下の精度で入力信号Ｖｉｎを与えれば足
りる。つまり、本発明のテスト方法によれば、テスタ
は、従来の半分の精度を有していればよい。

【００４２】なお、本実施例では、テスト端子の数は、
１つに設定して説明したが、複数個設けることによっ
て、さらに低い精度の低価格のテスタでテストできると
共に、ノイズに対しても強くなる。この場合、テスト端
子は、ノ−ドＡとノ−ドＢの間を均等に分割するように
して設けるのが効果的である。また、極限的には、各接
続点にテスト端子を設けれることも可能である。 ［Ｂ］ 図３は、本発明の第２の実施例に係わるＡ／Ｄ
変換器を示している。まず、図２のＡ／Ｄ変換器の構成
について述べる。このＡ／Ｄ変換器は、ＩＣ内に形成さ
れている。電源端子１１には、ＩＣの外部から高レベル
の基準電位（例えば５Ｖ）が印加され、電源端子１２に
は、ＩＣの外部から低レベルの基準電位（例えば０Ｖ）
が印加される。

【００４３】電源端子１１とテスト端子２１ａの間に
は、抵抗Ｒａと、（ｎ／２）個の抵抗Ｒ１〜Ｒ（ｎ／
２）がそれぞれ直列に接続されている。また、テスト端
子２１ｂと電源端子１２との間には、（ｎ／２）個の抵
抗Ｒ（（ｎ／２）＋１）〜Ｒｎと、抵抗Ｒｂがそれぞれ
直列に接続されている。

【００４４】例えばｎ＝２５６の場合、抵抗Ｒ１２８と
Ｒ１２９は互いに接続されていないことになるが、Ａ／
Ｄ変換器のテストを終えた後には、ＩＣの外部において
テスト端子２１ａと２１ｂが接続される。これにより、
Ａ／Ｄ変換器の通常動作が可能になる。

【００４５】なお、抵抗Ｒａ．Ｒｂは、直列接続された
抵抗の両端に配置され、入力信号（アナログ信号）のレ
ベルを検出できる範囲の上限と下限を決めている。従っ
て、入力信号の検出範囲を最大限に確保したい場合に
は、抵抗Ｒａ．Ｒｂは不要であると共に、入力信号の種
類に応じて抵抗Ｒａ．Ｒｂの抵抗値を調節し入力信号の
検出範囲を決めることができる。

【００４６】ｎ個の抵抗Ｒ１〜Ｒｎは、Ａ／Ｄ変換器の
階調数を決めるためのものである。例えば、８ビットＡ
／Ｄ変換器では、２５６個の抵抗Ｒ１〜Ｒ２５６が必要
となる。このｎ個の抵抗Ｒ１〜Ｒｎは、ノ−ド（抵抗Ｒ
ａとＲ１の接続点）Ａとノ−ド（抵抗ＲｎとＲｂの接続
点）Ｂの間に印加される電圧を分圧する。

【００４７】Ａ／Ｄ変換器のテスト時において、テスト
端子２１ａには、ＩＣの外部から所定電位（例えば接地
電位）Ｖｔ１が印加され、テスト端子２１ｂには、ＩＣ
の外部から所定電位（例えば電源電位）Ｖｔ２が印加さ
れる。

【００４８】各抵抗のｎ−１個の接続点の電位Ｖ１〜Ｖ
ｎ−１は、それぞれｎ−１個の電圧比較器Ｃ１〜Ｃｎ−
１のうちの所定の一つに入力される。また、入力信号Ｖ
ｉｎは、ＩＣの外部から入力端子１３を介して電圧比較
器Ｃ１〜Ｃｎ−１に入力される。従って、各々の電圧比
較器Ｃ１〜Ｃｎ−１では、ある一つの接続点の電位と入
力信号Ｖｉｎの電位が比較されることになる。

【００４９】その結果、各電圧比較器Ｃ１〜Ｃｎ−１
は、入力信号Ｖｉｎの電位が所定の接続点の電位よりも
大きければ、高レベル（又は低レベル）の信号Ｐ１〜Ｐ
ｎ−１を出力し、逆に、入力信号Ｖｉｎの電位が所定の
接続点の電位よりも小さければ、低レベル（又は高レベ
ル）の信号Ｐ１〜Ｐｎ−１を出力する。

【００５０】各電圧比較器Ｃ１〜Ｃｎ−１の出力信号Ｐ
１〜Ｐｎ−１は、エンコ−ダ１４に入力される。エンコ
−ダ１４は、信号Ｐ１〜Ｐｎ−１をデジタルコ−ドに変
換し、ｍ（例えば８）ビットのデジタル信号Ｄｏｕｔを
出力する。次に、上記Ａ／Ｄ変換器のテスト方法につい
て説明する。まず、後に述べる説明をわかり易くするた
め、Ａ／Ｄ変換器の特性を以下のように仮定する。即
ち、抵抗Ｒａ，Ｒｂの抵抗値をそれぞれ１２８０オ−
ム、ｎ＝２５６、抵抗Ｒ１〜Ｒｎの抵抗値をそれぞれ１
０オ−ム、電源端子１１に印加される電位を５Ｖ、電源
端子１２に印加される電位を０Ｖとする。

【００５１】（ａ） 図４は、テスト時の概念を示すも
のである。テスタ１５は、Ａ／Ｄ変換器が形成されたＩ
Ｃ１６の入力端子１３に入力信号Ｖｉｎを与えると共
に、テスト端子２１ａにテスト電位Ｖｔ１、テスト端子
２１ｂにテスト電位Ｖｔ２を与える。そして、テスタ１
５は、ＩＣ１６から出力された出力信号Ｄｏｕｔを確認
してＡ／Ｄ変換器の良否を決定する。

【００５２】まず、テスト端子２１ｂにテスト電位Ｖｔ
２として５Ｖを与える。すると、抵抗Ｒ１から抵抗Ｒ１
２８間の各接続点の電位Ｖ１〜Ｖ１２７は、全て５Ｖと
なる。一方、電源端子１２の電位は、０Ｖであるから、
ノ−ドＢ（抵抗Ｒ２５６と抵抗Ｒｂの接続点）の電位Ｖ
ｂｏｔｔｏｍは、 ５Ｖ×｛１２８０／（１２８０＋１
０×１２８）｝により、２．５Ｖに決まる。

【００５３】従って、抵抗Ｒ１２９〜Ｒ２５６の各接続
点間の１階調の電位差は、（５−２．５）／１２８によ
り、約２０ｍＶとなる。そこで、この状態においてテス
タ１５によりＡ／Ｄ変換器の抵抗Ｒ１２９〜Ｒ２５６側
のテストを行う。

【００５４】次に、テスト端子２１ａにテスト電位Ｖｔ
１として０Ｖを与える。すると、抵抗Ｒ１２９から抵抗
Ｒ２５６間の各接続点の電位Ｖ１２９〜Ｖ２５５は、全
て０Ｖとなる。一方、電源端子１１の電位は、５Ｖであ
るから、ノ−ドＡ（抵抗Ｒａと抵抗Ｒ１の接続点）の電
位Ｖｔｏｐは、５Ｖ×｛（１０×１２８）／（１２８０
＋１０×１２８）｝により、２．５Ｖに決まる。

【００５５】従って、抵抗Ｒ１〜Ｒ１２８の各接続点間
の１階調の電位差は、（５−２．５）／１２８により、
約２０ｍＶとなる。そこで、この状態においてテスタ１
５によりＡ／Ｄ変換器の抵抗Ｒ１〜Ｒ１２８側のテスト
を行う。

【００５６】なお、テスト端子２１ａに０Ｖを与えて抵
抗Ｒ１〜Ｒ１２８側のテストを行った後に、テスト端子
２１ｂに５Ｖを与えて抵抗Ｒ１２９〜Ｒ２５６側のテス
トを行ってもよい。また、テスト端子２１ａに０Ｖ、テ
スト端子２１ｂに５Ｖを同時に与えてＡ／Ｄ変換器のテ
ストを行ってもよい。

【００５７】但し、この場合には、エンコ−ダ１４は、
電圧比較器Ｃ１〜Ｃ１２８の出力信号Ｐ１〜Ｐ１２８を
デジタル信号に変換する部分と、電圧比較器Ｃ１２９〜
Ｃ２５５の出力信号Ｐ１２９〜Ｐ２５５をデジタル信号
に変換する部分とを有し、さらにそれぞれの部分に対応
して２つのデジタル出力が得られるように構成されてる
のが好ましい。即ち、エンコ−ダ１４は、２つの７ビッ
トエンコ−ダ部を有し、テスト時には、それぞれの７ビ
ットエンコ−ダ部が動作するように構成する。

【００５８】（ｂ） Ａ／Ｄ変換器のテストを終えた後
の通常動作時においては、テスト端子２１ａと２１ｂ
は、互いに電気的に接続される。従って、入力信号Ｖｉ
ｎのレベルを検出しデジタル信号に変換し得る有効範囲
は、Ｖｔｏｐ＝５Ｖ×０．７５＝３．７５ から Ｖｂ
ｏｔｔｏｍ＝５Ｖ×０．２５＝１．２５の範囲に決定さ
れる。

【００５９】この場合、１階調の電位差は、（３．７５
−１．２５）／２５６により、約１０ｍＶとなる。上述
のように、本発明のＡ／Ｄ変換器のテスト方法によれ
ば、テスト端子２１ａ，２１ｂにテスタから所定電位を
印加することにより、テスト時における１階調の電位差
を、通常動作時における１階調の電位差よりも大きくす
ることができる。

【００６０】従って、仮に、通常動作時と同じ条件で、
１階調ごとにＡ／Ｄ変換器のテストを行う場合には、テ
スタは、１０ｍＶ以下の精度で入力信号Ｖｉｎを与えな
ければならないのに対し、本発明のテスト方法で、１階
調ごとにＡ／Ｄ変換器のテストを行う場合には、テスタ
は、２０ｍＶ以下の精度で入力信号Ｖｉｎを与えれば足
りる。つまり、本発明のテスト方法によれば、テスタ
は、従来の半分の精度を有していればよい。

【００６１】なお、本実施例では、テスト端子２１ａと
２１ｂは、ＩＣの外部において接続したが、ＩＣの内部
において抵抗Ｒ１２８と抵抗Ｒ１２９の間に、スイッチ
素子を設け、テスト時には、このスイッチを開き、通常
動作時には、このスイッチを閉じるように制御してもよ
い。 ［Ｃ］ 図５は、本発明の第３の実施例に係わるＡ／Ｄ
変換器を示している。まず、図５のＡ／Ｄ変換器の構成
について述べる。このＡ／Ｄ変換器は、ＩＣ内に形成さ
れている。電源端子１１には、ＩＣの外部から高レベル
の基準電位（例えば５Ｖ）が印加され、電源端子１２に
は、ＩＣの外部から低レベルの基準電位（例えば０Ｖ）
が印加される。

【００６２】電源端子１１と電源端子１２の間には、抵
抗Ｒａ．Ｒｂと、ｎ個の抵抗Ｒ１〜Ｒｎがそれぞれ直列
に接続されている。抵抗Ｒａ．Ｒｂは、直列接続された
抵抗の両端に配置され、入力信号（アナログ信号）のレ
ベルを検出できる範囲の上限と下限を決めている。

【００６３】従って、入力信号の検出範囲を最大限に確
保したい場合には、抵抗Ｒａ．Ｒｂは不要であると共
に、入力信号の種類に応じて抵抗Ｒａ．Ｒｂの抵抗値を
調節し入力信号の検出範囲を決めることができる。

【００６４】ｎ個の抵抗Ｒ１〜Ｒｎは、Ａ／Ｄ変換器の
階調数を決めるためのものである。例えば、８ビットＡ
／Ｄ変換器では、２５６個の抵抗Ｒ１〜Ｒ２５６が必要
となる。このｎ個の抵抗Ｒ１〜Ｒｎは、ノ−ド（抵抗Ｒ
ａとＲ１の接続点）Ａとノ−ド（抵抗ＲｎとＲｂの接続
点）Ｂの間に印加される電圧を分圧する。

【００６５】また、各抵抗のｎ−１個の接続点のうちの
１個（例えば抵抗Ｒ１２８とＲ１２９の接続点）と電源
端子１１，１２との間には、それぞれスイッチ２２ａ．
２２ｂが接続されている。これらのスイッチ２２ａ．２
２ｂは、制御回路２３によって制御される。制御回路２
３は、ＩＣの外部（テスタ）からテスト端子２４を介し
て入力される信号に基づいて、スイッチ２２ａ，２２ｂ
のオン・オフを独立に制御する。

【００６６】各抵抗のｎ−１個の接続点の電位Ｖ１〜Ｖ
ｎ−１は、それぞれｎ−１個の電圧比較器Ｃ１〜Ｃｎ−
１のうちの所定の一つに入力される。また、入力信号Ｖ
ｉｎは、ＩＣの外部から入力端子１３を介して電圧比較
器Ｃ１〜Ｃｎ−１に入力される。従って、各々の電圧比
較器Ｃ１〜Ｃｎ−１では、ある一つの接続点の電位と入
力信号Ｖｉｎの電位が比較されることになる。

【００６７】その結果、各電圧比較器Ｃ１〜Ｃｎ−１
は、入力信号Ｖｉｎの電位が所定の接続点の電位よりも
大きければ、高レベル（又は低レベル）の信号Ｐ１〜Ｐ
ｎ−１を出力し、逆に、入力信号Ｖｉｎの電位が所定の
接続点の電位よりも小さければ、低レベル（又は高レベ
ル）の信号Ｐ１〜Ｐｎ−１を出力する。

【００６８】各電圧比較器Ｃ１〜Ｃｎ−１の出力信号Ｐ
１〜Ｐｎ−１は、エンコ−ダ１４に入力される。エンコ
−ダ１４は、信号Ｐ１〜Ｐｎ−１をデジタルコ−ドに変
換し、ｍ（例えば８）ビットのデジタル信号Ｄｏｕｔを
出力する。次に、上記Ａ／Ｄ変換器のテスト方法につい
て説明する。まず、後に述べる説明をわかり易くするた
め、Ａ／Ｄ変換器の特性を以下のように仮定する。即
ち、抵抗Ｒａ，Ｒｂの抵抗値をそれぞれ１２８０オ−
ム、ｎ＝２５６、抵抗Ｒ１〜Ｒｎの抵抗値をそれぞれ１
０オ−ム、電源端子１１に印加される電位を５Ｖ、電源
端子１２に印加される電位を０Ｖとし、スイッチ２２ａ
は、電源端子１１と、抵抗１２８と抵抗１２９の接続点
との間に接続され、スイッチ２２ｂは、抵抗１２８と抵
抗１２９の接続点と、電源端子１２との間に接続される
ものとする。

【００６９】（ａ） 図６は、テスト時の概念を示すも
のである。テスタ１５は、Ａ／Ｄ変換器が形成されたＩ
Ｃ１６の入力端子１３に入力信号Ｖｉｎを与えると共に
テスト端子２４にスイッチ２２ａ，２２ｂを独立に制御
するための制御信号を与える。そして、テスタ１５は、
ＩＣ１６から出力された出力信号Ｄｏｕｔを確認してＡ
／Ｄ変換器の良否を決定する。

【００７０】まず、テスタ１５は、スイッチ２２ａをオ
ンとし、スイッチ２２ｂをオフとする信号をテスト端子
２４に与える。制御回路２３は、当該信号に基づいてス
イッチ２２ａをオンとし、スイッチ２２ｂをオフとす
る。

【００７１】すると、抵抗Ｒ１から抵抗Ｒ１２８間の各
接続点の電位Ｖ１〜Ｖ１２７は、全て５Ｖとなる。一
方、電源端子１２の電位は、０Ｖであるから、ノ−ドＢ
（抵抗Ｒ２５６と抵抗Ｒｂの接続点）の電位Ｖｂｏｔｔ
ｏｍは、 ５Ｖ×｛１２８０／（１２８０＋１０×１２
８）｝により、２．５Ｖに決まる。

【００７２】従って、抵抗Ｒ１２９〜Ｒ２５６の各接続
点間の１階調の電位差は、（５−２．５）／１２８によ
り、約２０ｍＶとなる。

【００７３】そこで、この状態においてテスタ１５によ
りＡ／Ｄ変換器の抵抗Ｒ１２９〜Ｒ２５６側のテストを
行う。

【００７４】次に、テスタ１５は、スイッチ２２ａをオ
フとし、スイッチ２２ｂをオンとする信号をテスト端子
２４に与える。制御回路２３は、当該信号に基づいてス
イッチ２２ａをオフとし、スイッチ２２ｂをオンとす
る。

【００７５】すると、抵抗Ｒ１２９から抵抗Ｒ２５６間
の各接続点の電位Ｖ１２９〜Ｖ２５５は、全て０Ｖとな
る。一方、電源端子１１の電位は、５Ｖであるから、ノ
−ドＡ（抵抗Ｒａと抵抗Ｒ１の接続点）の電位Ｖｔｏｐ
は、５Ｖ×｛（１０×１２８）／（１２８０＋１０×１
２８）｝により、２．５Ｖに決まる。

【００７６】従って、抵抗Ｒ１〜Ｒ１２８の各接続点間
の１階調の電位差は、（５−２．５）／１２８により、
約２０ｍＶとなる。そこで、この状態においてテスタ１
５によりＡ／Ｄ変換器の抵抗Ｒ１〜Ｒ１２８側のテスト
を行う。

【００７７】なお、最初に、スイッチ２２ａをオフ、ス
イッチ２２ｂをオンにして抵抗Ｒ１〜Ｒ１２８側のテス
トを行った後に、スイッチ２２ａをオン、スイッチ２２
ｂをオフにして抵抗Ｒ１２９〜Ｒ２５６側のテストを行
ってもよい。

【００７８】（ｂ） Ａ／Ｄ変換器のテストを終えた後
の通常動作時においては、制御回路２３は、スイッチ２
２ａ，２２ｂを共にオフとする制御信号をテスト端子２
４に与える。

【００７９】従って、入力信号Ｖｉｎのレベルを検出し
デジタル信号に変換し得る有効範囲は、Ｖｔｏｐ＝５Ｖ
×０．７５＝３．７５ から Ｖｂｏｔｔｏｍ＝５Ｖ×
０．２５＝１．２５の範囲に決定される。

【００８０】この場合、１階調の電位差は、（３．７５
−１．２５）／２５６により、約１０ｍＶとなる。上述
のように、本発明のＡ／Ｄ変換器のテスト方法によれ
ば、スイッチ２２ａ，２２ｂのオン・オフを制御するこ
とにより、テスト時における１階調の電位差を、通常動
作時における１階調の電位差よりも大きくすることがで
きる。

【００８１】従って、仮に、通常動作時と同じ条件で、
１階調ごとにＡ／Ｄ変換器のテストを行う場合には、テ
スタは、１０ｍＶ以下の精度で入力信号Ｖｉｎを与えな
ければならないのに対し、本発明のテスト方法で、１階
調ごとにＡ／Ｄ変換器のテストを行う場合には、テスタ
は、２０ｍＶ以下の精度で入力信号Ｖｉｎを与えれば足
りる。つまり、本発明のテスト方法によれば、テスタ
は、従来の半分の精度を有していればよい。

【００８２】なお、本実施例では、スイッチの数は、２
つに設定して説明したが、３つ以上設けることによっ
て、さらに低い精度の低価格のテスタでテストできると
共に、ノイズに対しても強くなる。この場合、スイッチ
は、互いに直列に接続され、その端部は、電源端子１１
又は電源端子１２に接続される。また、直列接続された
スイッチの各接続点は、抵抗Ｒ１〜Ｒｎの各接続点のう
ちの所定の一つの接続点に接続される。 ［Ｄ］ 図７は、本発明の第４の実施例に係わるＡ／Ｄ
変換器を示している。この実施例は、本発明を直並列型
のＡ／Ｄ変換器に適用したものである。まず、図７のＡ
／Ｄ変換器の構成について述べる。このＡ／Ｄ変換器
は、ＩＣ内に形成されている。電源端子１１には、ＩＣ
の外部から高レベルの基準電位（例えば５Ｖ）が印加さ
れ、電源端子１２には、ＩＣの外部から低レベルの基準
電位（例えば０Ｖ）が印加される。

【００８３】電源端子１１と電源端子１２の間には、抵
抗Ｒａ．Ｒｂと、ｎ個の抵抗Ｒ１〜Ｒｎがそれぞれ直列
に接続されている。抵抗Ｒａ．Ｒｂは、直列接続された
抵抗の両端に配置され、入力信号（アナログ信号）のレ
ベルを検出できる範囲の上限と下限を決めている。

【００８４】従って、入力信号の検出範囲を最大限に確
保したい場合には、抵抗Ｒａ．Ｒｂは不要であると共
に、入力信号の種類に応じて抵抗Ｒａ．Ｒｂの抵抗値を
調節し入力信号の検出範囲を決めることができる。

【００８５】ｎ個の抵抗Ｒ１〜Ｒｎは、Ａ／Ｄ変換器の
階調数を大まかに決めるためのものである。また、直列
接続されたｋ個の抵抗Ｒ１´〜Ｒｋ´が、各抵抗Ｒ１〜
Ｒｎに並列に接続されている。例えば、８ビットＡ／Ｄ
変換器では、１６個の抵抗Ｒ１〜Ｒｎ（ｎ＝１６）と、
１６個の抵抗Ｒ１´〜Ｒｋ´（ｋ＝１６）が必要とな
る。これらの抵抗Ｒ１〜Ｒｎ，Ｒ１´〜Ｒｋ´は、ノ−
ド（抵抗ＲａとＲ１の接続点）Ａとノ−ド（抵抗Ｒｎと
Ｒｂの接続点）Ｂの間に印加される電圧を分圧する。

【００８６】また、各抵抗Ｒ１〜Ｒｎのｎ−１個の接続
点のうち少なくとも１個は、所定電位が印加されるテス
ト端子２１に接続されている。例えば、直列接続された
ｎ個の抵抗抵抗Ｒ１〜Ｒｎの中間点（例えば、ｎが１６
の場合、抵抗Ｒ７とＲ８の接続点）がテスト端子２１に
接続されている。このテスト端子２１には、当該Ａ／Ｄ
変換器のテスト時に、ＩＣの外部から所定電位（例えば
電源電位、接地電位）Ｖｔが印加される。

【００８７】各抵抗Ｒ１〜Ｒｎのｎ−１個の接続点の電
位Ｖ１〜Ｖｎ−１は、それぞれｎ−１個の電圧比較器Ｃ
１１〜Ｃ１（ｎ−１）のうちの所定の一つに入力され
る。また、入力信号Ｖｉｎは、ＩＣの外部から入力端子
１３を介して電圧比較器Ｃ１１〜Ｃ１（ｎ−１）に入力
される。従って、各々の電圧比較器Ｃ１１〜Ｃ１（ｎ−
１）では、ある一つの接続点の電位と入力信号Ｖｉｎの
電位が比較されることになる。

【００８８】その結果、各電圧比較器Ｃ１〜Ｃ１（ｎ−
１）は、入力信号Ｖｉｎの電位が所定の接続点の電位よ
りも大きければ、高レベル（又は低レベル）の信号Ｐ１
〜Ｐｎ−１を出力し、逆に、入力信号Ｖｉｎの電位が所
定の接続点の電位よりも小さければ、低レベル（又は高
レベル）の信号Ｐ１〜Ｐｎ−１を出力する。

【００８９】各電圧比較器Ｃ１１〜Ｃ１（ｎ−１）の出
力信号Ｐ１〜Ｐｎ−１は、エンコ−ダ１４ａに入力され
る。エンコ−ダ１４は、信号Ｐ１〜Ｐｎ−１をデジタル
コ−ドに変換する。

【００９０】同様に、各抵抗Ｒ１´〜Ｒｋ´のｋ−１個
の接続点の電位Ｖ１〜Ｖｋ−１は、それぞれｋ−１個の
電圧比較器Ｃ２１〜Ｃ２（ｋ−１）のうちの所定の１つ
に入力される。また、入力信号Ｖｉｎは、ＩＣの外部か
ら入力端子１３を介して電圧比較器Ｃ２１〜Ｃ２（ｋ−
１）に入力される。従って、各々の電圧比較器Ｃ２１〜
Ｃ２（ｋ−１）では、ある１つの接続点の電位と入力信
号Ｖｉｎの電位が比較されることになる。

【００９１】その結果、各電圧比較器Ｃ２１〜Ｃ２（ｋ
−１）は、入力信号Ｖｉｎの電位が所定の接続点の電位
よりも大きければ、高レベル（又は低レベル）の信号Ｐ
１´〜Ｐｋ−１´を出力し、逆に、入力信号Ｖｉｎの電
位が所定の接続点の電位よりも小さければ、低レベル
（又は高レベル）の信号Ｐ１´〜Ｐｋ−１´を出力す
る。

【００９２】各電圧比較器Ｃ２１〜Ｃ２（ｋ−１）の出
力信号Ｐ１´〜Ｐｋ−１´は、エンコ−ダ１４ｂに入力
される。エンコ−ダ１４ｂは、信号Ｐ１´〜Ｐｋ−１´
をデジタルコ−ドに変換する。本発明のＡ／Ｄ変換器に
よれば、テスト端子２１にテスタから所定電位を印加す
ることにより、テスト時における１階調の電位差を、通
常動作時における１階調の電位差よりも大きくすること
ができる。なお、本実施例では、テスト端子の数は、１
つに設定して説明したが、複数個設けることによって、
さらに低い精度の低価格のテスタでテストできると共
に、ノイズに対しても強くなる。この場合、テスト端子
は、ノ−ドＡとノ−ドＢの間を均等に分割するようにし
て設けるのが効果的である。また、極限的には、各接続
点にテスト端子を設けれることも可能である。 ［Ｅ］ 図８は、本発明の第５の実施例に係わるＡ／Ｄ
変換器を示している。この実施例は、本発明を直並列型
のＡ／Ｄ変換器に適用したものである。まず、図８のＡ
／Ｄ変換器の構成について述べる。このＡ／Ｄ変換器
は、ＩＣ内に形成されている。電源端子１１には、ＩＣ
の外部から高レベルの基準電位（例えば５Ｖ）が印加さ
れ、電源端子１２には、ＩＣの外部から低レベルの基準
電位（例えば０Ｖ）が印加される。

【００９３】電源端子１１と電源端子１２の間には、抵
抗Ｒａ．Ｒｂと、ｎ個の抵抗Ｒ１〜Ｒｎがそれぞれ直列
に接続されている。抵抗Ｒａ．Ｒｂは、直列接続された
抵抗の両端に配置され、入力信号（アナログ信号）のレ
ベルを検出できる範囲の上限と下限を決めている。

【００９４】従って、入力信号の検出範囲を最大限に確
保したい場合には、抵抗Ｒａ．Ｒｂは不要であると共
に、入力信号の種類に応じて抵抗Ｒａ．Ｒｂの抵抗値を
調節し入力信号の検出範囲を決めることができる。

【００９５】ｎ個の抵抗Ｒ１〜Ｒｎは、Ａ／Ｄ変換器の
階調数を大まかに決めるためのものである。また、直列
接続されたｌ個の抵抗Ｒ１´〜Ｒｋ´が、各抵抗Ｒ１〜
Ｒｎに並列に接続されている。例えば、８ビットＡ／Ｄ
変換器では、１６個の抵抗Ｒ１〜Ｒｎ（ｎ＝１６）と、
１６個の抵抗Ｒ１´〜Ｒｋ´（ｋ＝１６）が必要とな
る。これらの抵抗Ｒ１〜Ｒｎ，Ｒ１´〜Ｒｋ´は、ノ−
ド（抵抗ＲａとＲ１の接続点）Ａとノ−ド（抵抗Ｒｎと
Ｒｂの接続点）Ｂの間に印加される電圧を分圧する。

【００９６】また、このＡ／Ｄ変換器は、各抵抗Ｒａ，
Ｒｂ、Ｒ１〜Ｒｎに並列に接続されるスイッチ２２−
ａ，２２−ｂ，２２−１〜２２−ｎを有している。この
スイッチ２２−ａ，２２−ｂ，２２−１〜２２−ｎは、
制御回路２３により独立にオン・オフが制御される。制
御回路２３は、ＩＣの外部（テスタ）からテスト端子２
４を介して入力されるテスト信号に基づいて、スイッチ
２２−ａ，２２−ｂ，２２−１〜２２−ｎのオン・オフ
を独立に制御する。

【００９７】各抵抗Ｒ１〜Ｒｎのｎ−１個の接続点の電
位Ｖ１〜Ｖｎ−１は、それぞれｎ−１個の電圧比較器Ｃ
１１〜Ｃ１（ｎ−１）のうちの所定の一つに入力され
る。また、入力信号Ｖｉｎは、ＩＣの外部から入力端子
１３を介して電圧比較器Ｃ１１〜Ｃ１（ｎ−１）に入力
される。従って、各々の電圧比較器Ｃ１１〜Ｃ１（ｎ−
１）では、ある一つの接続点の電位と入力信号Ｖｉｎの
電位が比較されることになる。

【００９８】その結果、各電圧比較器Ｃ１〜Ｃ１（ｎ−
１）は、入力信号Ｖｉｎの電位が所定の接続点の電位よ
りも大きければ、高レベル（又は低レベル）の信号Ｐ１
〜Ｐｎ−１を出力し、逆に、入力信号Ｖｉｎの電位が所
定の接続点の電位よりも小さければ、低レベル（又は高
レベル）の信号Ｐ１〜Ｐｎ−１を出力する。

【００９９】各電圧比較器Ｃ１１〜Ｃ１（ｎ−１）の出
力信号Ｐ１〜Ｐｎ−１は、エンコ−ダ１４ａに入力され
る。エンコ−ダ１４は、信号Ｐ１〜Ｐｎ−１をデジタル
コ−ドに変換する。

【０１００】同様に、各抵抗Ｒ１´〜Ｒｋ´のｋ−１個
の接続点の電位Ｖ１〜Ｖｋ−１は、それぞれｋ−１個の
電圧比較器Ｃ２１〜Ｃ２（ｋ−１）のうちの所定の一つ
に入力される。また、入力信号Ｖｉｎは、ＩＣの外部か
ら入力端子１３を介して電圧比較器Ｃ２１〜Ｃ２（ｋ−
１）に入力される。従って、各々の電圧比較器Ｃ２１〜
Ｃ２（ｋ−１）では、ある一つの接続点の電位と入力信
号Ｖｉｎの電位が比較されることになる。

【０１０１】その結果、各電圧比較器Ｃ２１〜Ｃ２（ｋ
−１）は、入力信号Ｖｉｎの電位が所定の接続点の電位
よりも大きければ、高レベル（又は低レベル）の信号Ｐ
１´〜Ｐｋ−１´を出力し、逆に、入力信号Ｖｉｎの電
位が所定の接続点の電位よりも小さければ、低レベル
（又は高レベル）の信号Ｐ１´〜Ｐｋ−１´を出力す
る。

【０１０２】各電圧比較器Ｃ２１〜Ｃ２（ｋ−１）の出
力信号Ｐ１´〜Ｐｋ−１´は、エンコ−ダ１４ｂに入力
される。エンコ−ダ１４ｂは、信号Ｐ１´〜Ｐｋ−１´
をデジタルコ−ドに変換する。本発明のＡ／Ｄ変換器に
よれば、スイッチ２２−ａ，２２−ｂ，２２−１〜２２
−ｂのオン・オフを制御することにより、テスト時にお
ける１階調の電位差を、通常動作時における１階調の電
位差よりも大きくすることができる。なお、本実施例で
は、スイッチの数は、抵抗Ｒａ，Ｒｂ，Ｒ１〜Ｒｎの数
と同じだけ設けたが、２つ以上であれば、低い精度の低
価格のテスタでテストできると共にノイズに対して強く
するという目的は達成できる。即ち、例えばスイッチ
は、第３の実施例（図５を参照）のように接続してもよ
い。

【０１０３】

【発明の効果】以上、説明したように、本発明のＡ／Ｄ
変換器及びそのテスト方法によれば、次のような効果を
奏する。直列接続された抵抗の各接続点の少なくとも一
つにテスト端子を設け、製品の出荷テスト時には、テス
タから当該テスト端子に所定電位を印加することによ
り、当該出荷テスト時における１階調の電位差を、通常
動作時における１階調の電位差よりも大きくすることが
できる。

【０１０４】また、直列接続された抵抗の各接続点の少
なくとも一つと電源端子との間にスイッチを設け、製品
の出荷テスト時には、テスタからテスト端子に信号を与
えて当該スイッチのオン・オフを制御することにより、
当該出荷テスト時における１階調の電位差を、通常動作
時における１階調の電位差よりも大きくすることができ
る。

【０１０５】従って、本発明のテスト方法で１階調ごと
にＡ／Ｄ変換器のテストを行う場合には、通常動作時と
同じ条件で１階調ごとにＡ／Ｄ変換器のテストを行う場
合に比べ、テスタは低い精度で入力信号を与えれば足り
る。つまり、本発明のテスト方法によれば、テスタは、
従来より低い精度を有していればよい。

【０１０６】これにより、入力信号にノイズが発生し易
い環境においても、また、電圧源の精度がそれほどよく
ない安価なアナログ専用テスタで用いても、正確にＡ／
Ｄ変換器をテストし得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わるＡ／Ｄ変換器を
示す回路図。

【図２】図１のＡ／Ｄ変換器のテスト時のようすを示す
図。

【図３】本発明の第２の実施例に係わるＡ／Ｄ変換器を
示す回路図。

【図４】図３のＡ／Ｄ変換器のテスト時のようすを示す
図。

【図５】本発明の第３の実施例に係わるＡ／Ｄ変換器を
示す回路図。

【図６】図５のＡ／Ｄ変換器のテスト時のようすを示す
図。

【図７】本発明の第４の実施例に係わるＡ／Ｄ変換器を
示す回路図。

【図８】本発明の第５の実施例に係わるＡ／Ｄ変換器を
示す回路図。

【図９】従来のＡ／Ｄ変換器を示す回路図。

【符号の説明】

１１，１２ …電源端子、 １３ …入力端子、 １４，１４ａ，１４ｂ …エンコ−ダ、 １５ …テスタ、 １６ …ＩＣ、 １７ …出力端子、 ２１，２１ａ，２１ｂ …テスト端子、 ２２ａ，２２ｂ，２２−ａ，２２−ｂ，２２−１〜２２
−ｎ …スイッチ、 ２３ …制御回路、 ２４ …テスト端子、 Ｒａ，Ｒｂ，Ｒ１〜Ｒｎ，Ｒ１´〜Ｒｋ´ …抵抗、 Ｃ１〜Ｃｎ−１，Ｃ１１〜Ｃ１（ｎ−１），Ｃ２１〜Ｃ
２（ｋ−１） …電圧比較器。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/36

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基準電圧を分圧する複数の抵抗と、 前記複数の抵抗の各接続点における電位とアナログ信号
   の電位とを比較し、その比較結果を用いて前記アナログ
   信号をデジタル信号に変換する手段と、 テスト時において、テスト手段から与えられる電位を前
   記複数の抵抗の各接続点のうちの少なくとも１つに印加
   する手段とを具備することを特徴とするＡ／Ｄ変換器。
2. 【請求項２】 基準電圧を分圧する複数の抵抗と、 前記複数の抵抗の各接続点における電位とアナログ信号
   の電位とを比較し、その比較結果を用いて前記アナログ
   信号をデジタル信号に変換する手段と、 テスト時において、テスト手段から与えられる信号に基
   づいて前記複数の抵抗の一部を短絡させる手段とを具備
   することを特徴とするＡ／Ｄ変換器。
3. 【請求項３】 前記複数の抵抗は、第１電位を供給する
   第１端子と第２電位を供給する第２端子との間に直列接
   続され、 前記手段は、前記第１端子と前記複数の抵抗の各接続点
   のうちの１つを短絡させるスイッチと、前記第２端子と
   前記複数の抵抗の各接続点のうちの１つを短絡させ得る
   スイッチとを有することを特徴とする請求項２に記載の
   Ａ／Ｄ変換器。
4. 【請求項４】 基準電圧を分圧する複数の抵抗の各接続
   点のうちの少なくとも１つにテスト端子を接続し、 テスト時においては、テスト手段により発生した所定電
   位を前記テスト端子に与えながらテストを行い、 通常動作時においては、前記テスト端子を解放した状態
   で動作を行うことを特徴とするＡ／Ｄ変換器のテスト方
   法。
5. 【請求項５】 基準電圧を分圧する複数の抵抗の各接続
   点のうちの少なくとも１つを分断し、その分断された接
   続点における各端部にそれぞれテスト端子を接続し、 テスト時においては、テスト手段により発生した所定電
   位を各テスト端子に与えながらテストを行い、 通常動作時においては、分断された接続点における各テ
   スト端子を互いに接続して動作を行うことを特徴とする
   Ａ／Ｄ変換器のテスト方法。
6. 【請求項６】 基準電圧を分圧する複数の抵抗の一部を
   テスト手段から与えられる信号により短絡させる手段を
   設け、 テスト時においては、前記手段により前記複数の抵抗の
   一部を短絡させた状態でテストを行い、 通常動作時においては、前記複数の抵抗の一部の短絡を
   解除して動作を行うことを特徴とするＡ／Ｄ変換器のテ
   スト方法。