JPH05313803A - キースイッチ入力回路 - Google Patents
キースイッチ入力回路Info
- Publication number
- JPH05313803A JPH05313803A JP4139733A JP13973392A JPH05313803A JP H05313803 A JPH05313803 A JP H05313803A JP 4139733 A JP4139733 A JP 4139733A JP 13973392 A JP13973392 A JP 13973392A JP H05313803 A JPH05313803 A JP H05313803A
- Authority
- JP
- Japan
- Prior art keywords
- port
- cpu
- switch
- resistance
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 電源と接地の間に特定の値の複数の抵抗を直
列に配置し、これらの抵抗列の適切な位置からＣＰＵポ
ートに対する電圧を取り出すことにより、従来のような
スキャンノイズを排除し、さらにＣＰＵポート数を減ら
すことができるキースイッチ入力回路を提供する。 【構成】 電源と、この電源と接地の間に直列に接続さ
れた特定の抵抗値の複数の抵抗と、それらの接続点から
スイッチ回路を介してＣＰＵポートに接続し、また、こ
れらの抵抗列の中間点から取り出した端子は直接他のＣ
ＰＵポートに接続する構成とした。
列に配置し、これらの抵抗列の適切な位置からＣＰＵポ
ートに対する電圧を取り出すことにより、従来のような
スキャンノイズを排除し、さらにＣＰＵポート数を減ら
すことができるキースイッチ入力回路を提供する。 【構成】 電源と、この電源と接地の間に直列に接続さ
れた特定の抵抗値の複数の抵抗と、それらの接続点から
スイッチ回路を介してＣＰＵポートに接続し、また、こ
れらの抵抗列の中間点から取り出した端子は直接他のＣ
ＰＵポートに接続する構成とした。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータな
どでスイッチを押圧することによりデータを入力として
読み込むキースイッチ入力回路に関する。
どでスイッチを押圧することによりデータを入力として
読み込むキースイッチ入力回路に関する。
【０００２】
【従来の技術】従来、この種のキースイッチ入力回路で
は、スイッチをマトリクス状に配列し、順次機械的にス
キャンしていくマトリクスの構成をとるものが知られて
いる。
は、スイッチをマトリクス状に配列し、順次機械的にス
キャンしていくマトリクスの構成をとるものが知られて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うなキーマトリクスの構成の入力回路ではスキャンノイ
ズが伴い、またポート数も例えばスイッチ８入力で６ポ
ートと多くのポートが必要になるという問題点があっ
た。
うなキーマトリクスの構成の入力回路ではスキャンノイ
ズが伴い、またポート数も例えばスイッチ８入力で６ポ
ートと多くのポートが必要になるという問題点があっ
た。
【０００４】従って、本発明の目的は、電源と接地の間
に複数個のスイッチを設けて、キー入力時に抵抗で分圧
されたアナログ電圧をＡ／Ｄコンバータ内蔵のＣＰＵポ
ートに送出してキー入力信号とすることにより、ノイズ
が低減されると共にポート数が少なくて済むキースイッ
チ入力回路を提供することにある。
に複数個のスイッチを設けて、キー入力時に抵抗で分圧
されたアナログ電圧をＡ／Ｄコンバータ内蔵のＣＰＵポ
ートに送出してキー入力信号とすることにより、ノイズ
が低減されると共にポート数が少なくて済むキースイッ
チ入力回路を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるキースイッチ入力回路は、電源と、こ
の電源と接地の間に直列に接続された複数の特定の抵抗
値の抵抗と、これらの抵抗に対応して設けられ、一端を
これらの抵抗の接続点に接続し、他端を共通にして１つ
のＣＰＵポートに接続し、抵抗列の中点にはスイッチを
設けずに前記と異なるＣＰＵポートに接続した複数のス
イッチ手段とを備えたことを特徴とするものである。
に、本発明によるキースイッチ入力回路は、電源と、こ
の電源と接地の間に直列に接続された複数の特定の抵抗
値の抵抗と、これらの抵抗に対応して設けられ、一端を
これらの抵抗の接続点に接続し、他端を共通にして１つ
のＣＰＵポートに接続し、抵抗列の中点にはスイッチを
設けずに前記と異なるＣＰＵポートに接続した複数のス
イッチ手段とを備えたことを特徴とするものである。
【０００６】
【作用】前記スイッチ群の１つを押圧すると、対応する
抵抗に分圧されたアナログ電圧がＣＰＵポートに送ら
れ、ＣＰＵポートからのアナログ電圧はディジタル信号
に変換され取り込まれる。従って、従来のように走査ノ
イズが発生することがなくなり、また、より少ないポー
ト数でデータを入力することができる。
抵抗に分圧されたアナログ電圧がＣＰＵポートに送ら
れ、ＣＰＵポートからのアナログ電圧はディジタル信号
に変換され取り込まれる。従って、従来のように走査ノ
イズが発生することがなくなり、また、より少ないポー
ト数でデータを入力することができる。
【０００７】
【実施例】図１は本発明によるキースイッチ入力回路の
一実施例を示す回路図である。図において、１〜４はデ
ータを入力するスイッチ、５〜１０は電源電圧ＶDDを分
圧する抵抗器（抵抗値がそれぞれＲ，２Ｒ，Ｒ，Ｒ，２
Ｒ，Ｒ）である。また、１１は前記５〜１０の抵抗値よ
り充分高い抵抗値の抵抗である。５０はＣＰＵであり、
１３，１４はそれぞれＣＰＵ５０のアナログ入力ポート
ＡＮ１，ＡＮ２である。
一実施例を示す回路図である。図において、１〜４はデ
ータを入力するスイッチ、５〜１０は電源電圧ＶDDを分
圧する抵抗器（抵抗値がそれぞれＲ，２Ｒ，Ｒ，Ｒ，２
Ｒ，Ｒ）である。また、１１は前記５〜１０の抵抗値よ
り充分高い抵抗値の抵抗である。５０はＣＰＵであり、
１３，１４はそれぞれＣＰＵ５０のアナログ入力ポート
ＡＮ１，ＡＮ２である。
【０００８】次に図１について、その動作を説明する。
上記スイッチ１〜４のいずれかを押圧することによりそ
れに対応する電圧として次に説明する図２に示した電圧
をＣＰＵポートＡＮ１に与える。尚、上記ＣＰＵポート
はＡ／Ｄコンバータ内蔵ＣＰＵ，例えば８ビット分解能
の東芝性ＴＭＰ４７Ｃ２４２，ＮＥＣＭＰＤ７５５１７
などに接続され、入力データとしてＣＰＵにより処理さ
れる。
上記スイッチ１〜４のいずれかを押圧することによりそ
れに対応する電圧として次に説明する図２に示した電圧
をＣＰＵポートＡＮ１に与える。尚、上記ＣＰＵポート
はＡ／Ｄコンバータ内蔵ＣＰＵ，例えば８ビット分解能
の東芝性ＴＭＰ４７Ｃ２４２，ＮＥＣＭＰＤ７５５１７
などに接続され、入力データとしてＣＰＵにより処理さ
れる。
【０００９】図２は上記Ａ／Ｄコンバータ内蔵ＣＰＵ
（８ビット分解能）の検出電圧を４ビット分解能として
計算した値とそのときの４個のスイッチ１〜４に検出電
圧として割り当てる値（例えば、スイッチ４にはＲ／８
Ｒ×５Ｖ＝０．６２５Ｖ）を示したものである。
（８ビット分解能）の検出電圧を４ビット分解能として
計算した値とそのときの４個のスイッチ１〜４に検出電
圧として割り当てる値（例えば、スイッチ４にはＲ／８
Ｒ×５Ｖ＝０．６２５Ｖ）を示したものである。
【００１０】上記のように構成された本実施例では、例
えば、スイッチ４を押下すると約０．６２５ＶがＣＰＵ
ポートＡＮ１に印加され、これが０．３１〜０．９４Ｖ
の範囲にあるのでＣＰＵ５０はスイッチ４が押下された
と判定する。同様に、スイッチ３を押下すると約１．８
７５ＶがＣＰＵポートＡＮ２に印加され、これが１．５
６〜２．１９Ｖの範囲にあるのでＣＰＵ５０はスイッチ
３が押下されたと判定する。以下同様にＣＰＵポートＡ
Ｎ２はスイッチ２，１の押下を判定することができる。
えば、スイッチ４を押下すると約０．６２５ＶがＣＰＵ
ポートＡＮ１に印加され、これが０．３１〜０．９４Ｖ
の範囲にあるのでＣＰＵ５０はスイッチ４が押下された
と判定する。同様に、スイッチ３を押下すると約１．８
７５ＶがＣＰＵポートＡＮ２に印加され、これが１．５
６〜２．１９Ｖの範囲にあるのでＣＰＵ５０はスイッチ
３が押下されたと判定する。以下同様にＣＰＵポートＡ
Ｎ２はスイッチ２，１の押下を判定することができる。
【００１１】ここで、抵抗５〜１０のバラツキを考え
る。例えば、スイッチ４の押下の場合、バラツキを５％
とすると 〔５／（１．０５×７Ｒ＋０．９５Ｒ）〕×０．９５Ｒ
＝０．５７２（Ｖ） また、 〔５／（０．９５×７Ｒ＋１．０５Ｒ）〕×１．０５Ｒ
＝０．６８２（Ｖ） なので、図２に示した判定電圧内（０．３１〜０．９４
Ｖ）に入り、スイッチ４と判定することができる。
る。例えば、スイッチ４の押下の場合、バラツキを５％
とすると 〔５／（１．０５×７Ｒ＋０．９５Ｒ）〕×０．９５Ｒ
＝０．５７２（Ｖ） また、 〔５／（０．９５×７Ｒ＋１．０５Ｒ）〕×１．０５Ｒ
＝０．６８２（Ｖ） なので、図２に示した判定電圧内（０．３１〜０．９４
Ｖ）に入り、スイッチ４と判定することができる。
【００１２】また、スイッチ１〜４の中のいづれか２つ
を同時に押圧したときは、ＣＰＵポートＡＮ２には誤っ
た電圧が送られる。しかしＣＰＵ５０はこの状態をＣＰ
ＵポートＡＮ１の（１／２）ＶDDからの変化で検出し
て、この値を拒否して、次のキー入力検出状態に入る。
を同時に押圧したときは、ＣＰＵポートＡＮ２には誤っ
た電圧が送られる。しかしＣＰＵ５０はこの状態をＣＰ
ＵポートＡＮ１の（１／２）ＶDDからの変化で検出し
て、この値を拒否して、次のキー入力検出状態に入る。
【００１３】次にスイッチ同時押しについての実際例を
示す。スイッチ１とスイッチ２を同時押ししたときはＣ
ＰＵポートＡＮ１の電圧は（１／２）ＶDDから（２／
３）ＶDDに変化する。この変化の差−（１／６）ＶDDは
判定可能で、ＣＰＵ５０はこのときのＣＰＵポートＡＮ
２への入力値は無視され、次のキー入力検出待ちとな
る。
示す。スイッチ１とスイッチ２を同時押ししたときはＣ
ＰＵポートＡＮ１の電圧は（１／２）ＶDDから（２／
３）ＶDDに変化する。この変化の差−（１／６）ＶDDは
判定可能で、ＣＰＵ５０はこのときのＣＰＵポートＡＮ
２への入力値は無視され、次のキー入力検出待ちとな
る。
【００１４】スイッチ３とスイッチ４を同時押ししたと
きＣＰＵポートＡＮ１の電圧は（１／２）ＶDDから（１
／３）ＶDDに変化し、ＣＰＵポートＡＮ２への入力値を
拒否できる。
きＣＰＵポートＡＮ１の電圧は（１／２）ＶDDから（１
／３）ＶDDに変化し、ＣＰＵポートＡＮ２への入力値を
拒否できる。
【００１５】また、スイッチ２と、スイッチ３の同時押
しの場合などはＣＰＵポートＡＮ１は（１／２）ＶDDか
ら変化しない場合がある。この場合はＣＰＵポートＡＮ
２のレベルが（１／２）ＶDDとなり、レベル判定の範囲
外になり、その入力値は拒否され、ＣＰＵ５０はキー入
力検出待ちとなる。
しの場合などはＣＰＵポートＡＮ１は（１／２）ＶDDか
ら変化しない場合がある。この場合はＣＰＵポートＡＮ
２のレベルが（１／２）ＶDDとなり、レベル判定の範囲
外になり、その入力値は拒否され、ＣＰＵ５０はキー入
力検出待ちとなる。
【００１６】尚、上記実施例では、４入力（スイッチ１
〜４）を２ＣＰＵポートＡＮ２，ＡＮ１で検出すること
ができたが、さらに８入力を３ＣＰＵポートで検出する
ことができる。
〜４）を２ＣＰＵポートＡＮ２，ＡＮ１で検出すること
ができたが、さらに８入力を３ＣＰＵポートで検出する
ことができる。
【００１７】例えば、図３にこのような他の実施例を示
す。ここで、１〜１１，１４，１５，２０は図１と同じ
である。３１〜３４は追加した４個のスイッチである。
３６は抵抗５〜１０の抵抗値に対して充分高抵抗値の抵
抗である。３６はＣＰＵ５０のＣＰＵポートＡＮ３であ
り、ＡＮ１，ＡＮ２と同様アナログ量を検出できるポー
トである。
す。ここで、１〜１１，１４，１５，２０は図１と同じ
である。３１〜３４は追加した４個のスイッチである。
３６は抵抗５〜１０の抵抗値に対して充分高抵抗値の抵
抗である。３６はＣＰＵ５０のＣＰＵポートＡＮ３であ
り、ＡＮ１，ＡＮ２と同様アナログ量を検出できるポー
トである。
【００１８】図３に示すように、直列抵抗５〜１０に対
してスイッチ３１〜３４を接続し、これらの入力値はＣ
ＰＵポートＡＮ３から検出する。その場合ＣＰＵポート
ＡＮ３及びＡＮ１でスイッチの同時押圧を前述したと同
様に検出することができる。
してスイッチ３１〜３４を接続し、これらの入力値はＣ
ＰＵポートＡＮ３から検出する。その場合ＣＰＵポート
ＡＮ３及びＡＮ１でスイッチの同時押圧を前述したと同
様に検出することができる。
【００１９】
【発明の効果】以上示したように、本発明によれば、次
のような効果を奏する。電源と接地の間に特定の値の複
数の抵抗を直列に配置し、その接続点からスイッチを介
してＣＰＵポートに接続し、一方抵抗列の中点を前記Ｃ
ＰＵポートと異なるＣＰＵポートに接続することにより
４入力を２ＣＰＵポートで検出することができ、さらに
これを拡張して、８入力を３ポートで検出することがで
きる。従って、従来のようなスキャンが不要となり、こ
のためノイズを排除することができ、さらにＣＰＵポー
ト数を減らすことができる効果がある。
のような効果を奏する。電源と接地の間に特定の値の複
数の抵抗を直列に配置し、その接続点からスイッチを介
してＣＰＵポートに接続し、一方抵抗列の中点を前記Ｃ
ＰＵポートと異なるＣＰＵポートに接続することにより
４入力を２ＣＰＵポートで検出することができ、さらに
これを拡張して、８入力を３ポートで検出することがで
きる。従って、従来のようなスキャンが不要となり、こ
のためノイズを排除することができ、さらにＣＰＵポー
ト数を減らすことができる効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】図１において、検出電圧とスイッチ番号の関係
を示す図である。
を示す図である。
【図３】本発明の他の実施例を示す回路図である。
１〜４，３１〜３４ スイッチ ５〜１０ 抵抗 １３，１４，３６ ＣＰＵポートＡＮ１，ＡＮ２，ＡＮ
３ ５０ ＣＰＵ
３ ５０ ＣＰＵ
Claims (1)
- 【請求項１】 電源と、この電源と接地の間に直列に接
続された複数の特定の抵抗値の抵抗と、これらの抵抗に
対応して設けられ、一端をこれらの抵抗の接続点に接続
し、他端を共通にして１つのＣＰＵポートに接続し、抵
抗列の中点にはスイッチを設けずに前記と異なるＣＰＵ
ポートに接続した複数のスイッチ手段とを備えたことを
特徴とするキースイッチ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4139733A JPH05313803A (ja) | 1992-05-01 | 1992-05-01 | キースイッチ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4139733A JPH05313803A (ja) | 1992-05-01 | 1992-05-01 | キースイッチ入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05313803A true JPH05313803A (ja) | 1993-11-26 |
Family
ID=15252117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4139733A Pending JPH05313803A (ja) | 1992-05-01 | 1992-05-01 | キースイッチ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05313803A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030075734A (ko) * | 2002-03-20 | 2003-09-26 | 주식회사 엘지이아이 | 전자레인지의 키입력회로 |
| JP2005018203A (ja) * | 2003-06-24 | 2005-01-20 | Datatron:Kk | Ｉｃカードおよびこれを用いたカードシステム |
| JP2007104353A (ja) * | 2005-10-05 | 2007-04-19 | Yokogawa Electric Corp | 論理設定回路 |
| JP2007102306A (ja) * | 2005-09-30 | 2007-04-19 | Oki Electric Ind Co Ltd | 認証システム及び認証システム用無線タグ装置 |
| JP2009541862A (ja) * | 2006-06-20 | 2009-11-26 | クゥアルコム・インコーポレイテッド | 移動体装置におけるキーマトリクスへの２線接続 |
| JP2010081601A (ja) * | 1998-05-22 | 2010-04-08 | Qualcomm Inc | 受動キーパッドにおける入力範囲間での区別化 |
| CN115014180A (zh) * | 2022-05-05 | 2022-09-06 | 厦门大学 | 一种触摸定位传感器制作方法及触摸定位传感器 |
-
1992
- 1992-05-01 JP JP4139733A patent/JPH05313803A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010081601A (ja) * | 1998-05-22 | 2010-04-08 | Qualcomm Inc | 受動キーパッドにおける入力範囲間での区別化 |
| KR20030075734A (ko) * | 2002-03-20 | 2003-09-26 | 주식회사 엘지이아이 | 전자레인지의 키입력회로 |
| JP2005018203A (ja) * | 2003-06-24 | 2005-01-20 | Datatron:Kk | Ｉｃカードおよびこれを用いたカードシステム |
| JP2007102306A (ja) * | 2005-09-30 | 2007-04-19 | Oki Electric Ind Co Ltd | 認証システム及び認証システム用無線タグ装置 |
| JP2007104353A (ja) * | 2005-10-05 | 2007-04-19 | Yokogawa Electric Corp | 論理設定回路 |
| JP2009541862A (ja) * | 2006-06-20 | 2009-11-26 | クゥアルコム・インコーポレイテッド | 移動体装置におけるキーマトリクスへの２線接続 |
| US8471733B2 (en) | 2006-06-20 | 2013-06-25 | Qualcomm Incorporated | Two-wire connection to a key matrix in a mobile device |
| CN115014180A (zh) * | 2022-05-05 | 2022-09-06 | 厦门大学 | 一种触摸定位传感器制作方法及触摸定位传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001960B1 (ko) | 키 입력장치 | |
| JPH05313803A (ja) | キースイッチ入力回路 | |
| US7170017B2 (en) | Coordinate detecting method and system for touch panel | |
| JPH07326970A (ja) | Ａ／ｄ変換器及びａ／ｄ変換器のテスト方法 | |
| JP2567167B2 (ja) | マイクロコンピュータシステムのキースキャン回路及びその方法 | |
| GB2265239A (en) | Analogue switch circuit | |
| CN212180969U (zh) | 按键检测电路 | |
| US4782323A (en) | Technique for maintaining a common centroid in switched element analog-to-digital converters | |
| JPH09270685A (ja) | 操作装置 | |
| US5702625A (en) | Encoder key input device for a microwave oven and interrupt processing method using the same | |
| JPH0526741A (ja) | Ａｄコンバータを用いたサーミスタ温度検出装置 | |
| CN102843143A (zh) | 模数转换式键盘 | |
| JPH0124661Y2 (ja) | ||
| JP2548023Y2 (ja) | キー入力装置 | |
| KR19990008898U (ko) | 전압변동을 이용한 키이 스캔 회로 | |
| JPS63221715A (ja) | Ａ／ｄ変換装置 | |
| JPH0795643A (ja) | ボタン電話機のボタン押下情報認識回路 | |
| JPH05244004A (ja) | Ａ−ｄ変換装置 | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| JP3132026B2 (ja) | デジタルパネルメータのキー操作システム | |
| JP3221134B2 (ja) | アナログ／ディジタル変換回路 | |
| JPS6215888B2 (ja) | ||
| JPH1055732A (ja) | リモコン操作８方向スイッチ制御装置 | |
| JP3221135B2 (ja) | アナログ／ディジタル変換回路 | |
| JPS6374322A (ja) | アナログ・デイジタル変換回路 |