JP2009541862A - 移動体装置におけるキーマトリクスへの2線接続 - Google Patents

移動体装置におけるキーマトリクスへの2線接続 Download PDF

Info

Publication number
JP2009541862A
JP2009541862A JP2009516684A JP2009516684A JP2009541862A JP 2009541862 A JP2009541862 A JP 2009541862A JP 2009516684 A JP2009516684 A JP 2009516684A JP 2009516684 A JP2009516684 A JP 2009516684A JP 2009541862 A JP2009541862 A JP 2009541862A
Authority
JP
Japan
Prior art keywords
conductor
resistor
key
common node
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009516684A
Other languages
English (en)
Other versions
JP5139427B2 (ja
Inventor
ウィレイ、ジョージ・アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2009541862A publication Critical patent/JP2009541862A/ja
Application granted granted Critical
Publication of JP5139427B2 publication Critical patent/JP5139427B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/22Static coding
    • H03M11/24Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/20Dynamic coding, i.e. by key scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Telephone Function (AREA)
  • Telephone Set Structure (AREA)

Abstract

【解決手段】キーが押下されたとき、第1の電流は、第1の共通のノードからキーマトリクスを介して、第2の共通のノードまで第1の電流路を介して駆動される。第1の電流路抵抗値の第1の測定がなされる。次いで、第2の電流は、第2の共通のノードからキーマトリクスを介して、第1の共通のノードまで第2の電流路を介して駆動される。第2の電流路抵抗値の第2の測定がなされる。第1及び第2の測定を用いて、押下されたキーを識別する。各キーは、第1及び第2の測定値の固有の組に対応する。一例では、第1の電流路の行抵抗が第2の電流路の列抵抗とは独立して測定されるように、非線形抵抗回路がキーマトリクスの行導体及び列導体の終端に配置される。
【選択図】 図6

Description

開示される実施形態はキースキャニングに関し、特に、多数のキーを有するキーマトリクスのキースキャニング関する。
携帯電話は、ユーザが電話を使用し、制御するために押下できるキーを有している。ユーザがキーのうちのいずれを押下したのかを判定するために回路が必要とされる。図1(従来技術)は、従来の携帯電話のキースキャニング回路の簡略図である。該回路は、ベースバンドプロセッサ集積回路1とキーマトリクス2とを備える。キーマトリクス2は、複数の水平に伸びる行導体3−6と複数の垂直に伸びる列導体7−10とを備える。キーは行導体と列導体との各交点に関連付けられる。ユーザによってキーが押下されると、対応する行導体が対応する列導体と結合される。動作時には、ベースバンドプロセッサ1のキースキャニング回路が、信号を行導体3−6の各々に1つ1つ駆動し、当該信号が列導体7−10のうちのいずれかに存在するかどうかを検出して、行導体をスキャンする。例えば、キー11が押下された場合、ベースバンドプロセッサ1は行導体4を駆動したときに、列導体8に信号を検出するであろう。信号が駆動された行導体と、信号が検出された列導体は、キーのうちのいずれが押下されたのかを示す。コスト上の理由から、ベースバンド集積回路1上のターミナルの数は削減することが望ましい。そのため、ベースバンドプロセッサとキーマトリクスとの間の接続の数を削減することが望ましい。
図2(従来技術)は、別の従来の携帯電話回路の簡略図である。専用のキースキャンコントローラ集積回路12は、キースキャニング機能を実行し、キーマトリクス13のキーのうちのいずれが押下されたのかを検知する。次いで、キースキャンコントローラ12は、どのキーが押下されたかに関する情報を、シリアル接続14を介してベースバンドプロセッサ集積回路15に転送する。ベースバンドプロセッサ集積回路15とキースキャンコントローラ12との間のシリアルインタフェースに起因して、ベースバンドプロセッサ集積回路15上のターミナルの数は、図1の回路と比較して削減される。しかしながら、不利な点は、キースキャンコントローラ集積回路12が、携帯電話に設けられなければならない別の集積回路である点である。付加的な集積回路、これは通常マイクロコントローラ又は専用のキースキャニング状態機械であるが、を設けることは、携帯電話に望ましくない重要なコストを追加してしまう。
図3(従来技術)は、別の従来の携帯電話回路の簡略図である。第1の共通のノード16と、キーマトリクス21の行導体17−20の各々との間に別個のディスクリート抵抗器が配置される。これらの別個のディスクリート抵抗器は、図3において参照符号22−25で示されている。同様に、別個のディスクリート抵抗器は、第2の共通のノード26と、キーマトリクスの列導体27−30の各々との間に配置される。これらの抵抗器は図3において参照符号31−34で示される。ベースバンドプロセッサ35の低消費電力の抵抗変化検出回路は、第1の共通のノードと第2の共通のノードとの間の抵抗値に変化がないかマトリクスをモニタする。抵抗値に変化が検出された場合は、低消費電力の抵抗変化検出回路は、より精密な検知回路を使用可能にする(enables)。より精密な検知回路は、ベースバンドプロセッサ集積回路35のセンス+ターミナルとセンス−ターミナルとの間の抵抗値を測定する。各キーは押下されたときに、センス+ターミナルとセンス−ターミナルとの間に固有の抵抗値を生じる。従って、精密な検知回路によって測定された抵抗値は、押下されたキーを識別するために用いられる。例えば、キー36が押下された場合には、ベースバンドプロセッサ集積回路35のセンス+ターミナルとセンス−ターミナルとの間に合計で5Rの直列抵抗値が存在するように、行導体18は列導体28と結合される。
図4(従来技術)は、ベースバンドプロセッサ集積回路35のセンス+ターミナルとセンス−ターミナルとの間の抵抗値を、押下され得る各可能なキーについて示す表である。5Rの抵抗値は固有であり、押下されたキーが「5」のキー36であることを識別することに留意されたい。
図3の回路の不利な点は、キーの押下を確実に検知することができるキーの総数が制限されることである。キーマトリクスのタイプ、用いられる抵抗器のタイプ、ベースバンドプロセッサ35内の電流測定回路及び他の要因に応じて、確実に検出できるキーの最大数は60未満であり得るか、50未満であり得るか、場合によっては約30である。携帯電話によっては、30個よりも多いキーを備える。例えば、携帯電話によっては、約50個のキーを含む標準的なQWERTYキーボードを備えるものもある。図3の回路は、そのように多数のキーを有するキーマトリクスとは充分に機能しないか、全く機能しないことがあり得る。
本出願は、2006年6月20日に出願された米国仮出願第60/815,297号の米国特許法第119条(35 U.S.C.§119)の利益を主張し、当該仮出願は参照することにより本明細書に組み込まれる。
第1の電流は、キーマトリクスのキーが押下されたとき、第1の共通のノードから、キーマトリクスを介して、第2の共通のノードまでの第1の電流路を介して駆動される。第1の電流の流れる期間に、電気的特性の第1の測定がなされる。一例では、第1の電流路の抵抗値が測定される。次に、キーがまだ押下されているとき、第2の電流が、第2の共通のノードから、キーマトリクスを介して、第1の共通のノードまでの第2の電流路を介して駆動される。第2の電流の流れる期間、電気的特性の第2の測定がなされる。一例では、第2の電流路の抵抗値が測定される。次いで、第1及び第2の測定値を用いて、押下されたキーを識別する。キーマトリクスの各キーは、第1及び第2の測定値の固有の組に対応する。
一部の例では、非線形抵抗回路がキーマトリクスの行導体及び列導体の終端に配置される。非線形抵抗回路の一例は、ダイオードと並列に接続された抵抗器である。非線形抵抗回路の別の例は、適当に制御されるトランジスタと並列に接続される抵抗器である。非線形抵抗回路は、第1の電圧極性が第1の共通のノードと第2の共通のノードとの間に存在し、キーが押下されるとき、行導体の終端の第1の非線形抵抗回路が、列導体の終端の第2の非線形抵抗回路に比較して非常に低い抵抗値を有するように、回路に設けられる。この第1の極性状態の期間に、第1及び第2の共通のノード間の第1の電流路の抵抗値を測定することで、第2の非線形抵抗回路の抵抗値が第1の非線形抵抗回路とは実質的に独立して測定される。非線形抵抗回路は、第1の電圧極性と逆の第2の電圧極性が、第1及び第2の共通のノード間に存在し、キーがまだ押下された状態にあるときに、第2の非線形抵抗回路が、第1の非線形抵抗回路と比較して、非常に低い抵抗値を有するように、回路に設けられる。この第2の極性状態の期間に、第1の共通のノードと第2の共通のノードとの間の第2の電流路の抵抗値を測定することで、第1の非線形抵抗回路の抵抗値が、第2の非線形抵抗回路とは実質的に独立して測定される。非線形抵抗回路の抵抗値は互いに独立して測定されるため、2つのターミナル(一方のターミナルは第1の共通のノードに結合され、他方のターミナルは第2の共通のノードに結合される)だけによってキーマトリクス回路に結合されるベースバンドプロセッサ集積回路は、キーマトリクスのどの単独のキーが押下されたのかを判定することができる。
ベースバンドプロセッサ集積回路は、キーマトリクスに対して「2線接続(two-wire connection)」を有するといわれる。非線形抵抗回路の抵抗値及び許容差の値の適当な選択によって、ベースバンドプロセッサ集積回路はまた、キーマトリクスの2個のキーが同時に押下されたときを検出することができる。別個のキースキャンコントローラ集積回路を伴わない実装において、2線接続は、キースキャニング機能を果たすのに必要とされるベースバンドプロセッサ集積回路のターミナルの数を、多数のキーを有する大きなキーマトリクスにインタフェースをとるために従来必要とされる多数から削減する。従って、ベースバンドプロセッサ集積回路パッケージのターミナルの数が削減され得るので、ベースバンドプロセッサ集積回路のコストは削減され得る。一例では、非線形抵抗回路は、ベースバンドプロセッサ集積回路とは異なる集積回路である、新規な集積回路に配置される。付加された新規な集積回路は、移動体通信装置のコストを追加するが、当該コストは従来の専用のキースキャンコントローラ集積回路を移動体通信装置に設けるコストよりも低い。
前述のものは概要であり、従って、必然的に単純化、一般化及び詳細の省略を含む。このため、当業者は、概要が一例にすぎず、限定する意図ではないことを認識するであろう。本明細書に記載された装置及び/又は処理の他の面、進歩性のある特徴、及び利点は、特許請求の範囲によってのみ定義され、本明細書に示される非限定的な詳細な説明において明らかになるであろう。
図1(従来技術)は、第1の従来の携帯電話のキースキャニング回路の簡略図である。 図2(従来技術)は、第2の従来の携帯電話キースキャニング回路の簡略図である。 図3(従来技術)は、第3の従来の携帯電話キースキャニング回路の簡略図である。 図4(従来技術)は、様々なキー押下状態の期間における図3のベースバンドプロセッサ集積回路のセンス+ターミナルとセンス−ターミナルとの間の抵抗値の表である。 図5は、一つの新規な面に係る移動体通信装置の図である。 図6は、図5の移動体通信装置内のキースキャニングシステムの第1の例の図である。 図7は、図6のキーマトリクスで押下することができる各キーについて、第1及び第2の電流路の対応する抵抗値を示す表である。 図8は、図5の移動体通信装置内のキースキャニングシステムの第2の例の図である。 図9は、図8のキーマトリクスで押下することができる各キーについて、第1及び第2の電流路の対応する抵抗値を示す表である。 図10は、図5の移動体通信装置内のキースキャニングシステムの第3の例の図である。 図11は、図10のキーマトリクスで押下することができる各キーについて、第1及び第2の電流路の対応する抵抗値を示す表である。 図12は、図5の移動体通信装置内のキースキャニングシステムの第4の例の図である。 図13は、図12の第4の例の新規な集積回路の中身を示す図である。 図14は、図12のキースキャニングシステムの第4の例の種々のキー押下状態について第1の電流路と第2の電流路の抵抗値の範囲を示す表である。 図15は、別の新規な面に係る新規な方法のフローチャートである。
詳細な説明
図5は、移動体通信装置100の図である。この場合の移動体通信装置100は、セルラー電話である。移動体通信装置100は、キーマトリクス101を備える。図示の例では、キーマトリクス101は、英数字のキーボード部分だけでなく、他のキーも備える。英数字のキーボード部分は、QWERTYキーボードレイアウトを有する。「QWERTY」という文字は、英数字のキーボード部分の左上部から始まり、キーの上方の行に沿って左から右へ進むキーの文字を表す。合計で、キーマトリクス101は、英数字のキーと他のキーとで40個を超えるキーを備える。
図6は、第1の新規な面に係る移動体通信装置100内のキースキャニングシステムの第1の例の簡略図である。キースキャニングシステム102は、ベースバンドプロセッサ集積回路103、第1の共通のノード104、第2の共通のノード105、8個の抵抗器106−113、4個のダイオード114−117、及びキーマトリクス101を備える。ダイオードと並列して接続される抵抗器は、本明細書で「非線形抵抗回路」と称されるものの一例である。参照符号128−131は、そのような4個の非線形抵抗回路を識別する。ベースバンドプロセッサ集積回路103は、例えば、カリフォルニア州サンディエゴのQualcomm社から入手可能なMSM7600ベースバンドプロセッサのアーキテクチャを有してもよい。ベースバンドプロセッサ集積回路103は、キーマトリクス101に対して、本明細書で2線キーマトリクスインタフェース(two-wire key matrix interface)と称されるものによって結合される。
キーマトリクス101は、4本の水平に伸びる行導体118−121、4本の垂直に延びる列導体122−125、及び16個のキーを備える。「行」、「水平に伸びる」、「列」、及び「水平に伸びる」という用語は、本明細書において回路の説明を簡単にするために概念的な目的で用いられる。しかしながら、実際の行導体及び列導体は、図6の電気的な接続が維持される限り、蛇行したり、任意の方向に向かったりし得ることが理解されるべきである。16個のキーは、図中で「0」乃至「15」と表される。各キーは、当該キーが押下された場合、行導体が列導体に結合されるように、行導体と列導体の対応する交点上に配置される。例えば、キー「5」が押下された場合、行導体119が列導体123に結合される。図では、図のスペースの制限上、キーマトリクス101の多数のキーのうちの16個のキーのみが示されている。しかしながら、キーマトリクス101は、40個を超えるキーを有し、通常は4本よりも多い行導体を備え、また通常は4本よりも多い列導体を備えることが理解されるべきである。
動作時には、ベースバンドプロセッサ集積回路103内の低消費電力の検知回路は、第2の共通のノード105に対して第1の共通のノード104に正の電圧をかける。例えば、低消費電力の検知回路は、センス1ターミナルに電圧を駆動できる電流供給回路と、センス2ターミナルで受け取られる突入電流の電流路にある抵抗の両端の変化を検出できるアナログ比較器を含み得る。低消費電力の検知回路を実現する適当な方法は多数存在する。移動体通信装置100が作動中の大部分の時間、どのキーも押下されていない。従って、第1の共通のノード104から第2の共通のノード105へは実質的に電流フローが無い。
しかしながら、キーが押下された場合、低消費電力の検知回路は、電流フロー状態を検出し、ベースバンドプロセッサ集積回路103内の、より精密な検知回路を起動する。より精密な検知回路は、例えば、デジタルロジック、センス2ターミナル又はセンス1ターミナルのいずれかから電流を供給することができる電流供給回路、抵抗器の両端で受け取った電流を反映する電流ミラー、抵抗器の両端で低下した電圧を測定するアナログ・デジタル変換器を含み得る。より精密な検知回路を実現する適当な方法は多数存在する。
より精密な検知回路は最初に、第1の電流を、センス1ターミナル126から、第1の共通のノード104を介して、キーマトリクス101を介して、第2の共通のノード105を介して、ベースバンドプロセッサ集積回路103のセンス2ターミナル127へ駆動する。移動体通信装置100のユーザがキー「5」を押下した状態を考慮する。ベースバンドプロセッサ集積回路103内の、より精密な検知回路は、第1の電流を、センス1ターミナル126から、第1の共通のノード104を介して、ダイオード115を介して、行導体119へ、キー「5」によって作られた閉スイッチ接続を超えて、列導体123へ、抵抗器111を介して、第2の共通のノード105を介して、センス2ターミナル127までの第1の電流路を介して駆動する。簡易化する目的のため、ダイオード115は、順方向バイアス電圧降下がなく、そのアノードがそのカソードに対して正のときには順方向バイアスがかかる理想的なダイオードとして機能すると仮定すると、ダイオード115は順方向バイアスがかかり、抵抗器107には電流が流れない。従って、この第1の電流路の全抵抗値は1R’である。1R’は、列抵抗器111の抵抗である。ベースバンドプロセッサ103内の、より精密な検知回路は、この第1の電流路の電気的特性を測定する。一例において、電気的特性は抵抗値であり、検知回路は抵抗値が1R’であることを判定する。抵抗値は、既知の電圧(例えば、2.0ボルト)をセンス1ターミナルとセンス2ターミナルとの間に印加し、この2つのターミナルの間に流れる電流フローを測定することによって測定される。
第1の電流路の電気的特性を測定した後、より精密な検知回路は、第2の電流を、センス2ターミナル127から、第2の共通のノード105を介して、抵抗器111を介して、列導体123へ、キー「5」によって作られた閉スイッチ接続を超えて、行導体119へ、抵抗器107を介して、第1の共通のノード104を介して、センス1ターミナル126への第2の電流路を介して駆動する。再度、ダイオード115は理想的なダイオードだと仮定すると、ダイオード115は逆バイアスがかかり、ダイオード115には電流が流れない。従って、この第2の電流路の抵抗値は、1R’プラス1R’’である。1R’’は、抵抗器107の抵抗値である。ベースバンドプロセッサ103内の、より精密な検知回路は、この第2の電流路の電気的特性を測定する。一例において、電気的特性は抵抗値であり、検知回路は、抵抗値が1R’プラス1R’’であることを判定する。抵抗値は、センス2ターミナルとセンス1ターミナルとの間に既知の電圧(例えば、2.0ボルト)を印加して、この2つのターミナルの間に流れる電流フローを測定することによって測定される。
抵抗値106−113は、第1及び第2の電流路の抵抗値の各組が固有になるように選択される。検知回路は、測定値の組を用いて、キーのうちのいずれが押下されたキーであるかを識別する。ダイオード114−117は、列抵抗器110−113の抵抗値が、行抵抗器106−109の影響無しに測定されることを可能にする。列抵抗器110−113は、第2の電流が第2の共通のノード105から第1の共通のノード104に流れているときに、第2の電流路の抵抗値がどの特定の行抵抗器が第2の電流を導いているのかを識別する範囲の抵抗値になるように、行抵抗器106−109の抵抗値よりも実質的に小さな抵抗値を有している。第2の電流路の抵抗値は、どの列抵抗器が第2の電流を導いているかに関わらず、この抵抗値の範囲にあるであろう。
図7は、図6のキーマトリクス101で押下することができる各キーについて、第1及び第2の電流路の対応する抵抗値を示す表である。例えば、図7は、「5」のキーが押下された場合、第1の電流路は1R’の抵抗値を有し、第2の電流路は1R’プラス1R’’の抵抗値を有することを示すことに留意されたい。表中、「R−>C」は、行導体から列導体への電流フローを表し、「C−>R」は、列導体から行導体への電流フローを表す。表7は、R’が1Kオームであり、R’’が10Kオームである一例における電流路の抵抗値を示す。第1の電流路の抵抗値は、0Kオーム、1Kオーム、2Kオーム及び3Kオームであることに留意されたい。電流検知回路は、列抵抗のいずれが第1の電流路に含まれるのかを判定するために、4つの異なる抵抗値を区別できる必要がある。第2の電流路の抵抗値は、4つのグループに分類されることに留意されたい。第1のグループ(0Kオーム、1Kオーム、2Kオーム及び3Kオーム)は、第2のグループ(10Kオーム、11Kオーム、12Kオーム及び13Kオーム)とは7Kオームだけ離れている。同様に、第2のグループは、第3のグループ(20Kオーム、21Kオーム、22Kオーム及び23Kオーム)と7Kオームだけ離れている。同様に、第3のグループは、第4のグループ(30Kオーム、31Kオーム、32Kオーム及び33Kオーム)と7Kオームだけ離れている。従って、電流検知回路は、4個の行抵抗器のうちのいずれが第2の電流路に含まれているのかを判定するために、4つの異なる抵抗値の範囲を区別できる必要がある。R’’をR’よりもかなり大きくすることで、4つの抵抗値の範囲の間の隔たりをより大きくして、これにより1つの抵抗値の範囲を別の範囲と区別することを容易にすることができる。
図3の従来の回路では、2つの隣接する列の間の抵抗値の差異がより大きな行抵抗の許容差の範囲内にあり得るため、どの列が選択されたかを判定するのは困難であり得る。しかしながら、図6の回路では、ダイオード114−117によって、列抵抗器の抵抗値は行抵抗器の抵抗値とは独立して測定される。ベースバンドプロセッサ集積回路103内のデジタルプロセッサは、第1の電流路の抵抗値の測定値と、第2の電流路の抵抗値の測定値を用いて、キーマトリクス101のどのキーが押下されたのかを判定する。
図8は、第2の新規な面に係る移動体通信装置100内のキースキャニングシステムの第2の例の簡略図である。キースキャニングシステム200は、図8のシステム200が4つの付加的なダイオード201−204を備える以外は、図6のシステム102と同じ概略的な構造を有する。
動作時には、ベースバンドプロセッサ集積回路103内の低消費電力の検知回路は、図6の実施形態のように、第2の共通のノード105に対して第1の共通のノード104に正の電圧を印加する。キーが押下された場合、低消費電力の検知回路は、電流フローの状態を検出し、ベースバンドプロセッサ103内の、より精密な検知回路を起動する。より精密な検知回路は最初に、第1の電流を、センス1ターミナル126から、第1の共通のノード104を介して、キーマトリクス101を介して、第2の共通のノード105を介して、ベースバンドプロセッサ集積回路103のセンス2ターミナル127へ駆動する。移動体通信装置100のユーザが、キー「5」を押下する状況を考慮する。ベースバンドプロセッサ集積回路103内の、より精密な検知回路は、第1の電流を、センス1ターミナル126から、第1の共通のノード104を介して、ダイオード115を介して、行導体119へ、キー「5」によって作られる閉スイッチ接続を超えて、列導体123へ、抵抗器111を介して、第2の共通のノード105を介してセンス2ターミナル127までの第1の電流路を介して駆動する。単純化の目的のため、ダイオード115及び202は理想的なダイオードであると仮定すると、ダイオード115は順方向バイアスがかかり、抵抗器107には電流が流れない。ダイオード202は、逆バイアスがかかり、ダイオード202には電流が流れない。従って、この第1の電流路の全抵抗値は1R’である。1R’は、抵抗器111の抵抗値である。ベースバンドプロセッサ103内の、より精密な検知回路は、この第1の電流路の電気的特性を測定する。一例では、電気的特性は抵抗値であり、検知回路は抵抗値が1R’であることを判定する。
第1の電流路の電気的特性を測定した後、より精密な検知回路は、第2の電流を、センス2ターミナル127から、第2の共通のノード105を介して、ダイオード202を介して、列導体123へ、キー「5」によって作られる閉スイッチ接続を超えて、行導体119へ、抵抗器107を介して、第1の共通のノード104を介して、センス1ターミナル126までの第2の電流路に駆動する。再び、ダイオード202及び115は理想的なダイオードであると仮定すると、ダイオード202は順方向バイアスがかかり、抵抗器111には電流が流れない。ダイオード115は逆バイアスがかかるため、ダイオード115には電流が流れない。従って、この第2の電流路の抵抗値は1R’である。1R’は抵抗器107の抵抗値である。ベースバンドプロセッサ103内の、より精密な検知回路は、この第2の電流路の電気的特性を測定する。一例では、電気的特性は抵抗値であり、検知回路は抵抗値が1R’であることを判定する。
ダイオード114−117及び201−204の動作に起因して、行導体106−109の抵抗値は、列導体110−113の抵抗値とは独立して測定され、列抵抗器110−113の抵抗値は、行抵抗器106−109の抵抗値とは独立して測定される。キー「5」が押下される例では、列抵抗器111の抵抗値が抵抗器107の抵抗値とは独立して測定されるように、ダイオード115が第1の電流を抵抗器107から分流する。検知回路は、列抵抗器の値0R’、1R’、2R’及び3R’のうちの1つを他の値から区別して、どの列抵抗器が第1の電流路に含まれるのかを判定することができなければならない。同様に、ダイオード202は、行抵抗器107の抵抗値が、抵抗器111の抵抗値とは独立して測定されるように、第2の電流を抵抗器111から分流する。検知回路は、行抵抗器の値0R’、1R’、2R’及び3R’のうちの1つを他の値とは区別して、どの行抵抗器が第2の電流路に含まれるのかを判定することができなければならない。
図9は、図8のキーマトリクス101で押下することができる各キーについて、第1及び第2の電流路の対応する抵抗値を示す表である。例えば、図9は、「5」のキーが押下された場合、第1の電流路は1R’の抵抗値を有し、第2の電流路は1R’の抵抗値を有することを示すことに留意されたい。表中、「R−>C」は、行導体から列導体への電流フローを表し、「C−>R」は、列導体から行導体への電流フローを表す。図6及び図7の実施形態において、より精密な検知回路は約0オームから約33Kオームまでに渡る抵抗値を検知することができなければならなかったが、図8及び図9の実施形態における、より精密な検知回路は、(R’が1Kオームである例において)約0オームから約3Kオームまでに渡る抵抗値を検知することができさえすればよい。この0Kから3Kオームの範囲内で、4つの抵抗値の範囲のうちのどの1つに検知された抵抗値が該当するかを判定することができる必要があるだけである。このことは、図6及び図7の実施形態における精密な検知回路に対する、より厳しい設計上の要求に比較して、精密な検知回路に対する設計上の要求を軽減する。図6及び図8の例は、ゼロ抵抗値を採用していることに留意されたい。しかしながら、他の例では、ゼロ抵抗値は存在しない。例えば、図8では、列抵抗器の値は1Kオーム、2Kオーム、3Kオーム、及び4Kオームであってよく、行抵抗器の値は1Kオーム、2Kオーム、3Kオーム、及び4Kオームであってよい。
図6及び図8の回路におけるダイオードは、回路動作の説明を単純化するために理想的なダイオードであるとして上述したが、ダイオードは理想的ではなく、むしろ現実のダイオードであることが理解される。ダイオードは、シリコンダイオード、ゲルマニウムダイオード、ショットキーダイオード、又は別のタイプのダイオード若しくは整流要素であってよい。現実のダイオードは、順方向の電圧降下をもたらし、非線形の電流電圧(IV)特性を有する。キースキャニング回路における消費電力を低減するには、第1及び第2の電流を小さな電流値に保つことが望ましいであろう。しかしながら、低い電流では、順方向バイアスがかかったダイオードの抵抗値は、回路の行抵抗器及び列抵抗器の抵抗値の測定に干渉するのに充分なほど大きくなり得る。
図10は、第3の新規な面に係る移動体通信装置100内のキースキャニングシステムの第3の例の簡略図である。キースキャニングシステム300は、図10のシステム300が、図8の8個のダイオード114−117及び201−204ではなく、8個のNチャネル電界効果トランジスタ301−308を備えることを除いて、図8のシステム200と同じ概略的な構造を有する。トランジスタ301−304のゲートは、互いに結合され、また第2の共通のノード105に結合される。トランジスタ305−308のゲートは、互いに結合され、また第1の共通のノード104に結合される。
図10の実施形態は、ベースバンドプロセッサ103内のより精密な検知回路が、キー押下イベントの期間に、センス2ターミナル127に対してセンス1ターミナル126に正の電圧を印加したとき、第1の共通のノード104の正の電圧が導体309によってトランジスタ305−308のゲートに結合されることを除いて、図8の実施形態と同様の方法で動作する。一実施形態において、2.0ボルトが第1の共通のノード104にかかり、グラウンド電位が第2の共通のノード105に印加される。従って、トランジスタ305−308は、オンにされ、導通される。他方、トランジスタ301−304のゲートは、それらが導体310によって第2の共通のノード105に結合されていることに起因して、グラウンド電位に保持される。それ故に、トランジスタ301−304は、オフにされ、非導通になる。従って、この状態の期間にキー「5」が押下された状態にある場合、第1の電流は、センス1ターミナル126から、第1の共通のノード104を介して、抵抗器107を介して、行導体119を介して、キー「5」によって作られた閉スイッチ接続を超えて、列導体123へ、導通したトランジスタ306を介して、第2の共通のノード105を介して、センス2ターミナル127へ流れる。導通したトランジスタ306は、第1の電流を抵抗器111から分流する。この第1の電流路の全抵抗値は抵抗器107の抵抗値R’である。ベースバンドプロセッサ103内の精密な検知回路は、この第1の電流路の電気的特性(例えば、抵抗値)を測定する。
次に、ベースバンドプロセッサ103内の精密な検知回路は、キー押下イベントの期間に、センス1ターミナル126に対してセンス2ターミナル127に正の電圧を印加する。第2の共通のノード105への正の電圧は、導体310によってトランジスタ301−304のゲートに結合される。2.0ボルトが第2の共通のノード105にかかり、グラウンド電位が第1の共通のノード104に印加される。それ故に、トランジスタ301−304は、オンにされ、導通される。他方、トランジスタ305−308のゲートは、それらが導体309によって第1の共通のノード104に結合されていることに起因して、グラウンド電位に保持される。従って、トランジスタ305−308は、オフにされ、非導通になる。キー「5」が押下された状態にある、上述した状態において、第2の電流が、センス2ターミナル127から、第2の共通のノード105を介して、抵抗器111を介して、列導体123を介して、キー「5」によって作られた閉スイッチ接続を超えて、行導体119へ、導通したトランジスタ302を介して、第1の共通のノード104を介して、センス1ターミナル126へ流れる。導通したトランジスタ302は、電流を抵抗器107から分流する。この第2の電流路の全抵抗値は、抵抗器111の抵抗値R’である。ベースバンドプロセッサ103内の精密な検知回路は、この第2の電流路の電気的特性(例えば、抵抗値)を測定する。ベースバンドプロセッサ103内の検知回路は次いで、第1及び第2の電流路の測定値を用いて、キーマトリクス101のキーのいずれが押下されたのかを判定する。
図11は、図10のキーマトリクス101で押下することができる各キーについて、第1及び第2の電流路の対応する抵抗値を示す表である。図11は、図9と同一である。図8のダイオード114−117及び201−204は、低電流条件下では、第1及び第2の電流路の測定値に干渉するのに充分な大きさの順方向バイアス抵抗を有し得るが、図10のトランジスタ106−109及び305−308は、実質的に導通、又は実質的に非導通になるように制御される。トランジスタ106−109及び305−308は、それらのドレイン・ソース・オン抵抗(Rds(on))が抵抗値R’と比較して非常に低くなるような大きさにされる(sized)。それ故に、図10の実施形態は、図8の実施形態でできるよりも低い第1及び第2の電流を用いて動作させることができる。
図6、図8及び図10の実施形態において、抵抗器とダイオードとトランジスタは、移動体通信装置100のフレキシブルプリント基板(FPC)に、又はプリント基板(PCB)に配置される別個のコンポーネントであってよい。抵抗器とダイオードとトランジスタは、キーマトリクス101の一部であるコンポーネントであってもよい。しかしながら、図6、図8及び図10の実施形態のうちのいずれの抵抗器、ダイオード及びトランジスタも、他の実施形態では集積回路上に一体化され得る。
図12は、第4の新規な面に係る移動体通信装置100内のキースキャニングシステムの第4の例の図である。ベースバンドプロセッサ集積回路103とキーマトリクス101に加えて、キースキャニングシステム400は新規な集積回路401を備える。図13は、新規な集積回路401の内容を示す図である。新規な集積回路401は、標準的なCMOS半導体プロセスを用いて製造され、キーマトリクス101の行導体118−121の各々について1つのターミナルを有する。図12中の参照符号402−405は、これらのターミナルを示す。集積回路401はまた、キーマトリクス101の列導体122−125の各々について1つのターミナルを有する。図12の参照符号406−409は、これらのターミナルを示す。集積回路401はまた、ベースバンドプロセッサ集積回路103のセンス1ターミナル126と第1の共通のノード104に結合するためのターミナル410を有する。集積回路401はまた、ベースバンドプロセッサ集積回路103のセンス2ターミナル127と第2の共通のノード105に結合するためのターミナル411を有する。
図13に示されるように、集積回路401の回路構成は、付加的な参照抵抗器412が設けられている以外は、図10の実施形態の抵抗器及びトランジスタ回路の集積である。抵抗器412の第1の導線は第1の共通のノード104に結合され、抵抗器412の第2の導線は第2の共通のノード105に結合される。抵抗器が集積抵抗器(例えば、ポリシリコン抵抗器)である、図12及び図13の実施形態では、種々の抵抗器R1−R9の相対抵抗値は、互いに追跡する(track)傾向があるが、抵抗器の絶対抵抗値は処理、電圧及び気温によって変化し得る。ベースバンドプロセッサ集積回路によって測定されるものは、第1の及び第2の電流路の実際の抵抗値である。それ故に、ベースバンドプロセッサ103内の検知回路は、どのキーも押下されていない期間に、参照抵抗器412の抵抗値を測定する。従って、種々のトランジスタ301−308がオンにされ、導通し得たとしても、キーマトリクス101に電流が流れることはできない。測定された抵抗値は次いで、キー検出動作の期間の第1及び第2の電流の測定値を較正するのに用いられる。参照抵抗値412の周期的な測定及び関連付けられた較正以外は、ベースバンドプロセッサ集積回路103内の検知回路の動作は、図10の実施形態と大部分は同じである。図12及び図13の特定の実施形態における参照抵抗器412の抵抗値は、各キーの押下状態について第1の電流路と第2の電流路との双方の抵抗値と並行する。それ故に、参照抵抗器412の抵抗値は、測定された抵抗値の大きさに影響を及ぼすが、第1及び第2の電流路の異なる抵抗値が測定されることと、互いに適当に区別されることを阻まない。
集積回路401を移動体通信装置100に設けることは、別の集積回路を必要とし、従って望ましくないコストを移動体通信装置100に追加するが、集積回路401の製造コストは、図2のキースキャンコントローラ集積回路12といった専用のキースキャンコントローラ集積回路を設けるコストよりも有意に低価になり得る。新規な集積回路401は、極めて単純であるのに対して、キースキャンコントローラ集積回路12は通常、かなりの量のデジタルロジックを必要とする。例えば、市販の(off-the-shelf)キースキャンコントローラは、プロセッサとメモリと他のインタフェース回路を伴うマイクロコントローラであり得る。あるいは、市販のキースキャンコントローラは、インタフェース回路とデジタルロジックの専用の状態機械を伴い得る。そのような市販のキースキャンコントローラはより複雑であるため、図13に図示される単純な回路よりも製造するのに費用がかかる。また、そのような市販のキースキャンコントローラの供給業者は、一般に彼らのキースキャンコントローラの販売から利益を上げる。この利益は移動体通信装置100の製造業者にとって高い製造コストに換算される。新規な集積回路401を共通のキースキャンコントローラの代替物として用いることで、移動体通信装置100の製造業者は、キースキャンコントローラの供給業者に支払われるべき利益の額だけ移動体通信装置のコストを削減することができる。
図6、図8及び図10の回路についての上記の記載では、抵抗器が図で示される正確な抵抗値を有するように作られていると仮定した。しかしながら、実際の回路が製造されると、実際の抵抗器はある範囲に収まる異なる抵抗値を有する。この抵抗値は「許容差(tolerance)」内にあると言われる。例えば、10Kオームの名目抵抗値を有するべき所与の抵抗器は、実際には最大で10%まで変化する抵抗値を有し得る。種々の許容差でその抵抗値が変化する抵抗器を入手することができる。例えば、その抵抗値が10%未満で変化する抵抗器、5%未満で変化する抵抗器、1%未満で変化する抵抗器を用いることができる。図6の実施形態では、抵抗器は、実際の抵抗器の値のあらゆる条件及び置換において、ベースバンドプロセッサ集積回路103内の検知回路が、どの列抵抗器を介して第1の電流が流れるのか適当に判定でき、またどの行抵抗器を介して第2の電流が流れるのかを適当に判定できるような値と許容差を有するように選択される。抵抗器110−113の実際の抵抗値は重複しない。図7の第2の電流路の抵抗値の4つのグループの間で重複はない。同様に、図8の実施形態において、抵抗器の値及び許容差は、行抵抗器106−109の実際の抵抗値の間で重複せず、列抵抗器110−113の実際の抵抗値の間で重複しないように選択される。同様に、図10の実施形態において、抵抗器の値及び許容差は、行抵抗器106−109の実際の抵抗値の間で重複せず、列抵抗器110−113の実際の抵抗値の間で重複しないように選択される。
図14は、図12及び図13の実施形態における各単独のキー押下条件について第1の電流路及び第2の電流路の抵抗値の範囲を示す表である。抵抗値の範囲は、5%の抵抗器である抵抗器R1−R9に起因する。図14から分かるように、単独のキーが押下されたとき、電流路(第1の電流路又は第2の電流路のいずれか)の抵抗値は、4つの重複しない範囲のうちの1つにある。第1の範囲は864から955オームである。第2の範囲は1713−1893オームである。第3の範囲は2357−2605オームである。第4の範囲は3037−3357オームである。これら4つの範囲は互いに重複しないため、ベースバンドプロセッサ集積回路103内の検知回路は、ある範囲内の検知された抵抗値を別の範囲内の検知された抵抗値と適当に区別することができる。第1及び第2の電流路の測定値が属する範囲を判定することで、検知回路は表中の行を識別し、押下された特定のキーを行から識別する。
しかしながら、図14はまた、検知回路が2つのキーが同時に押下されたときを判定することができるという図12及び図13の実施形態の別の新規な面を示す。表の最後の12行は、押下できる2つのキーの異なる順列(permutations)を示す。例えば、「押下されたキー」列の「列1及び列2」という項目を有する行は、第1のキーの列のキーが第2のキーの列のキーが押下されるのと同時に押下された場合、第1の電流路の抵抗値がどの抵抗値の範囲にあるかを示す。抵抗値の範囲611−675オームは、如何なる単独のキーが押下されている条件の間も第1の電流の抵抗値の範囲と重複しないことに留意されたい。同様に、図14の次の行は、2つの異なるキーの列のどのキーが押下されるかに関わらず、第1の電流路の抵抗値は、如何なる単独のキー押下の条件の間も抵抗値の範囲と重複しないことに留意されたい。従って、検知回路が第1の電流路の抵抗値の測定を行い、単独のキー押下(又はキー非押下)条件に対応する抵抗値の範囲のいずれにも収まらない抵抗値を検出した場合、検知回路は、2つのキーが押下されたと判定する。同様に、図14の最後の6行は、任意の2つの行の2つのキーが同時に押下されたときの第2の電流路の抵抗値の範囲を示す。繰り返しになるが、表の最後の6行に示される第2の電流路の抵抗値の範囲は、任意の単独のキーが押下されるときの第2の電流路の如何なる抵抗値の範囲とも重複しない。従って、検知回路が第2の電流路の抵抗値の測定を行い、単独のキー押下(又はキー非押下)条件の抵抗値の範囲のいずれにも収まらない抵抗値を検出した場合、検知回路は2つのキーが押下されたと判定する。
図15は、一つの新規な面に係る方法の単純化したフローチャートである。キー押下状態の期間、第1の電流が、第1の共通のノードから、キーマトリクスを介して、第2の共通ノードまでの第1の電流路を介して駆動される(ステップ500)。この第1の電流が流れている期間、電気的特性の第1の測定がなされる(ステップ501)。一例において、該電気的特性は第1の電流路の抵抗値である。次に、同じキー押下状態の期間、第2の電流が、第2の共通のノードから、キーマトリクスを介して、第1の共通のノードまで第2の電流路を介して駆動される(ステップ502)。第2の電流が流れている期間、電気的特性の第2の測定がなされる(ステップ503)。次いで、第1及び第2の測定の結果を用いて、キーマトリクスのどのキーが押下されたかを識別する(ステップ504)。図15の方法の一部の例では、2つの測定を行っている期間に2つのキーが同時に押下された場合、第1及び第2の測定を用いて、2つ以上のキーが同時に押下されたことが判定される。図15の方法の一つの例では、ベースバンドプロセッサ集積回路内の2線キーマトリクスインタフェースが第1及び第2の電流をキーマトリクスに2線接続を介して駆動するが、キーマトリクスは30個よりも多いキーを備える。しかしながら、2線キーマトリクスインタフェースと、関連する双方向のキースキャニング回路は、ベースバンドプロセッサ集積回路で用いられる必要はなく、むしろ広い適応性を有し、多くの異なるタイプの集積回路の一部として組み込まれることができる。2線キーマトリクスインタフェースと、関連する双方向のキースキャニング回路は、専用のキースキャンコントローラ集積回路の形で実現することができる。
一部の特定の実施形態は、説明の目的で上述されたが、本特許文献の教示は一般的な適応性を有し、上述された特定の実施形態に限定されるものではない。非線形の複雑でない抵抗回路を伴う上述された方法及び回路に加えて、図6、図8、図10及び図13の実施形態において、単純な非線形の抵抗に代えて複雑な非線形抵抗回路と共に他の同様の双方向の検知技術を用いることもできる。例えば、周波数制限回路のコンポーネント(frequency-band-limiting circuit components)は、行インピーダンスと列インピーダンスが異なる周波数で独立して測定することができるように、図3の実施形態に組み込むことができる。キャパシタンス及び/又はインダクタンスを用いて、行導体の終端の第1の電気的成分のインピーダンスを、列導体の終端の第2の電気的成分のインピーダンスと実質的に独立して測定されることを可能にすることができ、逆もまた同様である。第1及び第2の電気的成分は、異なる周波数依存のインピーダンスを有することができる。第1及び第2の電流は、非線形抵抗回路が周波数依存の抵抗値を有する同一の方向にキーマトリクスを介して流れることができる。例えば、第1の周波数で、第1の周波数依存のインピーダンスは、第2の抵抗器の抵抗値が第1の抵抗器の抵抗値とは独立して測定できるように、電流を第1の抵抗器から分流する。第2の周波数で、第2の周波数依存のインピーダンスは、第1の抵抗器の抵抗値が第2の抵抗器とは独立して測定できるように第2の抵抗器から電流を分流する。双方の周波数で、電流フローの方向は同一である。別個の抵抗器が上述されているが、抵抗器はこれらを別個のコンポーネントではなくむしろ移動体通信装置のプリント基板(PCB)又はフレキシブルプリント回路(FPC)又はキーマトリクス又は別の部分の一体的な部分であるように設けてもよい。キー押下検出動作の期間に第1及び第2の電流を流させる順番は重要ではない。第1の電流をキーマトリクスに最初に駆動することもできるし、第2の電流をキーマトリクスに最初に駆動することもできる。従って、記載された特定の実施形態の種々の特徴の種々の変形、適合、及び組み合わせは、以下に示される特許請求の範囲から逸脱することなく実施することができる。

Claims (38)

  1. 第1の共通のノードと、
    第1の導線及び第2の導線を有する第1の抵抗器であって、前記第1の導線は前記第1の共通のノードに結合される、第1の抵抗器と、
    第1の導線及び第2の導線を有する第2の抵抗器であって、前記第1の導線は前記第1の共通のノードに結合される、第2の抵抗器と、
    第2の共通のノードと、
    第1の導線及び第2の導線を有する第3の抵抗器であって、前記第1の導線は前記第2の共通のノードに結合される、第3の抵抗器と、
    第1の導線及び第2の導線を有する第4の抵抗器であって、前記第1の導線は前記第2の共通のノードに結合される、第4の抵抗器と、
    第1の導体、第2の導体、第3の導体、第4の導体、第1のキー、第2のキー、第3のキー及び第4のキーを有するキーマトリクスであって、前記第1の導体は前記第1の抵抗器の前記第2の導線に結合され、前記第2の導体は前記第2の抵抗器の前記第2の導線に結合され、前記第3の導体は前記第3の抵抗器の前記第2の導線に結合され、前記第4の導体は前記第4の抵抗器の前記第2の導線に結合され、前記第1のキーの押下は前記第1の導体を前記第3の導体に結合させ、前記第2のキーの押下は前記第1の導体を前記第4の導体に結合させ、前記第3のキーの押下は前記第2の導体を前記第3の導体に結合させ、前記第4のキーの押下は前記第2の導体を前記第4の導体に結合させる、キーマトリクスと、
    第1の導線及び第2の導線を有する第1のダイオードであって、前記第1の導線は前記第1の抵抗器の前記第1の導線に結合され、前記第2の導線は前記第1の抵抗器の前記第2の導線に結合される、第1のダイオードと、
    第1の導線及び第2の導線を有する第2のダイオードであって、前記第1の導線は前記第2の抵抗器の前記第1の導線に結合され、前記第2の導線は前記第2の抵抗器の前記第2の導線に結合される、第2のダイオードと
    を備える、回路。
  2. 第1の導線及び第2の導線を有する第3のダイオードであって、前記第1の導線は前記第3の抵抗器の前記第1の導線に結合され、前記第2の導線は前記第3の抵抗器の前記第2の導線に結合される、第3のダイオードと、
    第1の導線及び第2の導線を有する第4のダイオードであって、前記第1の導線は前記第4の抵抗器の前記第1の導線に結合され、前記第2の導線は前記第4の抵抗器の前記第2の導線に結合される、第4のダイオードと
    を更に備える、請求項1記載の回路。
  3. 前記第1の抵抗器は抵抗値R1を有し、前記第2の抵抗器は抵抗値R2を有し、前記第3の抵抗器は抵抗値R3を有し、前記第4の抵抗器は抵抗値R4を有し、R3とR4は実質的に異なる抵抗値であり、R1はR3よりも大きく、R1はR4よりも大きく、R2からR1を引いたものはR3よりも大きく、R2からR1を引いたものはR4よりも大きい、請求項1記載の回路。
  4. 前記第1の抵抗器は抵抗値R1を有し、前記第2の抵抗器は抵抗値R2を有し、前記第3の抵抗器は抵抗値R3を有し、前記第4の抵抗器は抵抗値R4を有し、R2はR1よりも大きく、R2はR3よりも大きく、R4はR1よりも大きく、R4はR3よりも大きい、請求項2記載の回路。
  5. 前記第1の共通のノードから前記第2の共通のノードまで第1の電流を駆動し、また、前記第2の共通のノードから前記第1の共通のノードまで第2の電流を駆動する集積回路
    を更に備える、請求項1記載の回路。
  6. 前記キーマトリクスは、30個よりも多いキーを備え、前記第1の共通のノードが前記第2の共通のノードに対して第1の電圧極性を有する場合、前記30個のキーのうちの任意の単独のキーの押下は、前記第1の共通のノードから前記第2の共通のノードまで前記キーマトリクスを介した電流路を存在させる、請求項1記載の回路。
  7. 前記キーマトリクスは、30個よりも多いキーを備え、前記第1の共通のノードが前記第2の共通のノードに対して第1の電圧極性を有する場合、前記30個のキーのうちのキーの押下は、前記第1の共通のノードから前記第2の共通のノードまで前記キーマトリクスを介した第1の電流路を存在させ、前記第1の電流路は第1の抵抗値を有し、前記第1の共通のノードが前記第2の共通のノードに対して第2の電圧極性を有する場合、前記キーの前記押下はまた、前記第2の共通のノードから前記第1の共通のノードまで前記キーマトリクスを介して第2の電流路を存在させ、前記第2の電流路は前記第1の抵抗値とは異なる第2の抵抗値を有する、請求項1記載の回路。
  8. 前記キーマトリクスは30個よりも多いキーを備え、前記回路は、
    単独のキーが押下された場合、前記キーマトリクスのどのキーが押下されたかを判定する手段を更に備え、前記手段は、前記第1の共通のノードから前記第2の共通のノードまで第1の電流を駆動し、また、前記第2の共通のノードから前記第1の共通のノードまで第2の電流を駆動する、請求項1記載の回路。
  9. 前記手段はまた、前記キーのうちの2個が押下される状態を、単独のキーが押下される状態と区別する、請求項8記載の回路。
  10. 前記キーマトリクスは30個よりも多い数のキーを備え、前記回路は、
    単独のキーが押下された場合、前記キーマトリクスのうちのどのキーが押下されたのかを判定する手段を更に備え、前記手段は、前記第1の共通のノードから前記第2の共通のノードへ第1の電流を駆動し、また、前記第2の共通のノードから前記第1の共通のノードへ第2の電流を駆動する、請求項2記載の回路。
  11. 前記手段はまた、前記キーのうちの2個が押下される状態を、単独のキーが押下される状態と区別する、請求項10記載の回路。
  12. 第1の導線及び第2の導線を有する第5の抵抗器であって、前記第1の導線は前記第1の共通のノードに結合され、第2の抵抗器は前記第2の共通のノードに結合される、第5の抵抗器
    を更に備える、請求項1記載の回路。
  13. 前記キーマトリクスは30個よりも多いキーを備え、前記第1の抵抗器、前記第2の抵抗器、前記第3の抵抗器、前記第4の抵抗器、前記第1のダイオード及び前記第2のダイオードは、単独の集積回路上に集積される、請求項1記載の回路。
  14. 前記キーマトリクスは30個よりも多いキーを備え、前記第1の抵抗器、前記第2の抵抗器、前記第3の抵抗器、前記第4の抵抗器、前記第1のダイオード、前記第2のダイオード、前記第3のダイオード及び前記第4のダイオードは、単独の集積回路上に集積される、請求項2記載の回路。
  15. (a)第1の電流を、第1の共通のノードから、キーマトリクスを介して、第2の共通のノードまでの第1の電流路を介して駆動し、前記第1の電流は、前記キーマトリクスの複数のキーのうちの1つが押下されたときに前記第1の電流路を介して流れ、
    (b)(a)の前記第1の電流の前記流れの期間に、電気的特性の第1の測定を行い、
    (c)第2の電流を、前記第2の共通のノードから、前記キーマトリクスを介して、前記第1の共通のノードまでの第2の電流路を介して駆動し、前記第2の電流は、前記1つのキーが押下されたときに前記第2の電流路を流れ、
    (d)(c)の前記第2の電流の前記流れの期間に、電気的特性の第2の測定を行い、
    (e)前記第1及び第2の測定を用いて前記1つのキーを識別する
    方法。
  16. 前記第1の電流路は、前記第1の共通のノードと前記第2の共通のノードとの間に第1の抵抗値を有し、第2の電流路は、前記第1の共通のノードと前記第2の共通のノードとの間に第2の抵抗値を有し、前記第1の抵抗値は前記第2の抵抗値とは実質的に異なる、請求項15記載の方法。
  17. 前記第1の電流はダイオードを介してではなく、主に抵抗器を介して流れ、前記抵抗器の第1の導線は前記ダイオードの第1の導線に結合され、前記抵抗器の第2の導線は前記ダイオードの第2の導線に結合され、前記第2の電流は前記抵抗器を介してではなく、主に前記ダイオードを介して流れる、請求項15記載の方法。
  18. 前記キーマトリクスは30個よりも多いキーを備える、請求項15記載の方法。
  19. 前記電気的特性は、前記第1の共通のノードと前記第2の共通のノードとの間の抵抗値、前記第1の共通のノードと前記第2の共通のノードとの間の電圧、及び前記第1の共通のノードと前記第2の共通のノードとの間を流れる電流から成る組のうちから選択される、請求項15記載の方法。
  20. 集積回路は、(a)で前記第1の電流を駆動し、(c)で前記第2の電流を駆動し、(e)で前記単独のキーを識別する、請求項15記載の方法。
  21. 前記第1の電流は、トランジスタを介してではなく、主に抵抗器を介して流れ、前記抵抗器の第1の導線は前記トランジスタの第1の導線に結合され、前記抵抗器の第2の導線は前記トランジスタの第2の導線に結合され、前記第2の電流は、前記抵抗器を介してではなく、主に前記トランジスタを介して流れ、前記トランジスタは前記第1の電流が(a)で流れるときに実質的に非導通になるように制御され、前記トランジスタは前記第2の電流が(c)で流れるとき実質的に導通するように制御される、請求項15記載の方法。
  22. (f)前記第1の共通のノードから、前記キーマトリクスを介して、前記第2の共通のノードまで、第3の電流を駆動し、前記第3の電流の前記流れの期間に、電気的特性の第3の測定を行い、前記第3の測定を用いて前記キーマトリクスの2個以上のキーが同時に押下されたことを判定する、
    ことを更に備える、請求項15記載の方法。
  23. 第1の共通のノードと、
    第1の導線及び第2の導線を有する第1の抵抗器であって、前記第1の導線は前記第1の共通のノードに結合される、第1の抵抗器と、
    第1の導線及び第2の導線を有する第2の抵抗器であって、前記第1の導線は前記第1の共通のノードに結合される、第2の抵抗器と、
    第2の共通のノードと、
    第1の導線及び第2の導線を有する第3の抵抗器であって、前記第1の導線は前記第2の共通のノードに結合される、第3の抵抗器と、
    第1の導線及び第2の導線を有する第4の抵抗器であって、前記第1の導線は前記第2の共通のノードに結合される、第4の抵抗器と、
    第1の導体、第2の導体、第3の導体、第4の導体、第1のキー、第2のキー、第3のキー及び第4のキーを有するキーマトリクスであって、前記第1の導体は前記第1の抵抗器の前記第2の導線に結合され、前記第2の導体は前記第2の抵抗器の前記第2の導線に結合され、前記第3の導体は前記第3の抵抗器の前記第2の導線に結合され、前記第4の導体は前記第4の抵抗器の前記第2の導線に結合され、前記第1のキーの押下は前記第1の導体を前記第3の導体に結合させ、前記第2のキーの押下は前記第1の導体を前記第4の導体に結合させ、前記第3のキーの押下は前記第2の導体を前記第3の導体に結合させ、前記第4のキーの押下は前記第2の導体を前記第4の導体に結合させる、キーマトリクスと、
    第1の導線及び第2の導線を有する第1のトランジスタであって、前記第1の導線は前記第1の抵抗器の前記第1の導線に結合され、前記第2の導線は前記第1の抵抗器の前記第2の導線に結合される、第1のトランジスタと、
    第1の導線及び第2の導線を有する第2のトランジスタであって、前記第1の導線は前記第2の抵抗器の前記第1の導線に結合され、前記第2の導線は前記第2の抵抗器の前記第2の導線に結合される、第2のトランジスタと
    を備える、回路。
  24. 第1の導線及び第2の導線を有する第3のトランジスタであって、前記第1の導線は前記第3の抵抗器の前記第1の導線に結合され、前記第2の導線は前記第3の抵抗器の前記第2の導線に結合される、第3のトランジスタと、
    第1の導線及び第2の導線を有する第4のトランジスタであって、前記第1の導線は前記第4の抵抗器の前記第1の導線に結合され、前記第2の導線は前記第4の抵抗器の前記第2の導線に結合される、第4のトランジスタと
    を更に備える、請求項23記載の回路。
  25. 前記第1のトランジスタは制御入力線を有し、前記第2のトランジスタは制御入力線を有し、前記第1及び第2のトランジスタの前記制御入力線は互いに結合され、また、第2の共通のノードに結合される、請求項23記載の回路。
  26. 前記第1のトランジスタは制御入力線を有し、前記第2のトランジスタは制御入力線を有し、前記第1及び第2のトランジスタの前記制御入力線は互いに結合され、また、前記第2の共通のノードに結合され、前記第3のトランジスタは制御入力線を有し、前記第4のトランジスタは制御入力線を有し、前記第3及び第4のトランジスタの前記制御入力線は互いに結合され、また、前記第1の共通のノードに結合される、請求項24記載の回路。
  27. 前記第1の抵抗器は抵抗値R1を有し、前記第2の抵抗器は抵抗値R2を有し、前記第3の抵抗器は抵抗値R3を有し、前記第4の抵抗器は抵抗値R4を有し、R3とR4は実質的に異なる抵抗値であり、R1はR3とR4の双方よりも大きく、R2からR1を引いたものはR3よりも大きく、R2からR1を引いたものはR4よりも大きい、請求項23記載の回路。
  28. 前記第1の抵抗器は抵抗値R1を有し、前記第2の抵抗器は抵抗値R2を有し、前記第3の抵抗器は抵抗値R3を有し、前記第4の抵抗器は抵抗値R4を有し、R2はR1よりも大きく、R2はR3よりも大きく、R4はR1よりも大きく、R4はR3よりも大きい、請求項24記載の回路。
  29. 前記キーマトリクスは30個よりも多いキーを供え、前記30個のキーのうちの任意の単独のキーが押下されたとき、前記第1の共通のノードと前記第2の共通のノードとの間で異なる時間に第1の電流路と第2の電流路との双方が前記キーマトリクスを介して延長させられる、請求項23記載の回路。
  30. 第1の電流を前記第1の電流路に流させ、第2の電流を前記第2の電流路に流させる、前記第1及び第2のトランジスタを制御する集積回路
    を更に備える、請求項29記載の回路。
  31. 単独のキーが押下された場合、押下されたキーのアイデンティティを判定し、2個のキーが押下された状態を単独のキーが押下された状態と区別することができる回路
    を更に備える、請求項23記載の回路。
  32. 非線形抵抗回路が第1の抵抗値を有するとき、キー押下イベントの期間にキーマトリクスの前記非線形抵抗回路を介して第1の電流を駆動するように適合された2線キーマトリクスインタフェースを備え、前記2線キーマトリクスインタフェースはまた、前記非線形抵抗回路が第2の抵抗値を有するとき、前記キー押下イベントの期間に前記キーマトリクスの前記非線形抵抗回路を介して第2の電流を駆動するように適合される、集積回路。
  33. 前記2線キーマトリクスインタフェースは、第1のターミナルと第2のターミナルとを備え、前記2線キーマトリクスインタフェースは前記第1の電流を前記第1のターミナルから駆動し、前記第1の電流を前記第2のターミナルで受け取るように適合され、前記2線キーマトリクスインタフェースは、前記第2の電流を前記第2のターミナルから駆動し、前記第2の電流を前記第1のターミナルで受け取るように適合される、請求項32記載の集積回路。
  34. 前記2線キーマトリクスインタフェースは、第1のターミナルと第2のターミナルとを備え、前記2線キーマトリクスインタフェースは前記第1の電流を前記第1のターミナルから駆動し、前記第1の電流を前記第2のターミナルで受け取るように適合され、前記2線キーマトリクスインタフェースは、前記第2の電流を前記第1のターミナルから駆動し、前記第2の電流を前記第2のターミナルで受け取るように適合される、請求項32記載の集積回路。
  35. 前記第1の電流は第1の周波数を有し、前記第2の電流は第2の周波数を有する、請求項32記載の集積回路。
  36. 前記集積回路は、前記キーマトリクスの複数のキーのうちのいずれが押下されたかを前記キー押下イベントの期間に判定する、請求項32記載の集積回路。
  37. 前記非線形抵抗回路は、
    第1の導線及び第2の導線を有する抵抗器と、
    第1の導線及び第2の導線を有するダイオードであって、前記ダイオードの前記第1の導線は前記抵抗器の前記第1の導線に結合され、前記ダイオードの前記第2の導線は前記抵抗器の前記第2の導線と結合される、請求項36記載の集積回路。
  38. 前記非線形抵抗回路は、
    第1の導線及び第2の導線を有する抵抗器と、
    ソース及びドレインを有するトランジスタであって、前記トランジスタの前記ソースは前記抵抗器の前記第1の導線に結合され、前記トランジスタの前記ドレインは前記抵抗器の前記第2の導線と結合される、請求項36記載の集積回路。
JP2009516684A 2006-06-20 2007-06-19 移動体装置におけるキーマトリクスへの2線接続 Expired - Fee Related JP5139427B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US81529706P 2006-06-20 2006-06-20
US60/815,297 2006-06-20
US11/680,036 US8471733B2 (en) 2006-06-20 2007-02-28 Two-wire connection to a key matrix in a mobile device
US11/680,036 2007-02-28
PCT/US2007/071585 WO2007149872A2 (en) 2006-06-20 2007-06-19 Two-wire connection to a key matrix in a mobile device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011164069A Division JP2012009039A (ja) 2006-06-20 2011-07-27 移動体装置におけるキーマトリクスへの2線接続

Publications (2)

Publication Number Publication Date
JP2009541862A true JP2009541862A (ja) 2009-11-26
JP5139427B2 JP5139427B2 (ja) 2013-02-06

Family

ID=38596882

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009516684A Expired - Fee Related JP5139427B2 (ja) 2006-06-20 2007-06-19 移動体装置におけるキーマトリクスへの2線接続
JP2011164069A Pending JP2012009039A (ja) 2006-06-20 2011-07-27 移動体装置におけるキーマトリクスへの2線接続

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011164069A Pending JP2012009039A (ja) 2006-06-20 2011-07-27 移動体装置におけるキーマトリクスへの2線接続

Country Status (6)

Country Link
US (1) US8471733B2 (ja)
EP (1) EP2030326A2 (ja)
JP (2) JP5139427B2 (ja)
KR (1) KR20090033240A (ja)
TW (1) TW200812339A (ja)
WO (1) WO2007149872A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471733B2 (en) * 2006-06-20 2013-06-25 Qualcomm Incorporated Two-wire connection to a key matrix in a mobile device
US9016965B1 (en) * 2009-07-31 2015-04-28 Kevin R. Stoops Keyboard/keyboard enclosure
CN102075194B (zh) * 2009-11-23 2015-03-11 鸿富锦精密工业(深圳)有限公司 键盘扫描电路和方法及电子设备
TWI501114B (zh) * 2009-12-31 2015-09-21 Universal Scient Ind Shanghai 鍵盤掃描裝置及其按鍵矩陣電路與其掃描方法
CN102299985A (zh) * 2010-06-25 2011-12-28 上海三旗通信科技有限公司 一种采用扩展i/o方式的手机全键盘
TWI439062B (zh) * 2010-07-02 2014-05-21 Generalplus Technology Inc 遙控晶片發射碼選碼之系統
CN103368581B (zh) * 2012-03-28 2016-05-04 光宝电子(广州)有限公司 键盘扫描方法及应用该方法的键盘
JP2016086239A (ja) * 2014-10-23 2016-05-19 ファナック株式会社 キーボード
TWI581569B (zh) * 2015-12-14 2017-05-01 聯陽半導體股份有限公司 電子裝置及其按鍵狀態的偵測方法
US10345920B2 (en) 2016-05-18 2019-07-09 Kevin R. Stoops Keyboard/keyboard enclosure
US10936087B2 (en) 2016-05-18 2021-03-02 Kevin R. Stoops Keyboard assembly
USD948991S1 (en) 2017-05-18 2022-04-19 Kevin R. Stoops Bracket

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208115A (ja) * 1985-03-12 1986-09-16 Toska Co Ltd 入力装置
JPS6355617A (ja) * 1986-08-27 1988-03-10 Canon Inc キ−入力装置
JPS63206819A (ja) * 1987-02-23 1988-08-26 Minolta Camera Co Ltd キ−入力装置
JPS63211012A (ja) * 1987-02-27 1988-09-01 Nec Home Electronics Ltd キ−ボ−ド
JPS63211419A (ja) * 1987-02-27 1988-09-02 Minolta Camera Co Ltd キ−入力装置
JPH05313803A (ja) * 1992-05-01 1993-11-26 Funai Electric Co Ltd キースイッチ入力回路
JPH0636643A (ja) * 1992-07-20 1994-02-10 Oki Data Syst:Kk 操作スイッチの検出回路
US5424731A (en) * 1991-06-24 1995-06-13 The United States Of America As Represented By The United States Department Of Energy Remote two-wire data entry method and device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1525030A (fr) * 1966-07-29 1968-05-17 Cit Alcatel Disposition de clavier pour numérotation par variations d'impédance
US4725816A (en) * 1984-12-10 1988-02-16 John Fluke Mfg. Co., Inc. Matrix keyboard encoder circuit
JPH02205912A (ja) 1989-02-03 1990-08-15 Fanuc Ltd マトリクス制御回路
US5274371A (en) * 1991-01-29 1993-12-28 Industrial Technology Research Institute Extended time-shared scanning keyboard interface
JP3213413B2 (ja) 1992-10-30 2001-10-02 三洋電機株式会社 スイッチ信号検出回路
US5534860A (en) * 1994-05-02 1996-07-09 Phillips; Joseph E. Multiple key array
KR100203745B1 (ko) * 1996-05-27 1999-06-15 윤종용 에이디씨-키 패드 장치 및 그의 제어방법
US5900829A (en) * 1996-07-23 1999-05-04 Motorola, Inc. Method of and apparatus for detecting key actuations
US5872561A (en) * 1997-03-31 1999-02-16 Allen-Bradley Company, Llc Fast scanning switch matrix
JP3272330B2 (ja) * 1999-08-04 2002-04-08 株式会社バーテックススタンダード キーマトリックス回路
DE10044087A1 (de) * 2000-09-07 2002-04-04 Bosch Gmbh Robert Vorrichtung zur Aktivierung eines Steuergeräts
US7256714B2 (en) * 2003-07-11 2007-08-14 Harald Philipp Keyboard with reduced keying ambiguity
US7073080B2 (en) * 2002-07-31 2006-07-04 Broadcom Corporation System and method for dynamically regulating voltage in a wireless interface device while maintaining an acceptable bit error rate
US7158056B2 (en) * 2004-07-08 2007-01-02 Cypress Semiconductor Corporation Method and apparatus for scanning a key or button matrix
US8471733B2 (en) * 2006-06-20 2013-06-25 Qualcomm Incorporated Two-wire connection to a key matrix in a mobile device
TWI307520B (en) * 2006-09-15 2009-03-11 Novatek Microelectronics Corp Key system utilizing two operation nodes to detect the status of a plurality of keys

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208115A (ja) * 1985-03-12 1986-09-16 Toska Co Ltd 入力装置
JPS6355617A (ja) * 1986-08-27 1988-03-10 Canon Inc キ−入力装置
JPS63206819A (ja) * 1987-02-23 1988-08-26 Minolta Camera Co Ltd キ−入力装置
JPS63211012A (ja) * 1987-02-27 1988-09-01 Nec Home Electronics Ltd キ−ボ−ド
JPS63211419A (ja) * 1987-02-27 1988-09-02 Minolta Camera Co Ltd キ−入力装置
US5424731A (en) * 1991-06-24 1995-06-13 The United States Of America As Represented By The United States Department Of Energy Remote two-wire data entry method and device
JPH05313803A (ja) * 1992-05-01 1993-11-26 Funai Electric Co Ltd キースイッチ入力回路
JPH0636643A (ja) * 1992-07-20 1994-02-10 Oki Data Syst:Kk 操作スイッチの検出回路

Also Published As

Publication number Publication date
EP2030326A2 (en) 2009-03-04
JP5139427B2 (ja) 2013-02-06
JP2012009039A (ja) 2012-01-12
WO2007149872A3 (en) 2008-04-17
US8471733B2 (en) 2013-06-25
US20070290889A1 (en) 2007-12-20
TW200812339A (en) 2008-03-01
WO2007149872A2 (en) 2007-12-27
KR20090033240A (ko) 2009-04-01

Similar Documents

Publication Publication Date Title
JP5139427B2 (ja) 移動体装置におけるキーマトリクスへの2線接続
JP4955724B2 (ja) タッチパネル及びタッチ検出方法
US10496230B2 (en) Touch circuit, touch sensing device, and touch sensing method
US10037926B2 (en) Apparatus and methods for through substrate via test
CN102654812B (zh) 电容电压转换电路
US7071905B1 (en) Active matrix display with light emitting diodes
KR101855338B1 (ko) 전류원을 포함하는 부유 용량 보상회로를 갖는 정전식 터치입력장치
US7532028B2 (en) Impedance matching circuit and related method thereof
US7378835B2 (en) Interleaved differential multiplexer
TWI680646B (zh) 鍵盤裝置
US20140077814A1 (en) Method and system for testing matrices and method for controlling voltage clocks
JP5193635B2 (ja) 半導体装置
CN107656169B (zh) 显示面板、显示装置和显示面板的检测方法
JPWO2007069646A1 (ja) 試験装置、及びピンエレクトロニクスカード
TWI487279B (zh) 鍵盤掃描電路和方法及電子設備
US8164489B2 (en) Key scanning circuit
US11137419B2 (en) Mutiple range current sensor techniques
US8805637B2 (en) Test element group and semiconductor device
US6831474B2 (en) Apparatus and method for testing a plurality of electrical components that are coupled to one another
US11340295B2 (en) Partitioned force-sense system for test equipment
CN101473543A (zh) 在移动装置中双线连接到按键矩阵
US20240110967A1 (en) Evaluation circuit, semiconductor device, and evaluation method
US11313903B2 (en) Pin driver and test equipment calibration
EP4314846A1 (en) Integrated circuit testing
TW202146909A (zh) 欠電壓檢測電路及利用其之控制器和電子設備

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees