JPH02205912A - マトリクス制御回路 - Google Patents
マトリクス制御回路Info
- Publication number
- JPH02205912A JPH02205912A JP1026431A JP2643189A JPH02205912A JP H02205912 A JPH02205912 A JP H02205912A JP 1026431 A JP1026431 A JP 1026431A JP 2643189 A JP2643189 A JP 2643189A JP H02205912 A JPH02205912 A JP H02205912A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- control circuit
- column
- lines
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 109
- 230000002265 prevention Effects 0.000 claims description 7
- 230000002457 bidirectional effect Effects 0.000 claims description 5
- 101001010731 Homo sapiens Intraflagellar transport protein 81 homolog Proteins 0.000 abstract description 5
- 102100030001 Intraflagellar transport protein 81 homolog Human genes 0.000 abstract description 5
- 101100004188 Arabidopsis thaliana BARD1 gene Proteins 0.000 abstract description 3
- 101100328892 Arabidopsis thaliana COL4 gene Proteins 0.000 abstract description 2
- 101100237842 Xenopus laevis mmp18 gene Proteins 0.000 abstract description 2
- 101100328883 Arabidopsis thaliana COL1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 10
- 241000969729 Apteryx rowi Species 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100444285 Arabidopsis thaliana DYAD gene Proteins 0.000 description 1
- 101100072316 Mus musculus Ift81 gene Proteins 0.000 description 1
- 101150016929 SWI1 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は数値制御装置などの制御装置のキーボード等に
使用されるマトリクス制御回路に関し、特にインタフェ
ースの信号線数を削減したマトリクス回路に関する。
使用されるマトリクス制御回路に関し、特にインタフェ
ースの信号線数を削減したマトリクス回路に関する。
従来、制御装置などで使用されるキーボードでは良く知
られるようにキースイッチ・エレメントをマトリクス状
に配置し、１列をトランジスタでロウレベルにドライブ
した時の行線の状態をレシーバでセンスすることにより
、押されているキーの位置を調べるという方式（キーマ
トリクス方式）を採用してきた。
られるようにキースイッチ・エレメントをマトリクス状
に配置し、１列をトランジスタでロウレベルにドライブ
した時の行線の状態をレシーバでセンスすることにより
、押されているキーの位置を調べるという方式（キーマ
トリクス方式）を採用してきた。
第８図は従来のキーマトリクス方式の構成を示す図であ
る。トランジスタＱｌｌ〜Ｑｌ ４（７）４個はマトリ
クス２１の列ラインＣ０ＬＩ〜Ｃ０Ｌ４を１列毎にドラ
イブし、マトリクス２１内の各スイッチの状態をレシー
バＲＶＩＩ〜ＲＶ１４の４個のレシーバで行ラインＲＯ
ＷＩ〜ＲＯＷ４がら読み取る。マトリクス２１の列ライ
ンと行ラインの交点は、スイッチＳＷＩ １とまわりこ
み防止用のダイオードＤｌｌで接続されている。゛ただ
し、第８図ではマトリクスの１個の交点のみのスイッチ
とダイオードを表し、他の交点のスイッチ及びダイオー
ドは同じ構成であるので省略しである。
る。トランジスタＱｌｌ〜Ｑｌ ４（７）４個はマトリ
クス２１の列ラインＣ０ＬＩ〜Ｃ０Ｌ４を１列毎にドラ
イブし、マトリクス２１内の各スイッチの状態をレシー
バＲＶＩＩ〜ＲＶ１４の４個のレシーバで行ラインＲＯ
ＷＩ〜ＲＯＷ４がら読み取る。マトリクス２１の列ライ
ンと行ラインの交点は、スイッチＳＷＩ １とまわりこ
み防止用のダイオードＤｌｌで接続されている。゛ただ
し、第８図ではマトリクスの１個の交点のみのスイッチ
とダイオードを表し、他の交点のスイッチ及びダイオー
ドは同じ構成であるので省略しである。
Ｒ１１−Ｒｌ４はプルアップ抵抗である。
同様にＬＥＤをダイナミック表示する場合も、第８図の
スイッチとダイオードの替わりに、ＬＥＤを配置し、列
ラインＣ０ＬＩ〜Ｃ０Ｌ４を１列ごとにドライブし、行
ラインＲＯＷＩ〜ＲＯＷ４に点灯すべきＬＥＤの信号を
与えることにより、おこなうことができる。
スイッチとダイオードの替わりに、ＬＥＤを配置し、列
ラインＣ０ＬＩ〜Ｃ０Ｌ４を１列ごとにドライブし、行
ラインＲＯＷＩ〜ＲＯＷ４に点灯すべきＬＥＤの信号を
与えることにより、おこなうことができる。
（発明が解決しようとする課題〕
従来の方式ではキーやＬＥＤの数が増えると、それなり
に信号線の数が増加するので、コネクタのビン数やケー
ブルの芯数が増え、コストが増加する。また、ケーブル
が増加し、配線の作業効率が低下する。
に信号線の数が増加するので、コネクタのビン数やケー
ブルの芯数が増え、コストが増加する。また、ケーブル
が増加し、配線の作業効率が低下する。
一方、パーソナルコンピュータなどではキーボード側に
マイクロプロセッサを持ち、制御装置本体とはシリアル
インタフェースで接続することによって、信号線の増加
の問題を回避している。
マイクロプロセッサを持ち、制御装置本体とはシリアル
インタフェースで接続することによって、信号線の増加
の問題を回避している。
しかし、この方式はキーボード上の回路が増えるのでコ
スト的に不利であり、電源供給の点やデータ通信の信顛
性の確保の点で制御装置本体とキーボードとの間の距離
には限界があり、数値制御装置などのように制御装置本
体とは別の場所にキーボードが設置されることが多い装
置ではかならずしも最良の方法ではなかった。本発明は
このような点に鑑みてなされたものである。
スト的に不利であり、電源供給の点やデータ通信の信顛
性の確保の点で制御装置本体とキーボードとの間の距離
には限界があり、数値制御装置などのように制御装置本
体とは別の場所にキーボードが設置されることが多い装
置ではかならずしも最良の方法ではなかった。本発明は
このような点に鑑みてなされたものである。
本発明の第１の目的は少ないインタフェース・ラインで
多数のスイッチを認識でるようにしたマトリクス制御回
路を提供することである。
多数のスイッチを認識でるようにしたマトリクス制御回
路を提供することである。
また、本発明の第２の目的は少ないインタフェース・ラ
インで多数のＬＥＤを点灯できるようにしたマトリクス
制御回路を提供することである。
インで多数のＬＥＤを点灯できるようにしたマトリクス
制御回路を提供することである。
さらに、本発明の第３の目的は、同一のマトリクス上に
スイッチとＬＥＤを配置して、スイッチの認識とＬＥＤ
の点灯を同一のマトリクス上で制御できるようにしたマ
トリクス制御回路を提供することである。
スイッチとＬＥＤを配置して、スイッチの認識とＬＥＤ
の点灯を同一のマトリクス上で制御できるようにしたマ
トリクス制御回路を提供することである。
本発明では上記課題を解決するために、複数のスイッチ
の状態を認識するマトリクス制御回路において、マトリ
クスの各交点に２個ずつ配置され、互いに逆方向のまわ
りこみ防止ダイオードを備えたスイッチと、前記マトリ
クスの各列をハイレベルあるいはロウレベルにドライブ
する第１のドライブ回路と、前記マトリクスの各行をハ
イレベルあるいはロウレベルにドライブする第２のドラ
イブ回路と、前記マトリクスの各行に接続され、スイッ
チの状態を認識するためのレシーバ回路とを有し、前記
マトリクスの各列は２本のラインで構成され、互いに逆
方向に並列に接続されたダイオードを有し、ダイオード
の前記マトリクスと逆側か１本のラインに接続され、か
つ前記第１のドライブ回路に接続され、スイッチの状態
を認識する際、前記第１のドライブ回路と前記第２のレ
ベルを逆にすることにより、ドライブ電流の向きを双方
向にするように構成したことをを特徴とするマトリクス
制御回路が、提供される。
の状態を認識するマトリクス制御回路において、マトリ
クスの各交点に２個ずつ配置され、互いに逆方向のまわ
りこみ防止ダイオードを備えたスイッチと、前記マトリ
クスの各列をハイレベルあるいはロウレベルにドライブ
する第１のドライブ回路と、前記マトリクスの各行をハ
イレベルあるいはロウレベルにドライブする第２のドラ
イブ回路と、前記マトリクスの各行に接続され、スイッ
チの状態を認識するためのレシーバ回路とを有し、前記
マトリクスの各列は２本のラインで構成され、互いに逆
方向に並列に接続されたダイオードを有し、ダイオード
の前記マトリクスと逆側か１本のラインに接続され、か
つ前記第１のドライブ回路に接続され、スイッチの状態
を認識する際、前記第１のドライブ回路と前記第２のレ
ベルを逆にすることにより、ドライブ電流の向きを双方
向にするように構成したことをを特徴とするマトリクス
制御回路が、提供される。
また、ＬＥＤ （発光ダイオード）をダイナミック表示
するマトリクス制御回路において、各マトリクスの交点
に互いに極性を逆に２個ずつ配置されたＬＥＤと、前記
マトリクスの各列をハイレベルあるいはロウレベルにド
ライブする第１のドライブ回路と、前記マトリクスの各
行をハイレベルあるいはロウレベルにドライブする第２
のドライブ回路と、前記マトリクスの各列は２木のライ
ンで構成され、互いに逆方向に並列に接続されたダイオ
ードを有し、ダイオードの前記マトリクスと逆側か１本
のラインに接続され、かつ前記第１のドライブ回路に接
続され、前記ＬＥＤを点灯させる際、前記第１のドライ
ブ回路と前記第２のレベルを逆にすることにより、ドラ
イブ電流の向きを双方向にするように構成したことをを
特徴とするマトリクス制御回路が、提供される。
するマトリクス制御回路において、各マトリクスの交点
に互いに極性を逆に２個ずつ配置されたＬＥＤと、前記
マトリクスの各列をハイレベルあるいはロウレベルにド
ライブする第１のドライブ回路と、前記マトリクスの各
行をハイレベルあるいはロウレベルにドライブする第２
のドライブ回路と、前記マトリクスの各列は２木のライ
ンで構成され、互いに逆方向に並列に接続されたダイオ
ードを有し、ダイオードの前記マトリクスと逆側か１本
のラインに接続され、かつ前記第１のドライブ回路に接
続され、前記ＬＥＤを点灯させる際、前記第１のドライ
ブ回路と前記第２のレベルを逆にすることにより、ドラ
イブ電流の向きを双方向にするように構成したことをを
特徴とするマトリクス制御回路が、提供される。
さらに、複数のスイッチの状態を認識し、ＬＥＤ（発光
ダイオード）をダイナミック表示するマトリクス制御回
路において、各マトリクスの交点に配置され、まわりこ
み防止ダイオードを備えたスイッチと、前記の交点に交
点配置されたＬＥＤと、前記マトリクスの各列をハイレ
ベルあるいはロウレベルにドライブする第１のドライブ
回路さ、前記マトリクスの各行をハイレベルあるいハロ
ウレベルにドライブする第２のドライブ回路と、前記マ
トリクスの各行に接続され、スイッチの状態を認識する
ためのレシーバ回路とを有し、前記マトリクスの各列は
２本のラインで構成され、互いに逆方向に並列に接続さ
れたダイオードを有し、ダイオードの前記マトリクスと
逆側か１本のラインに接続され、かつ前記第１のドライ
ブ回路に接続され、スイッチの状態を認識する際 ある
いはＬＥＤを点灯させる際、前記第１のドライブ回路と
前記第２のレベルを逆にすることにより、ドライブ電流
の向きを双方向にするように構成したことを特徴とする
マトリクス制御回路が、提供される。
ダイオード）をダイナミック表示するマトリクス制御回
路において、各マトリクスの交点に配置され、まわりこ
み防止ダイオードを備えたスイッチと、前記の交点に交
点配置されたＬＥＤと、前記マトリクスの各列をハイレ
ベルあるいはロウレベルにドライブする第１のドライブ
回路さ、前記マトリクスの各行をハイレベルあるいハロ
ウレベルにドライブする第２のドライブ回路と、前記マ
トリクスの各行に接続され、スイッチの状態を認識する
ためのレシーバ回路とを有し、前記マトリクスの各列は
２本のラインで構成され、互いに逆方向に並列に接続さ
れたダイオードを有し、ダイオードの前記マトリクスと
逆側か１本のラインに接続され、かつ前記第１のドライ
ブ回路に接続され、スイッチの状態を認識する際 ある
いはＬＥＤを点灯させる際、前記第１のドライブ回路と
前記第２のレベルを逆にすることにより、ドライブ電流
の向きを双方向にするように構成したことを特徴とする
マトリクス制御回路が、提供される。
マトリクスの列ラインを２組みとし、それぞれのライン
と行ラインとの間にスイッチを接続し、その２組みのラ
イ、ンを逆方向にダイオードを接続し、１本として第１
のドライブ回路に接続する。
と行ラインとの間にスイッチを接続し、その２組みのラ
イ、ンを逆方向にダイオードを接続し、１本として第１
のドライブ回路に接続する。
列をドライブする第１のドライブ回路をロウレベルにし
、行をドライブする第２のドライブを７１イレベルにし
て、２個のスイッチの内の１個のスイッチの状態を認識
する。
、行をドライブする第２のドライブを７１イレベルにし
て、２個のスイッチの内の１個のスイッチの状態を認識
する。
次にマトリクスの列をドライブする第１のドライブ回路
をハイレベルにして、マトリクスの行をドライブする第
２のドライブ回路をロウレベルにして、他のスイッチの
状態を認識する。
をハイレベルにして、マトリクスの行をドライブする第
２のドライブ回路をロウレベルにして、他のスイッチの
状態を認識する。
これによって、同じインタフェースラインの数で２倍の
スイッチの状態を認識することができる。
スイッチの状態を認識することができる。
また、はぼ同様なマトリクス制御回路で、ＬＥＤのダイ
ナミック表示を行うことにより、従来と同じインタフェ
ースラインの数で２倍のＬＥＤを点灯することができる
。
ナミック表示を行うことにより、従来と同じインタフェ
ースラインの数で２倍のＬＥＤを点灯することができる
。
さらに、スイッチの状態の認識と、ＬＥＤのダイナミッ
ク表示を同一のマトリクスで行う。時間的に、スイッチ
を認識する時以外は、ＬＥＤの点灯制御を行うように構
成する。
ク表示を同一のマトリクスで行う。時間的に、スイッチ
を認識する時以外は、ＬＥＤの点灯制御を行うように構
成する。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明のマトリクス制御回路の一実施例の構成
図である。キーボード２０は本実施例では４×４のマト
リクス構成をとっており、行ラインＲｏＷ１〜ＲＯＷ４
と列ラインＣ０Ｌ１〜Ｃ０Ｌ４の交点にはマトリクス要
素としては、１６個のマトリクス要素ＭＥ１６〜ＭＥ４
４が接続されている。
図である。キーボード２０は本実施例では４×４のマト
リクス構成をとっており、行ラインＲｏＷ１〜ＲＯＷ４
と列ラインＣ０Ｌ１〜Ｃ０Ｌ４の交点にはマトリクス要
素としては、１６個のマトリクス要素ＭＥ１６〜ＭＥ４
４が接続されている。
ここで、各マトリクス要素の構成について述べる。
第２図（ａ）はマトリクス要素が２個のスイッチで構成
されている場合の図である。列ラインは２組で構成され
ており、スイッチＳＷＩ、ＳＷ２にはまわりこみ防止ダ
イオードＤ１、Ｄ２が逆方向に接続され、それぞれの列
ラインに接続されている。
されている場合の図である。列ラインは２組で構成され
ており、スイッチＳＷＩ、ＳＷ２にはまわりこみ防止ダ
イオードＤ１、Ｄ２が逆方向に接続され、それぞれの列
ラインに接続されている。
第２図（ｂ）はマトリクス要素が１個のスイッチと１個
のＬＥＤで構成されている図である。ＳＷｌのまわりこ
みダイオードＤＩとＬＥＤ２の極性は逆になっており、
それぞれの列ラインに接続されている。
のＬＥＤで構成されている図である。ＳＷｌのまわりこ
みダイオードＤＩとＬＥＤ２の極性は逆になっており、
それぞれの列ラインに接続されている。
第２図（Ｃ）はマトリクス要素が１個のスイッチと１個
のＬＥＤで構成されている図である。これは第２図（ｂ
）と比べてＬＥＤとダイオードの位置が逆になっている
のみが異なる。
のＬＥＤで構成されている図である。これは第２図（ｂ
）と比べてＬＥＤとダイオードの位置が逆になっている
のみが異なる。
第２図（ｄ）はマトリクス要素が２個のＬＥＤで構成さ
れている場合の図である。このＬＥＤＩ、ＬＥＤ２には
互いに逆極性となっており、それぞれの列ラインに接続
されている 第１図及び第２図（ａ）〜（ｄ）でわかるように、本発
明ではマトリクスの行ライン、列ラインが実は２組の線
で構成されている。これは従来技術においては制御装置
本体からくるインクフェース信号線そのものであったが
、本発明ではそれぞれにダイオードを２個逆向きに接続
して、電流の方向によって２個のラインに分けている。
れている場合の図である。このＬＥＤＩ、ＬＥＤ２には
互いに逆極性となっており、それぞれの列ラインに接続
されている 第１図及び第２図（ａ）〜（ｄ）でわかるように、本発
明ではマトリクスの行ライン、列ラインが実は２組の線
で構成されている。これは従来技術においては制御装置
本体からくるインクフェース信号線そのものであったが
、本発明ではそれぞれにダイオードを２個逆向きに接続
して、電流の方向によって２個のラインに分けている。
この方式はスイッチＳＷＩに直列に挿入されたダイオー
ドＤＩと合わせて、３個以上のキースイッチが同時に押
された場合に起きる、いわゆる電流のまわり込みによる
キー状態の誤認の問題の防止に役立っている。まわりこ
み防止の詳細については後述する。
ドＤＩと合わせて、３個以上のキースイッチが同時に押
された場合に起きる、いわゆる電流のまわり込みによる
キー状態の誤認の問題の防止に役立っている。まわりこ
み防止の詳細については後述する。
第１図に戻って説明を続ける。制御装置本体ＩＯ側のイ
ンタフェースにおいては、各行ラインＲＯＷ１〜ＲＯＷ
４には、レシーバＲ■１〜Ｒｖ４と抵抗Ｒ１〜Ｒ４を介
し行ドライブ回路Ｒｒ）Ｖ １〜ＲＤＶ４が接続されて
いる。また、各列ラインＣ０Ｌ１〜Ｃ０Ｌ４には列ドラ
イバＣＤｖ１〜ＣＤＶ４が直接接続されている。
ンタフェースにおいては、各行ラインＲＯＷ１〜ＲＯＷ
４には、レシーバＲ■１〜Ｒｖ４と抵抗Ｒ１〜Ｒ４を介
し行ドライブ回路Ｒｒ）Ｖ １〜ＲＤＶ４が接続されて
いる。また、各列ラインＣ０Ｌ１〜Ｃ０Ｌ４には列ドラ
イバＣＤｖ１〜ＣＤＶ４が直接接続されている。
次に上記のドライブ回路の詳細について述べる。
第３図はドライブ回路のインタフェースを示す図である
。これは第１図のドライブ回路ＣＤＶ １〜ＣＤＶ４及
びＲＤｖ１〜ＲＤ■４のインタフェースである。
。これは第１図のドライブ回路ＣＤＶ １〜ＣＤＶ４及
びＲＤｖ１〜ＲＤ■４のインタフェースである。
第４図はドライブ回路をトランジスタで構成した例を示
す図である。トランジスタＱ１及びＱ２をコンプリメン
タリに接続している。すなわち、入力Ｂｌ及びＢ２をを
ロウレベルにすると、出力ＯＵＴはハイレベルとなる。
す図である。トランジスタＱ１及びＱ２をコンプリメン
タリに接続している。すなわち、入力Ｂｌ及びＢ２をを
ロウレベルにすると、出力ＯＵＴはハイレベルとなる。
逆に入力Ｂ１及びＢ２をハイレベルにすると、出力ＯＵ
Ｔはロウレベルとなる。
Ｔはロウレベルとなる。
第５図はドライブ回路をエンハンスメントＭＯ３で構成
した例を示す図である。図に示すように、Ｐ型とＮ型の
エンハンスメントＭＯ３をコンプリメンタリに接続して
いる。入力と出力との関係は第４図のトランジスタで構
成した場合と同じである。
した例を示す図である。図に示すように、Ｐ型とＮ型の
エンハンスメントＭＯ３をコンプリメンタリに接続して
いる。入力と出力との関係は第４図のトランジスタで構
成した場合と同じである。
再び、第１図に戻って説明を続ける。行ドライ回路及び
列ドライブ回路は上記に説明したように、二つのトラン
ジスタから成り、ドライブ制御回路１２から与えられる
信号によって出力をハイレベＪしく＋５Ｖ）またはロウ
レベル（ＧＮＤ）にドライブすることができる。
列ドライブ回路は上記に説明したように、二つのトラン
ジスタから成り、ドライブ制御回路１２から与えられる
信号によって出力をハイレベＪしく＋５Ｖ）またはロウ
レベル（ＧＮＤ）にドライブすることができる。
レシーバＲ■１〜Ｒｖ４は行ラインＲＯＷ１〜ＲＯＷ４
の状態をハイレベル、またはロウレベルを一定のスレシ
ョルドレベル、たとえば２．５■で判定しロジック信号
を出力するものである。レシーバＲＶＩ〜ＲＶ４はそれ
ぞれ、排他的論理和ゲート１３に接続され、その出力信
号は排他的論理和ゲート１３を通った後、パスバッファ
１４によってプロセッサのバスに接続される。
の状態をハイレベル、またはロウレベルを一定のスレシ
ョルドレベル、たとえば２．５■で判定しロジック信号
を出力するものである。レシーバＲＶＩ〜ＲＶ４はそれ
ぞれ、排他的論理和ゲート１３に接続され、その出力信
号は排他的論理和ゲート１３を通った後、パスバッファ
１４によってプロセッサのバスに接続される。
排他的論理和ゲート１３はドライブ制御回路からの制御
信号ＩＮＶにより、ＩＮＶがＯのときはレシーバの出力
をそのまま出力し、１の時はレシーバの出力を反転して
出力する働きをする。
信号ＩＮＶにより、ＩＮＶがＯのときはレシーバの出力
をそのまま出力し、１の時はレシーバの出力を反転して
出力する働きをする。
ドライブ制御回路１２はプロセッサがＬＥＤデータレジ
スタ１１に書き込んだ表示データ、およびプロセッサが
読み取りたいキーの選民信号を入力とし、それに応じて
ドライブ回路ＲＤＶＩ〜ＲＤＶ４及びＣＤＶ１〜ＣＤＶ
４の制御を行う回路である。
スタ１１に書き込んだ表示データ、およびプロセッサが
読み取りたいキーの選民信号を入力とし、それに応じて
ドライブ回路ＲＤＶＩ〜ＲＤＶ４及びＣＤＶ１〜ＣＤＶ
４の制御を行う回路である。
まず、プロセッサがキーの状態を読む場合について説明
する。これは従来のマトリクス方式のインタフェースと
同様にプロセッサからのキー読み取りパルスＲＤが与え
られているあいだに、プロセッサから与えられえるキー
選択信号でマトリクスの列ラインＣ０ＬＩ−ＣＯＬ４を
ドライブすることで行う。本実施例では４つの列ライン
Ｃ０Ｌ１−ＣＯＬ４のどれをドライブするか、さらに、
ハイレベルかロウレベルかによって、合計８通りのドラ
イブの仕方がある。ドライブされない列ラインは開放状
態（ハイインピーダンス状態〕になる。
する。これは従来のマトリクス方式のインタフェースと
同様にプロセッサからのキー読み取りパルスＲＤが与え
られているあいだに、プロセッサから与えられえるキー
選択信号でマトリクスの列ラインＣ０ＬＩ−ＣＯＬ４を
ドライブすることで行う。本実施例では４つの列ライン
Ｃ０Ｌ１−ＣＯＬ４のどれをドライブするか、さらに、
ハイレベルかロウレベルかによって、合計８通りのドラ
イブの仕方がある。ドライブされない列ラインは開放状
態（ハイインピーダンス状態〕になる。
一方、行ラインＲＯＷＩ−ｉｏｗ４のほうは全ての行ド
ライバをハイレベルまたはロウレベルを出力することで
、全行ラインＲＯＷＩ〜ＲＯＷ４を抵抗Ｒ１〜Ｒ４でプ
ルアップまたはプルダウンする。どちらにするかは列ラ
インＣ０ＬＩ〜Ｃ０Ｌ４のレベルによる。列ラインＣ０
ＬＩ〜Ｃ０Ｌ４をロウレベルにドライブしている場合は
行ラインＲＯＷＩ〜ＲＯＷ４はプルアップする。逆に列
ラインＣ０ＬＩ〜Ｃ０Ｌ４をハイレベルにドライブして
いる場合は行ラインＲＯＷＩ−ＲＯＷ４はプルダウンす
る。
ライバをハイレベルまたはロウレベルを出力することで
、全行ラインＲＯＷＩ〜ＲＯＷ４を抵抗Ｒ１〜Ｒ４でプ
ルアップまたはプルダウンする。どちらにするかは列ラ
インＣ０ＬＩ〜Ｃ０Ｌ４のレベルによる。列ラインＣ０
ＬＩ〜Ｃ０Ｌ４をロウレベルにドライブしている場合は
行ラインＲＯＷＩ〜ＲＯＷ４はプルアップする。逆に列
ラインＣ０ＬＩ〜Ｃ０Ｌ４をハイレベルにドライブして
いる場合は行ラインＲＯＷＩ−ＲＯＷ４はプルダウンす
る。
まず、行ラインＲＯＷＩ〜ＲＯＷ４をプルアラ、プし、
列ラインＣ０ＬＩ〜Ｃ０Ｌ４をロウレベルにドライブし
た場合について述べる。勿論、列ラインは１列づつ、順
次ロウレベルにドライブされていき、それに応じて、そ
の列のキーの状態が認識されていく。
列ラインＣ０ＬＩ〜Ｃ０Ｌ４をロウレベルにドライブし
た場合について述べる。勿論、列ラインは１列づつ、順
次ロウレベルにドライブされていき、それに応じて、そ
の列のキーの状態が認識されていく。
キーが押されていると、そのキーが接続されている行ラ
インのプルアップ抵抗からキーを通じて列ドライブ回路
ＣＤＶ １〜ＣＤＶ４に向がって電流が流れるので、レ
シーバＲＶＩ〜Ｒ■４の入力はロウレベルになり、レシ
ーバ出力にはＯが出力される。このとき、ＩＮＶ信号は
１であり、プロセッサはパスバッファ１４を通じて論理
１を読みとることができる。
インのプルアップ抵抗からキーを通じて列ドライブ回路
ＣＤＶ １〜ＣＤＶ４に向がって電流が流れるので、レ
シーバＲＶＩ〜Ｒ■４の入力はロウレベルになり、レシ
ーバ出力にはＯが出力される。このとき、ＩＮＶ信号は
１であり、プロセッサはパスバッファ１４を通じて論理
１を読みとることができる。
次に、行をプルダウンし、列をハイレベルにドライブし
た場合について述べる。この場合も列ラインは１列づつ
ドライブされ、レシーバは１列ごとのキーの状態を認識
していく。
た場合について述べる。この場合も列ラインは１列づつ
ドライブされ、レシーバは１列ごとのキーの状態を認識
していく。
キーがおされていると、そのキーが接続されている列ド
ライバからキーを通じてに行ラインのプルダウン抵抗に
向かって電流が流れるので、レシーバ入力はハイレベル
になり、レシーバの出力には１が出力される。
ライバからキーを通じてに行ラインのプルダウン抵抗に
向かって電流が流れるので、レシーバ入力はハイレベル
になり、レシーバの出力には１が出力される。
このときＩＮＶ信号はＯとなり、プロセッサはパスバッ
ファ１４を通じて、論理１を読みとることができる。つ
まりＩＮＶ信号は、列ドライブ回路、行ドライブ回路の
出力に応じて変化し、プロセッサが常にキーの状態を正
論理で読めるように制御される。
ファ１４を通じて、論理１を読みとることができる。つ
まりＩＮＶ信号は、列ドライブ回路、行ドライブ回路の
出力に応じて変化し、プロセッサが常にキーの状態を正
論理で読めるように制御される。
次にＬＥＤの表示制御について説明する。プロセッサは
点灯したいＬＥＤを指定するデータをＬＥＤデータレジ
スタ１１に書き込む。ドライブ制御回路はこのデータに
もとづき、上述のキー読み取り動作を行っていない時間
を使って、ＬＥＤをドライブする。実際には常時ＬＥＤ
をダイナミック表示し、キーを読み込む時間は一定の周
期で実行される。ドライブの仕方の基本は従来技術のダ
イナミックドライブ方式であるが、本発明の特色として
は、ＬＥＤのダイナミック表示をおこなっていない空き
時間を使ってキーの読み取りを行うので、ＬＥＤ点灯専
用の信号線は必要なく、上記キー読み取りで使った信号
線ＲＯＷＩ〜ＲＯＷ４、Ｃ０ＬＩ〜Ｃ０Ｌ４のみを用い
てＬＥＤをドライブできるという特徴がある。
点灯したいＬＥＤを指定するデータをＬＥＤデータレジ
スタ１１に書き込む。ドライブ制御回路はこのデータに
もとづき、上述のキー読み取り動作を行っていない時間
を使って、ＬＥＤをドライブする。実際には常時ＬＥＤ
をダイナミック表示し、キーを読み込む時間は一定の周
期で実行される。ドライブの仕方の基本は従来技術のダ
イナミックドライブ方式であるが、本発明の特色として
は、ＬＥＤのダイナミック表示をおこなっていない空き
時間を使ってキーの読み取りを行うので、ＬＥＤ点灯専
用の信号線は必要なく、上記キー読み取りで使った信号
線ＲＯＷＩ〜ＲＯＷ４、Ｃ０ＬＩ〜Ｃ０Ｌ４のみを用い
てＬＥＤをドライブできるという特徴がある。
つまり、第１図において、ＲＤ信号がドライブ制御回路
１２のＩＮＶ入力に与えられている間取外は常にＬＥＤ
のマトリクスをドライブしている。
１２のＩＮＶ入力に与えられている間取外は常にＬＥＤ
のマトリクスをドライブしている。
すなわち、一定時間ごとに列ラインＣ０ＬＩ−ＣＯＬ４
を順にハイレベルおよびロウレベルにすることによって
、マトリクスの１列を選択し、その列に接続されている
ＬＥＤのうち点灯すべきＬＥＤの存在する行ラインのみ
を行ドライバＲＤＶＩ〜ＲＤＶ４を用いてＬＥＤに電流
が流れるような極性にする。
を順にハイレベルおよびロウレベルにすることによって
、マトリクスの１列を選択し、その列に接続されている
ＬＥＤのうち点灯すべきＬＥＤの存在する行ラインのみ
を行ドライバＲＤＶＩ〜ＲＤＶ４を用いてＬＥＤに電流
が流れるような極性にする。
次に本発明のまわりこみ防止機能について説明する。第
６図はまわりこみ防止を説明するための図である。図で
は、列ラインＣ０Ｌ１がロウレベルにドライブされ、１
列のキーを認識する場合を示す。ここで、１行目の読み
込むべきキー５Ｗ１１ａはオフであり、２列目のキー５
Ｗ１２ａ及び５Ｗ２２ ｂがオンであるものとする。第
６図からは一見矢印Ａで示すループで抵抗Ｒ１に電流が
流れ、レシーバＲＶＩの入力がロウレベルとなり、キー
５Ｗ１１ａがオンしているように誤って読み取られるよ
うに見える。しかし、以下に述べるようにまわりこみは
列ラインに挿入されたダイオードによって防止される。
６図はまわりこみ防止を説明するための図である。図で
は、列ラインＣ０Ｌ１がロウレベルにドライブされ、１
列のキーを認識する場合を示す。ここで、１行目の読み
込むべきキー５Ｗ１１ａはオフであり、２列目のキー５
Ｗ１２ａ及び５Ｗ２２ ｂがオンであるものとする。第
６図からは一見矢印Ａで示すループで抵抗Ｒ１に電流が
流れ、レシーバＲＶＩの入力がロウレベルとなり、キー
５Ｗ１１ａがオンしているように誤って読み取られるよ
うに見える。しかし、以下に述べるようにまわりこみは
列ラインに挿入されたダイオードによって防止される。
第７図は第６図の等価回路図である。ここでは、第６図
のキーは省略しである。ここで、抵抗Ｒ１からの電流は
図のように９個のダイオードに直列に流れる。従って、
１個のダイオードの順方向電圧降下を０．５ｖとすると
、レシーバＲＶＩの入力レベルは４．５■となり、一方
、レシーバＲＶ１のスレショルド電圧は２．５ｖである
から、誤ってキーＳＷＩ １ ａが押されていると認識
することはない。本まわりこみ防止機構の特徴は列ライ
ンに電流の向きに応じて複数のダイオードを挿入したこ
とにある。このダイオードはキー読取り動作においてレ
シーバ入力端での電圧をシフトする働きがあるが、その
シフト電圧は本当にキーがおされている場合に比べてま
わりこみによる電流が流れている場合は３倍の大きさに
なる。第６図の例でいうとレシーバＲＶ２の入力端にお
いてはＤｌｂｌとＤｉ ｂ２の２ヶ分の電圧シフトがあ
るが、レシーバＲＶＩにおいてはダイオードＤ２ｂ２、
Ｄ２ｂｌ、Ｄ２ａｌ、Ｄ２ａ２、Ｄ１ｂ２、Ｄｌｂｌの
６ケ分の電圧シフトになる。さし引き４ヶ分の電圧シフ
トがまわりこみかそうでないかの判別に寄与しているの
である。
のキーは省略しである。ここで、抵抗Ｒ１からの電流は
図のように９個のダイオードに直列に流れる。従って、
１個のダイオードの順方向電圧降下を０．５ｖとすると
、レシーバＲＶＩの入力レベルは４．５■となり、一方
、レシーバＲＶ１のスレショルド電圧は２．５ｖである
から、誤ってキーＳＷＩ １ ａが押されていると認識
することはない。本まわりこみ防止機構の特徴は列ライ
ンに電流の向きに応じて複数のダイオードを挿入したこ
とにある。このダイオードはキー読取り動作においてレ
シーバ入力端での電圧をシフトする働きがあるが、その
シフト電圧は本当にキーがおされている場合に比べてま
わりこみによる電流が流れている場合は３倍の大きさに
なる。第６図の例でいうとレシーバＲＶ２の入力端にお
いてはＤｌｂｌとＤｉ ｂ２の２ヶ分の電圧シフトがあ
るが、レシーバＲＶＩにおいてはダイオードＤ２ｂ２、
Ｄ２ｂｌ、Ｄ２ａｌ、Ｄ２ａ２、Ｄ１ｂ２、Ｄｌｂｌの
６ケ分の電圧シフトになる。さし引き４ヶ分の電圧シフ
トがまわりこみかそうでないかの判別に寄与しているの
である。
このようなまわりこみ防止機能はＬＥＤ回路の場合も同
様であり、ＬＥＤにかかる電圧は僅かでＬＥＤは事実上
点灯しない。
様であり、ＬＥＤにかかる電圧は僅かでＬＥＤは事実上
点灯しない。
勿論、上記に述べたレベルシフト電圧は概略値であり、
実際にダイオードのレベルシフト電圧に応じて、列ライ
ンに挿入するダイオードの数を選択する必要がある。
実際にダイオードのレベルシフト電圧に応じて、列ライ
ンに挿入するダイオードの数を選択する必要がある。
本実施例では列ラインのドライブの仕方は４本×２レベ
ルで８通りあるので、本回路を用いてドライブできるＬ
ＥＤＯ数は最大３２個となる。
ルで８通りあるので、本回路を用いてドライブできるＬ
ＥＤＯ数は最大３２個となる。
従来の方式では行ライン４本、列ライン４本、計８本の
インタフェース信号では１６個のキーしか設けることが
できない。また、ＬＥＤを点灯しようとすると、さらに
別の信号線が必要であったが、本発明によれば８本のイ
ンタフェース信号で、トータルで３２個までのキーまた
はＬＥＤの任意の組み合わせを設けることができる。
インタフェース信号では１６個のキーしか設けることが
できない。また、ＬＥＤを点灯しようとすると、さらに
別の信号線が必要であったが、本発明によれば８本のイ
ンタフェース信号で、トータルで３２個までのキーまた
はＬＥＤの任意の組み合わせを設けることができる。
本発明の方式ではマトリクスを流れる電流を双方向にす
ることで、列の数を等価的に従来の２倍にしている。第
１図の例で言えば、右のマトリクスは実は４行×８列の
マトリクスと等価である。
ることで、列の数を等価的に従来の２倍にしている。第
１図の例で言えば、右のマトリクスは実は４行×８列の
マトリクスと等価である。
これによって同じインタフェース信号線数で従来の２倍
のキーボード機能を制御できる。したがって、ケーブル
も細いままで良く、コストの点や取り扱いの容易さの点
でを利である。
のキーボード機能を制御できる。したがって、ケーブル
も細いままで良く、コストの点や取り扱いの容易さの点
でを利である。
また第１図から判るように、ＬＥＤの表示を行うための
ドライバと、キーの読み取りを行うためのプルアップ、
プルダウン抵抗の切り換え回路や列ドライバは、ハード
ウェア的には共通化できる。
ドライバと、キーの読み取りを行うためのプルアップ、
プルダウン抵抗の切り換え回路や列ドライバは、ハード
ウェア的には共通化できる。
従来のようにキーとＬＥＤ表示で専用のハードウェアを
持つよりも小型で低コストになる。
持つよりも小型で低コストになる。
上記の説明では、マトリクスは４×４で説明したが、こ
の数値は単なる例であり、任意のｎＸｍのマトリクス構
成とすることができる。
の数値は単なる例であり、任意のｎＸｍのマトリクス構
成とすることができる。
以上説明したように本発明では、マトリクスの列ライン
を２組みとし、マトリクスを双方向に電流が流れるよに
うなマトリクス制御回路構成としたので、これによって
、同じインタフェースラインの数で２倍のスイッチの状
態を認識することができる。
を２組みとし、マトリクスを双方向に電流が流れるよに
うなマトリクス制御回路構成としたので、これによって
、同じインタフェースラインの数で２倍のスイッチの状
態を認識することができる。
また、同様なマトリクス制御回路でＬＥＤをダイナミッ
ク表示するように構成したので、同じインタフェース数
で従来の２倍のＬＥＩ）をダイナミック表示することが
できる。
ク表示するように構成したので、同じインタフェース数
で従来の２倍のＬＥＩ）をダイナミック表示することが
できる。
さらに、スイッチの状態の認識と、ＬＥＤのダイナミッ
ク表示を同一のマトリクスで行い、時間的に、スイッチ
の状態を認識するとき以外は、ＬＥＤの点灯制御時を行
うようなマトリクス制御回路としたので、簡単な回路構
成でスイッチの状態の認識と、Ｌ 、Ｅ−Ｄのダイナミ
ック表示を行うことができる。その結果、制御装置本体
側のインタフェースも従来よりもコンパクトにすること
ができる。
ク表示を同一のマトリクスで行い、時間的に、スイッチ
の状態を認識するとき以外は、ＬＥＤの点灯制御時を行
うようなマトリクス制御回路としたので、簡単な回路構
成でスイッチの状態の認識と、Ｌ 、Ｅ−Ｄのダイナミ
ック表示を行うことができる。その結果、制御装置本体
側のインタフェースも従来よりもコンパクトにすること
ができる。
第１図は本発明のマトリクス制御回路の一実施例の構成
図、 第２図（ａ）はマトリクス要素が２個のスイッチで構成
されている場合の図、 第２図（ｂ）はマトリクス要素が１個のスイッチと１個
のＬＥＤで構成されている場合の図、第２図（Ｃ）はマ
トリクス要素が１個のスイ・ソチと１個のＬＥＤで構成
されている場合の図、第２図（ｄ）はマトリクス要素が
２個のＬＥＤで構成されている場合の図、 第３図はドライブ回路のインタフェースを示す図、 第４図はドライブ回路をトランジスタで構成した例を示
す図、 第５図はドライブ回路をエンハンストメントＭＯ３で構
成した例を示す図、 第６図はまわりこみ防止を説明するための図、第７図は
第６図の等価回路図、 第８図は従来のキーマトリクス方式の構成を示す図であ
る。 ｏ −−−−−−・−・・・・・−・制御装置本体１・
・−・・・−−−−−−・−ＬＥＤデータレジスタ２−
・−・・・・・−・・・・ドライブ制御回路３・−・・
・−・−・−・−排他的論理和ゲート４・・・・・・−
・−・・・・パスバッファ２０ −・・キーボード ＲＯＷ １〜ＲＯＷ ４〜−−−−−−−−−− 行ラ
イフＣＯＬ １〜ＣＯＬ ４−−−−−−−−−−一列
ラインＲＤ Ｖ １〜ＲＤ Ｖ ４−−− 行トラ
イフ回路ＣＤ Ｖ １〜ＣＤ Ｖ ４−−−−−−−−
−−−−−列ドライブ回路ＲＶ １〜ＲＶ ４ −−
−−−−−−− Ｌ／ ’ｉ −ハ特許出願人 フ
ァナック株式会社 代理人 弁理士 服部毅巖 第５図 第６図 第２図（ｃ） 第２図（ｄ） 第７図
図、 第２図（ａ）はマトリクス要素が２個のスイッチで構成
されている場合の図、 第２図（ｂ）はマトリクス要素が１個のスイッチと１個
のＬＥＤで構成されている場合の図、第２図（Ｃ）はマ
トリクス要素が１個のスイ・ソチと１個のＬＥＤで構成
されている場合の図、第２図（ｄ）はマトリクス要素が
２個のＬＥＤで構成されている場合の図、 第３図はドライブ回路のインタフェースを示す図、 第４図はドライブ回路をトランジスタで構成した例を示
す図、 第５図はドライブ回路をエンハンストメントＭＯ３で構
成した例を示す図、 第６図はまわりこみ防止を説明するための図、第７図は
第６図の等価回路図、 第８図は従来のキーマトリクス方式の構成を示す図であ
る。 ｏ −−−−−−・−・・・・・−・制御装置本体１・
・−・・・−−−−−−・−ＬＥＤデータレジスタ２−
・−・・・・・−・・・・ドライブ制御回路３・−・・
・−・−・−・−排他的論理和ゲート４・・・・・・−
・−・・・・パスバッファ２０ −・・キーボード ＲＯＷ １〜ＲＯＷ ４〜−−−−−−−−−− 行ラ
イフＣＯＬ １〜ＣＯＬ ４−−−−−−−−−−一列
ラインＲＤ Ｖ １〜ＲＤ Ｖ ４−−− 行トラ
イフ回路ＣＤ Ｖ １〜ＣＤ Ｖ ４−−−−−−−−
−−−−−列ドライブ回路ＲＶ １〜ＲＶ ４ −−
−−−−−−− Ｌ／ ’ｉ −ハ特許出願人 フ
ァナック株式会社 代理人 弁理士 服部毅巖 第５図 第６図 第２図（ｃ） 第２図（ｄ） 第７図
Claims (8)
- （１）複数のスイッチの状態を認識するマトリクス制御
回路において、 マトリクスの各交点に２個ずつ配置され、互いに逆方向
のまわりこみ防止ダイオードを備えたスイッチと、 前記マトリクスの各列をハイレベルあるいはロウレベル
にドライブする第１のドライブ回路と、前記マトリクス
の各行をハイレベルあるいはロウレベルにドライブする
第２のドライブ回路と、前記マトリクスの各行に接続さ
れ、スイッチの状態を認識するためのレシーバ回路とを
有し、前記マトリクスの各列は２本のラインで構成され
、互いに逆方向に並列に接続されたダイオードを有し、
ダイオードの前記マトリクスと逆側が１本のラインに接
続され、かつ前記第１のドライブ回路に接続され、 スイッチの状態を認識する際、前記第１のドライブ回路
と前記第２のレベルを逆にすることにより、ドライブ電
流の向きを双方向にするように構成したことを特徴とす
るマトリクス制御回路。 - （２）前記スイッチはキーボードのキースイッチである
ことを特徴とする特許請求の範囲第１項記載のマトリク
ス制御回路。 - （３）ＬＥＤ（発光ダイオード）をダイナミック表示す
るマトリクス制御回路において、 各マトリクスの交点に互いに極性を逆に２個ずつ配置さ
れたＬＥＤと、 前記マトリクスの各列をハイレベルあるいはロウレベル
にドライブする第１のドライブ回路と、前記マトリクス
の各行をハイレベルあるいはロウレベルにドライブする
第２のドライブ回路と、前記マトリクスの各列は２本の
ラインで構成され、互いに逆方向に並列に接続されたダ
イオードを有し、ダイオードの前記マトリクスと逆側が
１本のラインに接続され、かつ前記第１のドライブ回路
に接続され、 前記ＬＥＤを点灯させる際、前記第１のドライブ回路と
前記第２のレベルを逆にすることにより、ドライブ電流
の向きを双方向にするように構成したことをを特徴とす
るマトリクス制御回路。 - （４）複数のスイッチの状態を認識し、ＬＥＤ（発光ダ
イオード）をダイナミック表示するマトリクス制御回路
において、 各マトリクスの交点に配置され、まわりこみ防止ダイオ
ードを備えたスイッチと、 前記の交点に交点配置されたＬＥＤと、 前記マトリクスの各列をハイレベルあるいはロウレベル
にドライブする第１のドライブ回路と、前記マトリクス
の各行をハイレベルあるいはロウレベルにドライブする
第２のドライブ回路と、前記マトリクスの各行に接続さ
れ、スイッチの状態を認識するためのレシーバ回路とを
有し、前記マトリクスの各列は２本のラインで構成され
、互いに逆方向に並列に接続されたダイオードを有し、
ダイオードの前記マトリクスと逆側が１本のラインに接
続され、かつ前記第１のドライブ回路に接続され、 スイッチの状態を認識する際、あるいはＬＥＤを点灯さ
せる際、前記第１のドライブ回路と前記第２のレベルを
逆にすることにより、ドライブ電流の向きを双方向にす
るように構成したことを特徴とするマトリクス制御回路
。 - （５）前記マトリクスの交点は互いに逆方向に接続され
た２個のスイッチから構成されることを特徴とする特許
請求の範囲第４項記載のマトリクス制御回路。 - （６）前記マトリクスの交点は互いに極性が逆に接続さ
れた２個のＬＥＤから構成されることを特徴とする特許
請求の範囲第４項記載のマトリクス制御回路。 - （７）前記マトリクスの交点はまわりこみダイオードを
直列に接続したスイッチと、ＬＥＤから構成されている
ことを特徴とする特許請求の範囲第４項記載のマトリク
ス制御回路。 - （８）前記スイッチの状態を認識するとき以外は前記Ｌ
ＥＤを点灯させる動作を実行するようにしたことを特徴
とする特許請求の範囲第４項記載のマトリクス制御回路
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026431A JPH02205912A (ja) | 1989-02-03 | 1989-02-03 | マトリクス制御回路 |
| PCT/JP1990/000051 WO1990008998A1 (en) | 1989-02-03 | 1990-01-17 | Matrix controller |
| EP19900901897 EP0408765A1 (en) | 1989-02-03 | 1990-01-17 | Matrix controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026431A JPH02205912A (ja) | 1989-02-03 | 1989-02-03 | マトリクス制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205912A true JPH02205912A (ja) | 1990-08-15 |
Family
ID=12193323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1026431A Pending JPH02205912A (ja) | 1989-02-03 | 1989-02-03 | マトリクス制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0408765A1 (ja) |
| JP (1) | JPH02205912A (ja) |
| WO (1) | WO1990008998A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012009039A (ja) * | 2006-06-20 | 2012-01-12 | Qualcomm Inc | 移動体装置におけるキーマトリクスへの２線接続 |
| JP2016504685A (ja) * | 2012-12-21 | 2016-02-12 | アップル インコーポレイテッド | キー毎に個別ｌｅｄを備えるコンピュータキーボードキースキャン共有マトリックス |
| JP2016091564A (ja) * | 2014-11-04 | 2016-05-23 | シュネーデル、エレクトリック、インダストリーズ、エスアーエスＳｃｈｎｅｉｄｅｒ Ｅｌｅｃｔｒｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ｓａｓ | ヒューマン−マシン対話システム用の制御モジュール |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726399A (en) * | 1996-02-06 | 1998-03-10 | Inventio Ag | Apparatus for scanning elevator call buttons |
| GB2359171A (en) * | 2000-02-10 | 2001-08-15 | Mitel Corp | Keyboard encoding |
| DE102007005374A1 (de) * | 2007-02-02 | 2008-08-07 | Austriamicrosystems Ag | Schaltungsanordnung und Verfahren zum Betrieb einer Schaltungsanordnung |
| GB0820246D0 (en) * | 2008-11-05 | 2008-12-10 | Distance Lab Ltd | Remote impact device |
| US9755664B2 (en) * | 2010-12-22 | 2017-09-05 | Echostar Technologies L.L.C. | Methods and apparatus for efficient illumination of individual keys in a keyboard |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107418A (ja) * | 1984-10-31 | 1986-05-26 | Sony Corp | キ−装置 |
| JPS62173514A (ja) * | 1986-01-27 | 1987-07-30 | Fujitsu Ltd | 走査点燈方式 |
| JPS62209609A (ja) * | 1986-03-10 | 1987-09-14 | Alps Electric Co Ltd | 入力制御装置 |
-
1989
- 1989-02-03 JP JP1026431A patent/JPH02205912A/ja active Pending
-
1990
- 1990-01-17 WO PCT/JP1990/000051 patent/WO1990008998A1/ja not_active Application Discontinuation
- 1990-01-17 EP EP19900901897 patent/EP0408765A1/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012009039A (ja) * | 2006-06-20 | 2012-01-12 | Qualcomm Inc | 移動体装置におけるキーマトリクスへの２線接続 |
| US8471733B2 (en) | 2006-06-20 | 2013-06-25 | Qualcomm Incorporated | Two-wire connection to a key matrix in a mobile device |
| JP2016504685A (ja) * | 2012-12-21 | 2016-02-12 | アップル インコーポレイテッド | キー毎に個別ｌｅｄを備えるコンピュータキーボードキースキャン共有マトリックス |
| JP2016091564A (ja) * | 2014-11-04 | 2016-05-23 | シュネーデル、エレクトリック、インダストリーズ、エスアーエスＳｃｈｎｅｉｄｅｒ Ｅｌｅｃｔｒｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ｓａｓ | ヒューマン−マシン対話システム用の制御モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1990008998A1 (en) | 1990-08-09 |
| EP0408765A1 (en) | 1991-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960019715A (ko) | 반도체장치 | |
| US20050005052A1 (en) | Cross-bar matrix for connecting digital resources to I/O pins of an integrated circuit | |
| NL193258C (nl) | Keten voor het kiezen van een werkingsmodus. | |
| US5777488A (en) | Integrated circuit I/O node useable for configuration input at reset and normal output at other times | |
| KR910006355B1 (ko) | 채널 선택 제어신호를 이용한 멀티플렉서 출력의 인에이블/디스에이블 제어장치 | |
| JPH02205912A (ja) | マトリクス制御回路 | |
| US5477166A (en) | Programmable output device with integrated circuit | |
| CN1728223B (zh) | 显示设备驱动电路 | |
| US4489417A (en) | Multi-level communication circuitry for communicating digital signals between integrated circuits | |
| US4419592A (en) | Bidirection data switch sequencing circuit | |
| US5523755A (en) | N-key rollover keyboard without diodes | |
| US5392235A (en) | Semiconductor memory device | |
| US4264895A (en) | Multi-stage switching network controlled by at least three logical inputs | |
| EP0256336B1 (en) | A programmable logic array | |
| US4231024A (en) | Device for a digital arithmetic processing apparatus | |
| JP3116150B2 (ja) | 光ファイバー回線切替装置 | |
| JPS63200224A (ja) | キ−ボ−ド装置 | |
| US4677437A (en) | Input signal switching matrix for an elevator | |
| KR0157736B1 (ko) | 양방향 버스 인터페이스 전환 장치 및 데이타 전송 시스템 | |
| SU1198504A1 (ru) | Клавиатура | |
| JPWO2003028214A1 (ja) | 多安定回路 | |
| SU1524028A1 (ru) | Контроллер многоскоростного реверсивного электропривода (контроллер Михайлова) | |
| JP2508255B2 (ja) | 半導体集積回路 | |
| KR890006223Y1 (ko) | 시프트 레지스터를 이용한 정역 표시회로 | |
| JPS581885A (ja) | デコ−ダ回路 |