WO1990008998A1 - Matrix controller - Google Patents

Matrix controller Download PDF

Info

Publication number
WO1990008998A1
WO1990008998A1 PCT/JP1990/000051 JP9000051W WO9008998A1 WO 1990008998 A1 WO1990008998 A1 WO 1990008998A1 JP 9000051 W JP9000051 W JP 9000051W WO 9008998 A1 WO9008998 A1 WO 9008998A1
Authority
WO
WIPO (PCT)
Prior art keywords
matrix
row
drive circuit
switch
control circuit
Prior art date
Application number
PCT/JP1990/000051
Other languages
English (en)
French (fr)
Inventor
Mikio Yonekura
Original Assignee
Fanuc Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Ltd filed Critical Fanuc Ltd
Publication of WO1990008998A1 publication Critical patent/WO1990008998A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/20—Dynamic coding, i.e. by key scanning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes

Definitions

  • the present invention relates to a matrix control circuit used for a keyboard or the like of a control device such as a numerical control device, and more particularly to a matrix circuit in which the number of signal lines of an interface is reduced.
  • key switch elements are arranged in a matrix, and the state of row lines when one column is driven to a low level by a transistor is determined.
  • the key matrix method has been adopted in which the position of the key being pressed is checked by sensing with a single key.
  • FIG. 8 is a diagram showing a configuration of a conventional key matrix system.
  • the four transistors Q ll to C l 4 drive the matrix line 21 COL l to C L 4 row by row, and each switch in the matrix 21 Is read from row lines ROWl to ROW4 by four receivers RV11 to RV14.
  • the intersection of the column line and the row line of the matrix 21 is connected to the switch SW11 and the wraparound diode D11.
  • Fig. 8 shows switches and diodes at only one intersection of the matrix, and switches and diodes at other intersections. -Are omitted because they have the same configuration.
  • R11 to R14 are pull-up resistors.
  • LEDs are arranged in place of the switches and diodes shown in Fig. 8 and the column lines C0L1 to C0L4 are driven for each row. By giving the LED signals to be lit to row lines R0W1 to R0W4, the children can do the work.
  • personal computers have a microphone-side processor on the keyboard side, and are connected to the control unit using serial interface to avoid the problem of increasing the number of signal lines.
  • the present invention has been made in view of such a point.
  • the first object of the present invention is to reduce the number of interface lines.
  • An object of the present invention is to provide a matrix control circuit capable of recognizing a number of switches.
  • a second object of the present invention is to provide a matrix control circuit capable of lighting a large number of LEDs with a small number of interface lines.
  • a third object of the present invention is to arrange a switch and an LED on the same matrix and control switch recognition and LED lighting on the same matrix.
  • An object of the present invention is to provide a matrix control circuit that can be used.
  • a matrix control circuit for recognizing the state of a plurality of switches two are arranged at each intersection of the matrix, and are arranged in opposite directions to each other.
  • a switch having an anti-sneak diode, a first drive circuit for driving each matrix ij of the matrix to a high level or a low level, and a row of the matrix to a high level or a mouth level
  • a second drive circuit for driving and a receiver circuit connected to each row of the matrix and for recognizing a state of the switch.
  • Each column of the matrix has two rows.
  • a diode connected in parallel with each other in the opposite direction.
  • the matrix and the opposite side of the diode are connected to one line, and are connected to the first drive circuit. Succession When recognizing a switch state, the first drive circuit and the second drive circuit are configured to reverse the level so that the direction of the drive current is bidirectional.
  • a matrix control circuit characterized by the following is provided. ' —— —— — 4 Also, in a matrix control circuit that dynamically displays LEDs (light emitting diodes), two LEDs are arranged at the intersection of each matrix with two polarities opposite to each other.
  • Each row of the matrix is composed of two lines, and has a diode connected in parallel in the opposite direction to each other, and the matrix and the opposite side of the matrix are connected to one line. And when connected to the first drive circuit and turning on the LED, by inverting the level of the first drive circuit and the second drive circuit, the direction of the drive current is bidirectional.
  • a matrix control circuit that recognizes the state of multiple switches and dynamically displays the LED (light emitting diode), it is located at the intersection of each matrix, and a diversion prevention diode is provided.
  • a switch provided, an LED disposed at the intersection at the intersection, a first drive circuit for driving each column of the matrix to a high level or a mouth level, and a row for each row of the matrix to a high level.
  • a second drive circuit for driving to a level or a mouth level, and a receiver circuit connected to each row of the matrix and for recognizing a state of the switch.
  • the row is composed of two lines, having diodes connected in parallel in opposite directions to each other,
  • the switch and the other side are connected to one line and are connected to the first drive circuit, when the switch state is recognized or when the ED is turned on, the first A matrix control circuit is provided in which the drive current and the second drive circuit are inverted in level so that the direction of the drive current is bidirectional.
  • the matrix consists of two sets of column lines, switches are connected between each line and the row line, and the two sets of lines are connected in the opposite direction with diodes. Connect to the first drive circuit as a book. The first drive circuit that drives the columns is driven low, and the second drive that drives the rows is driven high to recognize the state of one of the two switches.
  • LEDs can be turned on twice as many as the number of interface lines as before.
  • FIG. 1 is a configuration diagram of an embodiment of a matrix control circuit of the present invention.
  • FIG. 2 (a) is a diagram in a case where a matrix element is composed of two switches.
  • Figure 2 (b) shows a matrix element with one switch and one matrix element.
  • Figure 2 (c) shows a matrix element with one switch and one matrix element.
  • Fig. 2 (d) shows the case where the matrix element is composed of two LEDs.
  • Fig. 3 shows the interface of the drive circuit.
  • Fig. 4 shows an example in which the drive circuit is composed of transistors mi
  • Fig. 5 shows an example in which the drive circuit is configured with the enhanced element MOS.
  • Fig. 6 is a diagram for explaining the prevention of sneaking in
  • Figure 7 is the equivalent circuit diagram of Figure 6
  • FIG. 8 is a diagram showing a configuration of a conventional key matrix system. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a configuration diagram of one embodiment of a matrix control circuit of the present invention.
  • the keyboard 20 has a 4 ⁇ 4 matrix configuration in the present embodiment, and a matrix is provided at the intersection of the row lines ROW1 to RH4 and the column lines COLl to C ⁇ L4.
  • the risk element is 1 Six matrix elements ME11 to ME44 are connected. Here, the configuration of each matrix element is described.
  • Figure 2 (a) is a diagram when the matrix element is composed of two switches.
  • the column lines are composed of two sets, and anti-wrap diodes D1 and D2 are connected to switches SW1 and SW2 in opposite directions, and are connected to the respective column lines.
  • Fig. 2 (b) is a diagram in which the matrix element is composed of one switch and one LED. The polarity of the diode D 1 and the LED 2 around SW 1 are reversed and connected to each column line.
  • Fig. 2 (c) is a diagram in which the matrix element is composed of one switch and one LED. This differs from Fig. 2 (b) only in that the positions of the LED and the diode are reversed.
  • Fig. 2 (d) is a diagram when the matrix element is composed of two LEDs.
  • the LEDs 1 and 2 have opposite polarities and are connected to the respective column lines.
  • the matrix line and the column line are actually composed of two sets of lines. In the prior art, this was the interface signal line itself from the control device main body, but in the present invention, two diodes are connected in reverse to each other, and two diodes are connected depending on the direction of the current. Divided into
  • This method uses a diode inserted in series with switch SW1. Together with D l, this helps to prevent the problem of the misidentification of the key state due to the so-called sneak current that occurs when three or more key switches are pressed simultaneously. The details of the wraparound prevention will be described later.
  • the row drive circuits RDV1 to RDV1 to the row lines R0W1 to R0W4 via the receivers RV1 to RV4 and the resistors R1 to R4 RDV 4 is connected.
  • column drivers CDL 1 to CDV 4 are directly connected to the respective column lines COL 1 to C ⁇ L 4.
  • FIG. 3 is a diagram showing an interface of the drive circuit. This is the interface of the drive circuits CDV1 to CDV4 and RDV1 to RDV4 in FIG.
  • FIG. 4 is a diagram showing an example in which the drive circuit is constituted by transistors.
  • Transistors CI 1 and Q 2 are connected to complementary. That is, when the inputs B1 and B2 are set to the low level, the output OUT is set to the high level. Conversely, when the inputs B 1 and B 2 are set to high level, the output O U T becomes ⁇ urepel.
  • FIG. 5 is a diagram showing an example in which the drive circuit is configured by enhancement MOS. As shown in the figure, type I and type II enhancement MOSs are connected complementarily. The relationship between the input and output is the same as when the transistor is configured as shown in Fig. 4. Returning to FIG. 1, the description will be continued. As described above, the row drive circuit and the column drive circuit are composed of two transistors, and the output is set to a high level (+5 V) or a low level (GND) according to a signal supplied from the drive control circuit 12. You can drive to
  • Receivers RV1 to RV4 determine the high or low level of row lines ROW1 to R ⁇ W4 at a certain threshold level, for example, 2.5 V, and output them as logic signals. Things. Each of the receivers RV1 to RV4 is connected to an exclusive OR gate 13 and its output signal passes through an exclusive OR gate 13. Connected to.
  • the exclusive OR gate 13 outputs the output of the receiver as it is when I is 0, and inverts the output of the receiver when I is 0, according to the control signal I NV from the drive control circuit.
  • the drive control circuit 12 receives the display data written to the LED data register 11 by the processor and the selection signal of the key to be read by the processor as inputs, and the drive circuits R DV1 to RDV 4 and CDV accordingly. 1 to CDV 4 ⁇ control circuit.
  • Column lines that are not driven are open (high impedance state.
  • row lines ROW1 to ROW4 output all row drivers to high level or high level, and all row lines are output.
  • ROW1 to ROW4 are pulled up or down by resistors R1 to R4, depending on the level of column lines C0L1 to C0L4. : ⁇ When L4 is driven to the high level, row lines R ⁇ W1 to R ⁇ W4 are bull-up, and when column lines COL1 to COL4 are driven to the high level. Is the row line R ⁇ W1 to ROW4 is pulled down.
  • the I NV signal becomes 0, and the processor can read a logical 1 through the bus buffer 14.
  • the I NV signal changes according to the output of the column drive circuit and row drive circuit, and the processor is controlled so that the key state can always be read in positive logic.
  • the processor writes the data specifying the LED to be lit to the LED data register 11.
  • the drive control circuit drives the LED using the time during which the above-described key reading operation is not performed.
  • LEDs are always displayed dynamically, and the key reading time is executed at a fixed cycle.
  • the driving method is based on the conventional dynamic drive method, but the feature of the present invention is that the key is read using the idle time when the LED dynamic display is not performed. There is no need for a dedicated signal line for turning on the LED, and the LED can be driven using only the signal lines R ⁇ W1 to ROW4 and COL1 to COL4 used for the key reading.
  • the RD signal is the drive control circuit 1
  • the LED matrix is always driven except when applied to the 2 NV input.
  • the row lines ⁇ 1 to (: ⁇ 4 in order to a high level and a mouth level at regular intervals one row of the matrix is selected and connected to that row. Only the row line of the LED where the LED to be lit is present is set to the polarity such that current flows through the LED using the row drivers RDV1 to RDV4.
  • FIG. 6 is a diagram for explaining the prevention of wraparound.
  • the figure shows the case where column lines C0L1 are driven low to recognize the keys in one column.
  • the key SWlla to be read in the first row is off, and the keys SW12a and SW22b in the second column are on.
  • the current flows through the resistor R1 in the loop indicated by the arrow A, the input of the receiver RV1 becomes low level, and it seems that the key SW11a is erroneously read as if it were turned on.
  • wraparound is prevented by diodes inserted into the column lines, as described below.
  • FIG. 6 No. The figure is the equivalent circuit diagram of FIG. Here, the key in FIG. 6 is omitted.
  • the current from resistor R1 flows in series through nine diodes as shown. Therefore, assuming that the forward voltage drop of one diode is 0.5 V, the input level of the receiver RV 1 is 4.5 V, while the threshold voltage of the receiver RV 1 is 2.5 V. It is not recognized that the key SW11a is pressed by mistake. Book
  • the feature of the stop mechanism is that multiple diodes are inserted into the column line according to the direction of the current. This diode has the function of shifting the voltage at the receiver input terminal in the key reading operation, but the shift voltage is three times larger than when the key is actually pressed but when the current flowing around the receiver is flowing. Twice as large.
  • Such a sneak-prevention function is the same in the case of an LED circuit, in which the voltage applied to the LED is small and the LED does not light up.
  • the level shift voltage described above is an approximate value, and it is necessary to select the number of diodes that enter the column line according to the actual level shift voltage of the diode.
  • the number of columns is equivalently doubled by making the current flowing in the matrix bidirectional.
  • the matrix on the right is actually equivalent to a matrix with 4 rows and 8 columns.
  • the driver for displaying the LED and the pull-up / pull-down resistor switching circuit and column driver for reading the key can be shared in terms of hardware. . It is smaller and less expensive than having dedicated hardware with a key and LED display as before.
  • the matrix is described as 4x4, but this number is just an example, and any nxm matrix configuration can be used.
  • the matrix has a matrix control circuit configuration that allows current to flow in both directions.
  • the matrix has a matrix control circuit configuration that allows current to flow in both directions.
  • a similar matrix control circuit is configured to dynamically display LEDs, it is possible to dynamically display twice as many LEDs as before with the same number of interfaces.
  • the matrix control circuit performs the LED lighting control except when the display is performed with the same matrix and the switch status is recognized in terms of time, so a simple circuit configuration is used.
  • the switch status can be recognized and the LED dynamic display can be performed.
  • the interface on the control device body side can be made more compact than before.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

明 細 書 マ ト リ クス制御回路 技 術 分 野
本発明は数値制御装置などの制御装置のキーボー ド等に使 用されるマ ト リ クス制御回路に関し、 特にィ ンタ フ ヱースの 信号線数を削減したマ ト リ ク ス回路に関する。 背 景 技 術
従来、 制御装置などで使用されるキーボードでは良く知ら れるようにキースィ ツチ · エレメ ン トをマ ト リ クス状に配置 し、 1列をトラ ンジスタでロウレベルに ドライブした時の行 線の状態をレシ一バでセ ンスすることにより、 押されている キーの位置を調べるという方式 （キ一マ ト リ クス方式） を採 用してきた。
第 8図は従来のキーマ ト リ クス方式の構成を示す図である。 ト ラ ンジスタ Q l l〜Cl l 4の 4個はマ ト リ クス 2 1の列ラ イ ン C O L l ~Cひ L 4を 1列毎に ドライブし、 マ ト リ クス 2 1内の各スイ ツチの状態をレシーバ R V 1 1〜R V 1 4の 4個のレシーバで行ラ イ ン ROW l〜ROW4から読み取る。 マ ト リ クス 2 1の列ラィ ンと行ライ ンの交点は、 スィ ッチ S W 1 1 とまわりこみ防止用のダイオー ド D 1 1で接続されて いる。 ただし、 第 8図ではマ ト リ クスの 1個の交点のみのス イ ッチとダイォ一 ドを表し、 他の交点のスィ ッチ及びダイォ ―ドは同じ構成であるので省略してある。 R 1 1〜R 1 4は プルアップ抵抗である。
同様に L E Dをダイナミ ツク表示する場合も、 第 8図のス ィ ツチとダイォードの替わりに、 L E Dを配置し、 列ラ イ ン C 0 L 1 ~ C 0 L 4を 1列ごとにドライブし、 行ラ イ ン R 0 W 1〜 R 0 W 4に点灯すベき L E Dの信号を与えることによ り、 おこなうこどができる。
従来の方式ではキーや L E Dの数が増えると、 それなりに 信号線の数が増加するので、 コネクタのピン数ゃケーブルの 芯数が増え、 コス トが増加する。 また、 ケーブルが増加し、 配線の作業渤率が低下する。
—方、 パーソナルコンピュータなどではキーボード側にマ イ ク 口プロセッ サを持ち、 制御装置本体とはシ リ アルイ ンタ フユースで接続することによって、 信号線の増加の問題を回 避している。
しかし、 この方式はキ一ボード上の回路が増えるのでコス ト的に不利であり、 電源供給の点やデータ通信の信頼性の確 保の点で制御装置本体とキーボードとの間の距離には限界が あり、 数値制御装置などのように制御装置本体とは別の場所 にキーボードが設置されることが多い装置ではかならずしも 最良の方法ではなかった。 発 明 の 開 示
本発明はこのような点に鑑みてなされたものである。
本発明の第 1の目的は少ないィ ンタフヱ一ス - ライ ンで^ 数のスィ ツチを認識でるようにしたマ ト リ クス制御回路を提 烘することである。
また、 本発明の第 2の目的は少ないィ ンタ フ ェース · ライ ンで多数の L E Dを点灯できるようにしたマ ト リ クス制御回 路を提供することである。
さ らに、 本発明の第 3の目的は、 同一のマ ト リ クス上にス イ ッチと L E Dを配置して、 スイ ツチの認識と L E Dの点灯 を同一のマ ト リ クス上で制御できるようにしたマ ト リ タス制 御回路を提供することである。
本発明では上記課題を解決するために、 · 複数のスィ ツチの状態を認識するマ ト リ クス制御回路にお いて、 マ ト リ クスの各交点に 2個ずつ配置され、 互いに逆方 向のまわりこみ防止ダイオードを備えたスィ ッ チと、 前記マ ト リ タスの各歹 ijをハイ レベルあるいはロウレベルに ドライブ する第 1のドライブ回路と、 前記マ ト リ クスの各行をハイ レ ベルあるいは口ゥレベルに ドライブする第 2のドライブ回路 と、 前記マ ト リ タスの各行に接続され、 スィ ツ チの状態を認 識するためのレシーバ回路とを有し、 前記マ ト リ クスの各列 は 2本のライ ンで構成され、 互いに逆方向に並列に接続され たダイォー ドを有し、 ダイォ一ドの前記マ ト リ クスと逆側が 1本のラィ ンに接続され、 かつ前記第 1のドライブ回路に俊 続され、 スイ ツチの状態を認識する際、 前記第 1のドライブ 回路と前記第 2のドライブ回路のレベルを逆にすることによ り、 ドライブ電流の向きを双方向にするように構成したこと をを特徴とするマ ト リ クス制御回路が、 提供される。 ' —— —— — 4一 また、 L E D (発光ダイオード） をダイナミ ック表示する マ ト リ クス制御回路において、 各マ ト リ クスの交点に互いに 極性を逆に 2個ずつ配置された L E Dと、 前記マ ト リ クスの 各列をハイ レベルあるいはロウレべルにドライブする第 1の ドライブ回路と、 前記マ ト リ クスの各行をハイ レベルあるい は口ウレペルにドライブする第 2のドライブ回路と、 前記マ ト リ タスの各列は 2本のライ ンで構成され、 互いに逆方向に 並列に接続されたダイォードを有し、 ダイォードの前記マ ト リ クスと逆側が 1本のラィ ンに接続され、 かつ前記第 1のド ライブ回路に接続され、 前記 L E Dを点灯させる際、 前記第 1のドライブ回路と前記第 2のドライブ回路のレベルを逆に することにより、 ドライブ電流の向きを双方向にするように 構成したことをを特徵とするマ ト リクス制御回路が、 提供さ れる。
さらに、 複数のスィ ッチの状態を認識し、 L E D (発光ダ ィオード） をダイナミ ツク表示するマ ト リ クス制御回路にお いて、 各マ ト リ タスの交点に配置され、 まわりこみ防止ダイ ォードを備えたスィ ツチと、 前記の交点に交点配置された L E Dと、 前記マ ト リ クスの各列をハイ レベルあるいは口ウレ ベルにドライブする第 1のドライブ回路と、 前記マト リ クス の各行をハイ レベルあるいは口 ウ レベルに ドラ イ ブする第 2 のドライブ回路と、 前記マ ト リタスの各行に接続され、 スィ ツチの状態を認識するためのレシーバ回路とを有し、 前記マ ト リ クスの各列は 2本のラィ ンで構成され、 互いに逆方向に 並列に接続されたダイオードを有し、 ダイオードの前記マ ト リ クスと逆側が 1本のライ ンに接続され、 かつ前記第 1のド ライブ回路に接続され、 スィ ッ チの状態を認識する際、 ある いはし E Dを点灯させる際、 前記第 1のドライブ回路と前記 第 2のドライブ回路のレベルを逆にすることにより、 ドライ ブ電流の向きを双方向にするように構成したことを特徴とす るマ ト リ クス制御回路が、 提供される。
マ ト リ クスの列ラィ ンを 2組みとし、 それぞれのライ ンと 行ライ ンとの間にスィ ッチを接続し、 その 2組みのライ ンを 逆方向にダイォ一ドを接続し、 1本として第 1のドライブ回 路に接続する。 列をドライブする第 1のドライブ回路をロウ レベルにし、 行をドライブする第 2のドライブをハイ レベル にして、 2個のスィ ッチの内の 1個のスィ ッチの状態を認識 する。
次にマ ト リ クスの列をドライブする第 1のドライブ回路を ハイ レベルにして、 マ ト リ クスの行をドライブする第 2のド ラィブ回路を口ゥレベルにして、 他のスィ ッチの状態を認識 する。
これによつて、 同じイ ンタ フ ェ ースラ イ ンの数で 2倍のス ィ ッチの状態を認識することができる。
また、 ほぼ同様なマ ト リ クス制御回路で、 L E Dのダイナ ミ ック表示を行うことにより、 従来と同じィ ンタ フ ェースラ ィ ンの数で 2倍の L E Dを点灯することができる。
さらに、 スイ ツチの状態の認識と、 L E Dのダイナミ ック 表示を同一のマ ト リ クスで行う。 時間的に、 スィ ツチを認識 する時以外は、 L E Dの点灯制御を行うように構成する。 図 面 の 簡 単 な 説 明
第 1図は本発明のマ ト リ クス制御回路の一実施例の構成図、 第 2図 （a) はマ ト リ クス要素が 2個のスィ ツチで構成さ れている場合の図、
第 2図 （b) はマト リ クス要素が 1個のスィ ツチと 1個の
L E Dで構成されている場合の図、
第 2図 （c ) はマ ト リ クス要素が 1個のスィ ツチと 1個の
L EDで構成されている場合の図、
第 2図 （d) はマ ト リ クス要素が 2個の L EDで構成され ている場合の図、
第 3図はドライブ回路のィ ンタフエースを示す図、
第 4図はドライブ回路をトランジスタで構成した例を示す mi、
第 5図はドライブ回路をェンハンス ト メ ン ト MO Sで構成 した例を示す図、
第 6図はまわりこみ防止を説明するための図、
第 7図は第 6図の等価回路図、
第 8図は従来のキーマ ト リ クス方式の構成を示す図である。 発明を実施するための最良の形態
以下、 本発明の一実施例を図面に基づいて説明する。
第 1図は本発明のマト リ クス制御回路の一実施例の構成図 である。 キーボード 2 0は本実施例では 4 X 4のマ ト リ クス 構成をとつており、 行ラ イ ン ROW1〜Rひ W 4と列ラィ ン C OL l〜C〇L 4の交点にはマ ト リ クス要素としては、 1 6個のマ ト リ クス要素 ME 1 1〜ME 4 4が接続されている。 ここで、 各マ ト リ クス要素の構成について述べる。
第 2図 （ a ) はマ ト リ クス要素が 2個のスィ ッチで構成さ れている場合の図である。 列ライ ンは 2組で構成されており、 スィ ッチ SW 1、 SW2にはまわりこみ防止ダイオード D 1、 D 2が逆方向に接続され、 それぞれの列ラィ ンに接続されて いる。
第 2図 （b) はマ ト リ クス要素が 1個のスィ ツチと 1個の L E Dで構成されている図である。 SW 1のまわり こみダイ オード D 1 と L E D 2の極性は逆になつており、 それぞれの 列ラィ ンに接続されている。
第 2図 （ c ) はマ ト リクス要素が 1個のスイ ッチと 1個の LEDで構成されている図である。 これは第 2図 （b) と比 ベて L EDとダイォー ドの位置が逆になつているのみが異な る。
第 2図 （ d ) はマ ト リ クス要素が 2個の L E Dで構成され ている場合の図である。 この L ED 1、 L ED 2には互いに 逆極性となっており、 それぞれの列ラィ ンに接続されている。 第 1図及び第 2図 （ a) 〜 （d) でわかるように、 本発明 ではマ ト リ タスの行ラィ ン、 列ラィ ンが実は 2組の線で構成 されている。 これは従来技術においては制御装置本体からく るイ ンタフヱース信号線そのものであつたが、 本発明ではそ れぞれにダイオードを 2個逆向きに接続して、 電流の方向に よって 2個のライ ンに分けている。
この方式はスィ ツチ SW 1に直列に挿入されたダイオード D l と合わせて、 3個以上のキースィ ッ チが同時に押された 場合に起きる、 いわゆる電流のまわり込みによるキ一状態の 誤認の間題の防止に役立っている。 まわりこみ防止の詳細に ついては後述する。
第 1図に戻って説明を続ける。 制御装置本体 1 0側のィ ン タ フエースにおいては、 各行ラ イ ン R 0 W 1〜 R 0 W 4 には レシーバ R V 1〜R V 4と抵抗 R 1〜R 4を介し行ドラィブ 回路 R D V 1〜R D V 4が接続されている。 また、 各列ラィ ン C O L l〜C〇 L 4には列ドライバ C D V 1〜 C D V 4が が直接接続されている。
次に上記のドライブ回路の詳細について述べる。 第 3図は、 ドライブ回路のイ ンタ フ ェースを示す図である。 これは第 1 図のドライブ回路 C D V 1〜C D V 4及び R D V 1〜R D V 4のイ ンタ フ ェースである。
第 4図はドライブ回路をトランジスタで構成した例を示す 図である。 トランジスタ CI 1及び Q 2をコ ンプリメ ンタ リに 接続している。 すなわち、 入力 B 1及び B 2ををロウレベル にすると、 出力 O U Tはハイ レベルとなる。 逆に入力 B 1及 び B 2をハイ レベルにすると、 出力 O U Tは σ ウレペルとな る。
第 5図はドライブ回路をエ ンハンスメ ン ト M O Sで構成し た例を示す図である。 図に示すように、 Ρ型と Ν型のェンハ ンスメ ン ト M O Sをコンプリメ ンタ リに接続している。 入力 と出力との関係は第 4図のトランジスタで構成した場合と同 じである。 再び、 第 1図に戻って説明を続ける。 行ドライブ回路及び 列ドライブ回路は上記に説明したように、 二つの ト ラ ンジス タから成り、 ドライブ制御回路 1 2から与えられる信号によ つて出力をハイ レベル （+ 5 V) またはロウレベル （GND ) に ドライブすることができる。
レシーバ RV 1〜RV 4は行ライ ン R OW l〜R〇W4の 状態のハィ レベル、 またはロウレベルを一定のスレ シ ョ ル ド レベル、 たとえば 2. 5 Vで判定し、 ロジック信号として出 力するものである。 レシーバ RV 1〜RV 4はそれぞれ、 排 他的論理和ゲー ト 1 3に接続され、 その出力信号は排他的論 理和ゲ一ト 1 3を通った後、 バスバッファ 1 4によってプロ セッサのバスに接続される。
排他的論理和ゲー ト 1 3はドライブ制御回路からの制御信 号 I NVにより、 I が 0のときはレシーバの出力をその まま出力し、 1の時はレシーバの出力を反転して出力する働 きをする。
ドライ ブ制御回路 1 2はプロセッサが L E Dデータ レジス タ 1 1に書き込んだ表示データ、 およびプロセッサが読み取 りたいキーの選択信号を入力とし、 それに応じてドライブ回 路 R DV 1 ~RDV 4及び C DV 1〜C DV 4 φ制御を行う 回路である。
まず、 プロセッサがキーの状態を読む場合について説明す る。 これは従来のマ ト リ クス方式のイ ンタフヱースと同様に プロセ ッサからのキー読み取りパルス R Dが与えられている あいだに、 プロセッサから与えられえるキー選択信号でマ ト リ クスの列ライ ン C〇 L 1〜C0L 4をドライブすることで 行う。 本実施例では 4つの列ライ ン C〇 L 1〜C〇 L 4のど れをドライブする力、、 さらに、 ハイ レベル力、ロウレベル力、に よって、 合計 8通りのドライブの仕方がある。 ドライブされ ない列ラ イ ンは開放状態 （ハイイ ンピーダンス状態になる。 一方、 行ライ ン ROWl〜ROW4のほうは全ての行ドラ ィバをハイ レベルまたは口ゥレベルを出力することで、 全行 ライ ン ROWl〜ROW4を抵抗 R 1〜R 4でブルアップま たはプルダウンする。 どちらにするかは列ライ ン C 0 L 1〜 C 0 L 4のレベルによる。 列ラ イ ン C 0 L 1〜（：〇 L 4を口 ウレベルにドライブしている場合は行ラィ ン R〇W 1 ~R〇 W 4はブルアップする。 逆に列ライ ン COL l〜COL 4を ハイ レベルにドライブしている場合は行ラィ ン R〇W 1〜R OW4はプルダウンする。
まず、 行ライ ン RQWl〜ROW4をブルアップし、 列ラ ィ ン COL 1〜C〇 L 4をロウレベルにドライブした場合に ついて述べる。 勿論、 列ライ ンは 1列づつ、 順次ロウレベル にドライブされていき、 それに応じて、 その列のキーの状態 が認識されていく。
キーが押されていると、 そのキーが接続されている行ライ ンのブルアップ抵抗からキーを通じて列ドライブ回路 C D V 1〜CD V 4に向かって電流が流れるので、 レシーバ RV 1 〜R V 4の入力は口ゥレベルになり、 レシーバ出力には 0が 出力される。 このとき、 1 ¥信号は1でぁり、 プロセッサ はバスパッファ 1 4を通じて論理 1 ^読みとることができる。 次に、 行をプルダウンし、 列をハイ レベルに ドライブした 場合について述べる。 この場合も列ライ ンは 1列づっドライ ブされ、 レシ一バは 1列ごとのキーの状態を認識していく。 キーがおされていると、 そのキーが接続されている列ドラ ィバからキーを通じてに行ラィ ンのプルダウン抵抗に向かつ て電流が流れるので、 レシーバ入力はハイ レベルになり、 レ シーバの出力には 1が出力される。
このとき I N V信号は 0 となり、 プロセッサはバスバッフ ァ 1 4を通じて、 論理 1を読みとることができる。 つまり I N V信号は、 列ドライブ回路、 行ドライブ回路の出力に応じ て変化し、 プロセッサが常にキーの状態を正論理で読めるよ うに制御される。
次に L E Dの表示制御について説明する。 プロセッサは点 灯したい L E Dを指定するデータを L E Dデータ レジスタ 1 1 に書き込む。 ドライブ制御回路はこのデータにもとづき、 上述のキ—読み取り動作を行っていない時間を使って、 L E Dをドライブする。 実際には常時 L E Dをダイナ ミ ック表示 し、 キーを読み込む時間は一定の周期で実行される。 ドライ ブの仕方の基本は従来技術のダイナミ ック ドラィブ方式であ るが、 本発明の特色としては、 L E Dのダイナ ミ ック表示を おこなつていない空き時間を使ってキーの読み取りを行うの で、 L E D点灯専用の信号線は必要なく、 上記キー読み取り で使った信号線 R〇 W 1 ~ R O W 4、 C O L l〜C O L 4の みを用いて L E Dをドライブできるという特徴がある。
つまり、 第 1図において、 R D信号がドライブ制御回路 1 2の I NV入力に与えられている間以外は常に LEDのマ ト リクスをドライブしている。 すなわち、 一定時間ごとに列ラ ィ ン〇〇 1〜（：〇 4を順にハィ レベルぉよび口ウレべル にすることによって、 マ ト リクスの 1列を選択し、 その列に 接続されている L E Dのうち点灯すべき L EDの存在する行 ライ ンのみを行ドライバ RDV 1〜RDV 4を用いて L E D に電流が流れるような極性にする。
次に本発明のまわりこみ防止機能について説明する。 第 6 図はまわりこみ防止を説明するための図である。 図では、 列 ライ ン C 0 L 1がロウレベルにドライブされ、 1列のキーを 認識する場合を示す。 ここで、 1行目の読み込むべきキー S Wl l aはオフであり、 2列目のキー SW1 2 a及び SW2 2 bがオンであるものとする。 第 6図からは一見矢印 Aで示 すループで抵抗 R 1に電流が流れ、 レシーバ R V 1の入力が ロウレベルとなり、 キー SW1 1 aがオンしているように誤 つて読み取られるように見える。 しかし、 以下に述べるよう にまわり こみは列ライ ンに揷入されたダイオードによって防 止される。
第？図は第 6図の等価回路図である。 ここでは、 第 6図の キーは省略してある。 ここで、 抵抗 R 1からの電流は図のよ うに 9個のダイオードに直列に流れる。 従って、 1個のダイ オードの順方向電圧降下を 0. 5 Vとすると、 レシーバ RV 1の入力レベルは 4. 5 Vとなり、 一方、 レシーバ RV 1の スレショルド電圧は 2. 5 Vであるから、 誤ってキー SW1 1 aが押されていると認識することはない。 本まわりこみ防 止機構の特徵は列ライ ンに電流の向きに応じて複数のダイォ 一ドを挿入したことにある。 このダイォードはキー読取り動 作においてレシーバ入力端での電圧をシフ 卜する働きがある が、 そのシフ ト電圧は本当にキーがおされている場合に比べ てまわり こみによる電流が流れている場合は 3倍の大きさに なる。 第 6図の例でいうとレシーバ R V 2の入力端において は D l b lと D l b 2の 2ケ分の電圧シフ トがあるが、 レシ ーバ R V 1においてはダイオー ド D 2 b 2、 D 2 b l、 D 2 a l、 D 2 a 2、 D l b 2、 D l b lの 6ケ分の電圧シフ ト になる。 さし引き 4ケ分の電圧シフ トがまわりこみかそうで ないかの判別に寄与しているのである。
このようなまわりこみ防止機能は L E D回路の場合も同様 であり、 L E Dにかかる電圧は僅かで L E Dは事実上点灯し ない。
勿論、 上記に述べたレベルシフ ト電圧は概略値であり、 実 際にダイオードのレベルシフ ト電圧に応じて、 列ラ イ ンに揷 入するダイォードの数を選択する必要がある。
本実施例では列ライ ンのドライブの仕方は 4本 X 2レベル で 8通りあるので、 本回路を用いてドライブできる L E Dの 数は最大 3 2個となる。
従来の方式では行ライ ン 4本、 列ラ イ ン 4本、 計 8本のィ ンタフニース信号では 1 6個のキーしか設けることができな い。 また、 L E Dを点灯しょうとすると、 さらに別の信号線 が必要であつたが、 本発明によれば 8本のィ ンタ フ ユース信 号で、 トータルで 3 2個までのキーまたは L E Dの任意の組 み合わせを設けることができる。
本発明の方式ではマ トリ クスを流れる電流を双方向にする ことで、 列の数を等価的に従来の 2倍にしている。 第 1図の 例で言えば、 右のマ ト リ クスは実は 4行 X 8列のマ ト リ クス と等価である。 これによつて同じイ ンタフェース信号線数で 従来の 2倍のキーボード機能を制御できる。 したがって、 ケ —ブルも細いままで良く、 コス トの点や取り扱いの容易さの 点で有利である。
また第 1図から判るように、 L E Dの表示を行うためのド ライバと、 キーの読み取りを行うためのプルアップ、 プルダ ゥン抵抗の切り換え回路や列ドラィバは、 ハードウ ァ的に は共通化できる。 従来のようにキーと L E D表示で専用のハ —ドウエアを持つよりも小型で低コストになる。
上記の説明では、 マ ト リ クスは 4 X 4で説明したが、 この 数値は単なる例であり、 任意の n x mのマ ト リ クス構成とす ることができる。
以上説明したように本発明では、 マ ト リ クスの列ライ ンを 2組みとし、 マ ト リ クスを双方向に電流が流れるよにうなマ ト リ クス制御回路構成としたので、 これによつて、 同じイ ン タフヱースラィ ンの数で 2倍のスィ ツチの状態を認識するこ とができる。
また、 同様なマ ト リ クス制御回路で L E Dをダイナミ ック 表示するように構成したので、 同じィ ンタフエース数で従来 の 2倍の L E Dをダイナミ ック表示することができる。
さらに、 スィ ッチの状態の認識と、 L E Dのダイナミ ック 表示を同一のマ ト リ クスで行い、 時間的に、 スイ ツチの状態 を認識するとき以外は、 L E Dの点灯制御時を行うようなマ ト リ タス制御回路としたので、 簡単な回路構成でスィ ツチの 状態の認識と、 L E Dのダイナ ミ ック表示を行う ことができ る。 その結果、 制御装置本体側のィ ンタフエースも従来より もコ ンパク トにすることができる。

Claims

請 求 の 範 囲
1 . 複数のスィ ツチの状態を認識するマ ト リ クス制御回路 において、
マ ト リ クスの各交点に 2個ずつ配置され、 互いに逆方向の まわり こみ防止ダイォードを備えたスィ ツチと、
前記マト リ クスの各列をハイ レベルあるいは口ゥレベルに ドライブする第 1のドライブ回路と、
前記マ ト リ クスの各行をハィ レベルあるいはロウ レベルに ドライブする第 2のドライブ回路と、
前記マ ト リ クスの各行に接続され、 スィ ッチの状態を認識 するためのレ シーバ回路とを有し、
前記マ ト リタスの各列は 2本のラィ ンで構成され、 互いに 逆方向に並列に接続されたダイォードを有し、 ダイオードの 前記マ ト クスと逆側が 1本のライ ンに接続され、 かつ前記 第 1のドライブ回路に接続され、
スィ ッチの状態を認識する際、 前記第 1のドライブ回路と 前記第 2のドライブ回路のレベルを逆にすることにより、 ド ラィブ電流の向きを双方向にするように構成したことを特徴 とするマ ト リクス制御回路。
2 . 前記スィ ッチはキーボードのキ一スィ ッチであること を特徴とする特許請求の範囲第 1項記載のマ ト リ クス制御回 路。
3 . L E D (発光ダイオード） をダイナミ ック表示するマ ト リ クス制御回路において、
各マ ト リ タスの交点に互いに極性を逆に 2個ずつ配置され た ; L E Dと、
前記マ ト リ クスの各列をハィ レベルあるいはロウレベルに ドライブする第 1のドライブ回路と、
前記マ ト リ クスの各行をハィ レベルあるいはロウレベルに ドライブする第 2のドライブ回路と、
前記マ ト リ クスの各列は 2本のライ ンで構成され、 互いに 逆方向に並列に接続されたダイォードを有し、 ダイォー ドの 前記マ ト リ クスと逆側が 1本のライ ンに接続され、 かつ前記 第 1のドライブ回路に接続され、
前記 L E Dを点灯させる際、 前記第 1のドライブ回路と前 記第 2のドライブ回路のレベルを逆にすることにより、 ドラ ィブ電流の向きを双方向にするように構成したことをを特徴 とするマ ト リ クス制御回路。
4 . 複数のスィ ッ チの状態を認識し、 L E D (発光ダイォ 一ド） をダイナ ミ ック表示するマ ト リ クス制御回路において、 各マ ト リ クスの交点に配置され、 まわりこみ防止ダイォ一 ドを備えたスィ ツチと、
前記の交点に交点配置された L E Dと、
前記マ ト リ クスの各列をハイ レベルあるいは口ゥレベルに ドライブする第 1のドライブ回路と、
前記マ ト リ クスの各行をハィ レベルあるいはロウレベルに ドライブする第 2のドライブ回路と、
前記マ ト リ クスの各行に接続され、 スィ ツチの状態を認識 するためのレシーバ回路とを有し、
前記マ ト リ クスの各列は 2本のライ ンで構成され、 互いに 逆方向に並列に接続されたダイォードを有し、 ダイオードの 前記マ ト リ クスと逆側が 1本のライ ンに接続され、 かつ前記 第 1のドライブ回路に接続され、
スィ ツチの状態を認識する際、 あるいは L E Dを点灯させ る際、 前記第 1のドライブ回路と前記第 2のドライブ回路の レペルを逆にすることにより、 ドラィブ電流の向きを双方向 にするように構成したことを特徴とするマト リ クス制御回路 c
5 . 前記マ ト リ クスの交点は互いに逆方向に接続された 2 儷のスィ ッチから構成されることを特徵とする特許請求の範 囲第 4項記載のマ ト リ クス制御回路。
6 · 前記マ ト リ クスの交点は互いに極性が逆に接続された 2個の L E Dから構成されることを特徵とする特許請求の範 囲第 4項記載のマ ト リ クス制御回路。
7 . 前記マト りクスの交点はまわりこみダイォ一ドを直列 に接続したスィ ツチと、 L E Dから構成されていることを特 徴とする特許請求の範囲第 4項記載のマ ト リ クス制御回路。
8 . 前記スィ ツチの状態を認識するとき以外は前記 L E D を点灯させる動作を実行するようにしたことを特徴とする特 許請求の範囲第 4項記載のマ ト リ クス制御回路。
PCT/JP1990/000051 1989-02-03 1990-01-17 Matrix controller WO1990008998A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1/26431 1989-02-03
JP1026431A JPH02205912A (ja) 1989-02-03 1989-02-03 マトリクス制御回路

Publications (1)

Publication Number Publication Date
WO1990008998A1 true WO1990008998A1 (en) 1990-08-09

Family

ID=12193323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/000051 WO1990008998A1 (en) 1989-02-03 1990-01-17 Matrix controller

Country Status (3)

Country Link
EP (1) EP0408765A1 (ja)
JP (1) JPH02205912A (ja)
WO (1) WO1990008998A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726399A (en) * 1996-02-06 1998-03-10 Inventio Ag Apparatus for scanning elevator call buttons
GB2359171A (en) * 2000-02-10 2001-08-15 Mitel Corp Keyboard encoding
US8471733B2 (en) 2006-06-20 2013-06-25 Qualcomm Incorporated Two-wire connection to a key matrix in a mobile device
DE102007005374A1 (de) * 2007-02-02 2008-08-07 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zum Betrieb einer Schaltungsanordnung
GB0820246D0 (en) * 2008-11-05 2008-12-10 Distance Lab Ltd Remote impact device
US9755664B2 (en) * 2010-12-22 2017-09-05 Echostar Technologies L.L.C. Methods and apparatus for efficient illumination of individual keys in a keyboard
US20140176352A1 (en) * 2012-12-21 2014-06-26 Apple Inc. Computer keyboard key scan shared matrix with an individual led per key
FR3028060B1 (fr) * 2014-11-04 2017-11-24 Schneider Electric Ind Sas Module de commande pour systeme de dialogue homme-machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107418A (ja) * 1984-10-31 1986-05-26 Sony Corp キ−装置
JPS62173514A (ja) * 1986-01-27 1987-07-30 Fujitsu Ltd 走査点燈方式
JPS62209609A (ja) * 1986-03-10 1987-09-14 Alps Electric Co Ltd 入力制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107418A (ja) * 1984-10-31 1986-05-26 Sony Corp キ−装置
JPS62173514A (ja) * 1986-01-27 1987-07-30 Fujitsu Ltd 走査点燈方式
JPS62209609A (ja) * 1986-03-10 1987-09-14 Alps Electric Co Ltd 入力制御装置

Also Published As

Publication number Publication date
EP0408765A1 (en) 1991-01-23
JPH02205912A (ja) 1990-08-15

Similar Documents

Publication Publication Date Title
US5465056A (en) Apparatus for programmable circuit and signal switching
JPH01221912A (ja) 交さ点スイッチングアレー
NL193258C (nl) Keten voor het kiezen van een werkingsmodus.
JPS5866420A (ja) ２導体のデ−タカラムを有する記憶論理アレイ
WO1990008998A1 (en) Matrix controller
JPS62214597A (ja) 不揮発性メモリ回路
US4858038A (en) System of disk device selector circuits for disk controller
US5623221A (en) Low noise MOSFET employing selective drive signals
US5477166A (en) Programmable output device with integrated circuit
US4489417A (en) Multi-level communication circuitry for communicating digital signals between integrated circuits
JPH0831275B2 (ja) メモリ回路
JPH0191526A (ja) プログラマブル論理素子
EP0256336B1 (en) A programmable logic array
JPS62291788A (ja) メモリ回路
US4677437A (en) Input signal switching matrix for an elevator
US3623033A (en) Cross-coupled bridge core memory addressing system
US20050146358A1 (en) Avoiding oscillation in self-synchronous bi-directional communication system
US3582911A (en) Core memory selection matrix
US3355725A (en) Information storage matrix
JP3116150B2 (ja) 光ファイバー回線切替装置
SU1198504A1 (ru) Клавиатура
US6191993B1 (en) First in first out memory circuit
JP3578077B2 (ja) バレルシフト回路
US3436746A (en) Electrically alterable memory system having automatic rewrite
JPWO2003028214A1 (ja) 多安定回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1990901897

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1990901897

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1990901897

Country of ref document: EP