NL193258C - Keten voor het kiezen van een werkingsmodus. - Google Patents
Keten voor het kiezen van een werkingsmodus. Download PDFInfo
- Publication number
- NL193258C NL193258C NL8901533A NL8901533A NL193258C NL 193258 C NL193258 C NL 193258C NL 8901533 A NL8901533 A NL 8901533A NL 8901533 A NL8901533 A NL 8901533A NL 193258 C NL193258 C NL 193258C
- Authority
- NL
- Netherlands
- Prior art keywords
- signal
- circuit
- input
- buffer
- shift
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Shift Register Type Memory (AREA)
Description
1 193258
Keten voor het kiezen van een werkingsmodus
De onderhavige uitvinding heeft betrekking op een keten voor het kiezen van één van verscheidene werkingsmodi die in een geïntegreerde keten zijn verschaft, waarbij een keuzesignaal wordt opgewekt in 5 reactie op een aan een ingang van de keten toegevoerde invoercode. Een dergelijke keten is bekend uit het Duitse Offenlegungsschrift DE 3.232.215.
Bij haifgeleidergeheugens, die geleidelijk aan gericht zijn op hoge integratie en hoge betrouwbaarheid, bezit de halfgeleiderchip ketens voor het meten van verschillende elektrische eigenschappen van de chip, of verschillende testmodi, waaronder een normale lees/schrijfmodus. Een dergelijke keten voor een speciale 10 modus wordt zodanig gevormd, dat zij in de normale lees/schrijfmodus niet functioneert, en daardoor het inwendige van de chip niet beïnvloedt. Gewoonlijk dient de keten voor een speciale modus als een buffer voor het toevoeren van een signaal naar het inwendige van de chip met een spanning, die een extern aangelegde spanning overtreft, of de keten omvat een waarnemingsketen voor het opwekken van een signaal voor het doen werken van de keten voor een speciale modus, terwijl het functioneren van de keten 15 voor de normale lees/schrijfmodus wordt gestopt. In een conventionele halfgeleiderinrichting met een testmodus voor het evalueren van de eigenschappen van de chip en andere speciale modi, tezamen met de normale lees/schrijfmodus, wordt de selectie van de modus tot stand gebracht door gebruik van een speciaal voorbereid contactgebied of door het toevoeren van een hoogspanningswaarnemingsketen aan een adres/besturingscontactgebied.
20 Een dergelijk speciaal voorbereid contactgebied wordt toegevoegd aan het contactgebied, dat gebruikt wordt voor de normale lees/schrijfmodus, en wordt gevoed door een voedingsbron voor het selecteren van de speciale modus. Aan de andere kant wordt, bij gebruik van de hoogspanningswaarnemingsketen, de hoge spanning (12-14 V) aangelegd op het adres/besturingscontactgebied, verbonden met de hoogspanningswaarnemingsketen, die dan werkt voor het selecteren van de speciale modus.
25 Het probleem dat zich voordoet door het gebruik van het speciaal voorbereide contactgebied is, dat voor elke speciale modus een separaat contactgebied benodigd is, waarbij de chipafmetingen toenemen, en bij het inkapselen worden de speciaal voorbereide contactgebieden niet vaak van een aansluitdraad voorzien, hetgeen resulteert in het mislukken van de test of de toename van het aantal verpakkingspennen. Verder heeft de werkwijze, die gebruik maakt van de hoogspanningswaarnemingsketen, het probleem dat er een 30 afzonderlijke hoogspanningsbron voor benodigd is.
Het is dienovereenkomstig een doel van de onderhavige uitvinding een programmeerbare keten voor de herkenning van sequentiële code te verschaffen, die individuele invoercodes sequentieel herkent voor het selecteren van een enkele modus, die overeenkomt met een speciale code, teneinde het mogelijk te maken na het verpakken te testen of een gewenste werkmodus te selecteren zonder een hoogspanningsbron.
35 Een ander doel van de onderhavige uitvinding is het verschaffen van een programmeerbare keten voor de herkenning van sequentiële code, die een verschillende sequentiële invoercode kan hebben voor elke individuele chip door de mogelijkheid te bieden, de individuele code te programmeren.
Een verder doel van de uitvinding is het verschaffen van een programmeerbare keten voor de herkenning van sequentiële code, die het ongewenst optreden van een willekeurige bijzondere werkmodus in een 40 halfgeleiderinrichting, die een aantal werkmodi heeft, belet.
De Duitse octrooiaanvrage DE 3.232.215 beschrijft een schakeling, waarin de deelschakeling USS is ingericht voor het activeren van een andere werkingsmodus van een halfgeleiderschakeling. De deelschakeling USS kan daarbij worden gevormd door een EN-poort. Een combinatie van de signalen B1-Bn, welke combinatie bij normaal gebruik van de halfgeleiderschakeling niet mag optreden, wordt door de 45 EN-poort ’’herkend”, waarop een flip-flop kan worden gezet of teruggesteld. Deze bekende deelschakeling heeft het nadeel, dat het enkele optreden van een bepaalde combinatie van ingangssignalen (BrBn) al een andere werkingsmodus van de halfgeleiderschakeling activeert. Dit betekent dat het toevallig optreden van de (enkele) "sleutelcombinatie” de werkingsmodus van de halfgeleiderschakeling wijzigt. Ook kunnen personen die niet bevoegd zijn een andere werkingsmodus te activeren dit relatief eenvoudig doen door 50 bijvoorbeeld een teller alle mogelijke combinaties van de signalen B^B,, te laten genereren.
Volgens de onderhavige uitvinding heeft een keten van de in de aanhef genoemde soort het kenmerk, dat de keten een programmeerbare keten voor het herkennen van individuele codes en een keten voor het herkennen van een codevolgorde omvat, dat de keten voor het herkennen van individuele codes is ingericht voor het aan diens ingang ontvangen van de invoercode en het in reactie op individuele, in de invoercode 55 aanwezige, codes kiezen van één van verscheidene aanwezige codeerlijnen, en dat de keten voor het herkennen van individuele codes verder is ingericht voor het vastleggen van de bepaling, welke codes als individuele codes beschouwd worden en welke van de codeerlijnen behoren bij de afzonderlijke individuele 193258 2 codes, en dat de keten voor het herkennen van een codevolgorde is verbonden met alle codeerlijnen en afhankelijk van de tijdvolgorde van de keuze van de codeerlijnen afzonderlijke moduslijnen voor het activeren van een bepaalde werkingsmodus in de geïntegreerde keten kiest.
De uitvinding berust op het inzicht, dat het gebruiken van een enkele ’’sleutelcombinatie” voor het 5 activeren van een andere werkingsmodus gemakkelijk kan leiden tot het onbedoeld en/of ongewenst activeren van die werkingsmodus.
Opgemerkt wordt, dat uit de Europese octrooiaanvrage EP 0.158.311 een schakeling voor het herkennen van woorden bekend is. Deze bekende schakeling herkent bepaalde opeenvolgende combinaties van ingangssignalen, in dit geval reeksen van letters ("character strings”) ten behoeve van het verwerken (bijv. 10 vertalen) van teksten en dergelijke. De toepassing van deze bekende schakeling ligt dus op een heel ander vakgebied dan de onderhavige uitvinding.
De schakeling volgens de uitvinding heeft het grote voordeel, dat een sterk verbeterde bescherming tegen het abusievelijk of frauduleus activeren van een andere werkingsmodus wordt geboden zonder het aantal ingangslijnen te vergroten. Deze verbeterde bescherming wordt bereikt door het activeren van de 15 andere werkingsmodus niet afhankelijk te maken van één enkele combinatie van ingangssignalen, maar van een aantal opeenvolgende combinaties. Hiertoe is volgens de uitvinding de keten voor de herkenning van volgorde verschaft. Slechts indien een vooraf bepaald aantal opeenvolgende combinaties van geschikte ingangssignalen is opgetreden, wordt een signaal voor het activeren van een andere werkingsmodus afgegeven. Het activeringssignaal kan daardoor niet worden afgegeven na het abusievelijk optreden van 20 één juiste combinatie.
Bij voorkeur is de keten volgens de uitvinding zodanig uitgevoerd, dat de keten voor het herkennen van een codevolgorde ten minste één reeks schuifregisters bevat, welke reeks bestaat uit een met het aantal codeerlijnen overeenkomend aantal schuifregisters, waarbij tussen de afzonderlijke registers logische schakelketens zijn aangebracht, waarbij de ingangen van de schuifregisters door de toestanden van de 25 codeerlijnen worden gestuurd, wanneer een codeerlijn met de ingang van het eerste schuifregister van de reeks is verbonden, de overige codeerlijnen elk via één van de tussen elke twee registers aanwezige logische schakelketens met de ingang van één van de overige registers is verbonden, en waarbij de uitgang van het laatste schuifregister met een werkingsmoduslijn is verbonden, via welke een bepaalde werkingsmodus van de geïntegreerde schakeling gekozen en geactiveerd kan worden, wanneer de met de registers 30 verbonden codeerlijnen in de volgorde zoals deze met de schuifregisters zijn verbonden, na elkaar door de keten voor het herkennen van individuele codes worden gekozen.
Hoewel een schakeling voor het herkennen van volgorde op zich bekend is uit de bovengenoemde Europese octrooiaanvrage EP 0.158.311, betreft het daar niet een keten voor het opwekken van een werkingsmoduskeuzesignaal voor een geïntegreerde keten met verscheidene werkingsmodi, maar een 35 schakeling voor het herkennen van woorden.
De uitvinding wordt toegelicht aan de hand van de tekening, waarin: figuur 1 een blokschema is van een keten voor het kiezen van een werkingsmodus; figuur 2 een uitvoeringsvorm is van de keten voor het herkennen van een ingangscode; 40 figuur 3 een uitvoeringsvorm is van de keten voor het herkennen van een volgorde; figuur 4 een voorkeursuitvoeringsvorm illustreert van een keten van het schuifregister, getoond in figuur 3; en figuur 5 een tijddiagram is voor het illustreren van een werkingsaspect van de keten.
45 Onder verwijzing naar figuur 1, omvat de programmeerbare keten voor de herkenning van sequentiële code een keten 10 voor het herkennen van elke individuele ingangscode, en een keten 20 voor het herkennen van een volgorde, gegeven voor individuele codes, verkregen door combinatie van ingangssignalen IP1-IPn. De keten 10 decodeert door een eenvoudige combinatie van logische ketens de ingangssignalen IP1-IPn en hun geïnverteerde signalen (IP1-IPn) die worden toegevoerd door een ingangsbuffer (niet getoond) of 50 opgewekt door een combinatie van programmeerbare elementen (niet getoond), en wekt sequentieel de uitvoer op, welke correspondeert met elke individuele code. De keten 20 ontvangt de uitvoer van de keten 10, teneinde de volgorde te herkennen, gegeven voor de individuele codes.
Onder verwijzing naar figuur 2, omvat de keten 10 een aantal invertoren (11-In), een aantal NOR-poorten (No1-NOm), en een aantal buffers (BUF1-BUFm), die elk twee in serie verbonden invertoren omvatten, 55 waarbij elke ingang van de buffers is verbonden met elke uitgang van de NOR-poorten (N01-N0m). De keten 10, wordt geprogrammeerd voor het uitvoeren van codeherkenningssignalen (Q1-Qm) met een logische hoge toestand door het herkennen van de individuele codes, verkregen door combinatie van de 3 193258 ingangssignalen (IP1-IPn). De keten 10 combineert de ingangssignalen (IPI-IPn), die worden ingevoerd door een ingangsbuffer (niet getoond) of opgewekt door combinatie van programmeerbare elementen (niet getoond), en wekt sequentieel de codeherkenningssignalen (Q1, Q2,... Qm) op overeenkomstig de geprogrammeerde toestand. Wanneer de ingangssignalen (IP1-IPn) namelijk, afhankelijk van de geprogram-5 meerde toestand, sequentieel ingevoerd worden, worden door de NOR-poorten (NOl-NOm) en de buffers (BUF1-BUFm) de codeherkenningssignalen (Q1-Qm) met een logische hoge toestand sequentieel opgewekt. De keten 10 kan vervangen worden door een andere logische keten, afhankelijk van de geprogrammeerde toestand.
Onder verwijzing naar figuur 3 omvat een voorkeursuitvoeringsvorm van de keten 20 voor de herkenning 10 van de volgorde een aantal schuifregisters (SR1-SRm) en een aantal decoderende logische ketens (DL1 -DLm-1), die elk zijn aangebracht tussen de schuifregisters. Het aantal (m) schuifregisters (SR1-SRm) is hetzelfde als dat van de individuele codes, verkregen door combinatie van de ingangssignalen (IP1-IPn), welke worden toegevoerd aan de keten 10. Het eerste schuifregister (SR1) wordt voorafgegaan door een ingangsbuffer (IBUF), dat twee in serie verbonden invertoren omvat, terwijl het m-de schuifregister (SRm) 15 wordt gevolgd door een uitgangsbuffer (OBUF), op dezelfde wijze gevormd als het ingangsbuffer (IBUF). De uitgangsklem van het uitgangsbuffer (OBUF) is verbonden met een signaalbufferketen (LC), die twee NOR-poorten omvat.
De schuifregisters (SR1 -SRm) ontvangen ofwel een uitgangssignaal van het ingangsbuffer (IBUF) ofwel een uitgangssignaal van de voorafgaande decoderende logische ketens (DL1 - Dln-1) voor het uitvoeren 20 van schuifgegevens (SD1-SDm), afhankelijk van het signaal buffersignaal (LATCH) en kloksignalen 0 en 0. De decoderende logische ketens (DI1 - Dln-1) omvatten elk een schuifgegevensinvertor (SDI) voor het inverteren van het schuifgegevensuitgangssignaal van het voorafgaande schuifregister, een codeherken-ningssignaalinvertor (CRSI) voor het invoeren van het codeherkenningssignaal (Q2-Qm) van de keten 10, en een NOR-poort (NORG) voor het aan de bewerking door een NOR-poort onderwerpen van het 25 uitgangssignaal van de herkenningssignaalinvertor (CRSI). De signaalbufferketen (LC) omvat bovenste en onderste NOR-poorten. Een ingangsklem van de bovenste NOR-poort is verbonden met de uitgangsklem van het uitgangsbuffer (OBUF), terwijl aan een ingangsklem van de onderste NOR-poort het geïnverteerde signaalbuffersignaal (LATCH) wordt toegevoerd. De andere ingangsklemmen zijn gekruist verbonden met elke uitgangsklem van de NOR-poorten.
30 De keten 20 in figuur 3 werkt als volgt. De codeherkenningssignalen (Q1-Qm) in een logische hoge stand, die sequentieel uitgevoerd worden door de keten 10, worden toegevoerd aan het ingangsbuffer (IBUF) en de decoderende logische keten (DL1 - DLm-1). Verder worden het signaalbuffersignaal in logische hoge toestand opgewekt door de externe klok, en een paar kloksignalen 0 en 0 worden gemeenschappelijk toegevoerd aan alle schuifregisters (SR1-SRm), terwijl het geïnverteerde signaalbuffersignaal 35 (LATCH) in logische lage toestand, hetgeen de logische toestand is, tegengesteld aan het signaalbuffersignaal (LATCH), wordt toegevoerd aan de signaalbufferketen (LC). Dientengevolge wordt een eerste codeherkenningssignaal (Q1) in logische hoge toestand, uitgevoerd door keten 10, toegevoerd aan het eerste schuifregister (SR1) door het ingangsbuffer (IBUF).
Indien het eerste schuifregister (SR1) het eerste signaal (Q1) in hoge toestand ontvangt, voert zij de 40 eerste schuifgegevens SD1) in logische hoge toestand uit, overeenkomend met het signaalbuffersignaal (LATCH) in logische hoge toestand en de onderling geïnverteerde kloksignalen 0 en 0. De eerste schuifgegevens (SD1) en een tweede codeherkenningssignaal (Q2), die worden uitgevoerd door de keten 10, worden als logische signalen in lage toestand toegevoerd door de schuifgegevensinvertor (SD1) en de codeherkenningssignaalinvertor (CRSI) aan de NOR-poort (NORG), die het signaal in logische hoge 45 toestand uitvoert. Als het tweede schuifregister (SR2) het signaal in hoge toestand ontvangt, werkt het op dezelfde wijze als het eerste register (SR1) voor het opwekken van de tweede schuifgegevens (SD2) in logische hoge toestand. Steeds doorgaand op dezelfde wijze, voert het m-de schuifregister (SRm) de m-de schuifgegevens (SDm) uit. De m-de schuifgegevens (SDm) in logische hoge toestand worden door het uitgangsbuffer (OBUF) toegevoerd aan een ingangsklem van de bovenste NOR-poort in de hoge toestand. 50 Verder wordt het negatieve signaalbuffersignaal (LATCH) in logische lage toestand toegevoerd aan een ingangsklem van de onderste NOR-poort. De andere ingangsklem van de bovenste NOR-poort ontvangt een logisch signaal in lage toestand, omdat de signaalbufferketen (LC) het signaal in lage toestand in het voorafgaande stadium afgaf. Dientengevolge wekt de bovenste NOR-poort een uitgangssignaal op in logische lage toestand, hetgeen wordt toegevoerd aan de andere ingangsklem van de onderste NOR-poort, 55 welke een uitgangssignaal in logische hoge toestand opwekt voor het doen werken van de speciale modus.
Onder verwijzing naar figuur 4 omvat elk schuifregister (SR1-SRm) een ingangsklem 22 voor het ontvangen van het uitgangssignaal van het ingangsbuffer (IBUF) of een willekeurige decoderende logische 193258 4 keten (DL1 - DLm-1), een uitgangsklem 40 voor het overbrengen van de schuifgegevens (SD1-SDm) naar de volgende decoderende logische keten (DL1 - DLm-1) of het uitgangsbuffer (OBUF), een aantal MOS-transistoren T1-T4, waarin de afvoer-bronwegen in serie zijn verbondenjussen de ingangsklem 22 en de uitgangsklem 44, en welke door elke poort een van de kloksignalen 0 en 0 ontvangen, NAND-poorten 5 24, 32, waarvan een van de twee ingangsklemmen elk respectievelijk is verbonden met het eerste knooppunt 28 en het derde knooppunt 36, en andere ingangsklemmen gemeenschappelijk de signaalbuffer (LATCH) ontvangen, en invertoren 26, 34, waarvan de ingangsklemmen respectievelijk verbonden zijn met de uitgangen van de NAND-poorten 24, 32 en de uitgangsklemmen elk zijn verbonden met een tweede en een vierde knooppunt 30, 38.
10 De werking van het schuifregister SR1 van figuur 4 zal nu toegelicht worden. Er wordt aangenomen dat het signaal dat wordt afgegeven door de decoderende logische keten (DL1 - DLn-1) of het ingangsbuffer (IBUF) wordt ingevoerd door de ingangsklem 22 in de logische hoge toestand en het signaalbuffersignaal (LATCH) wordt ingevoerd in de logische hoge toestand. Indien in dit geval het geïnverteerde kloksignaal 0 in logische lage toestand wordt toegevoerd aan de poorten van de eerste en de vierde MOS-transistoren 15 T1, T4, en het kloksignaal 0 in logische hoge toestand wordt toegevoerd aan de poorten van de tweede en de derde MOS-transistoren T2, T3, schakelen de eerste en de vierde MOS-transistoren T1, T4 uit, terwijl de tweede en de derde MOS-transistoren T2, T3 inschakelen. Dientengevolge komen de eerste tot en met vierde knooppunten 28, 30, 36, 38 in de lage toestand, en aldus wekt de uitgangsklem 40 het uitgangssignaal in logische lage toestand op. Als daarna het kloksignaal 0 laag wordt en het geïnverteerde 20 kloksignaal 0 hoog, schakelen de eerste en de vierde MOS-transistoren T1, T4 in, terwijl de tweede en de derde T2, T3 uitschakelen. Derhalve wordt het signaal in hoge toestand, ingevoerd door de ingangsklem 22, overgebracht door de eerste MOS-transistor T1, en daarom komt het eerste knooppunt 28 in de logische hoge toestand. Bovendien komt het tweede knooppunt 30, omdat de tweede MOS-transistor T2 is uitgeschakeld, in de logische hoge toestand door de NAND-poort 24 en de invertor 26, omdat het eerste 25 knooppunt 28 en het signaalbuffersignaal (LATCH) alle in de hoge toestand zijn. Aangezien echter de derde MOS-transistor T3 de uitgeschakelde toestand behoudt, blijven de derde en vierde knooppunten 36, 38 in de lage toestand, en aldus wekt de uitgangsklem 40 het uitgangssignaal in lage toestand op.
Als daarna het signaal, ingevoerd door de invoerklem 22, laag wordt, het kloksignaal 0 hoog, en het geïnverteerde kloksignaal 0 laag, dan schakelen de eerste en vierde MOS-transistoren T1, T4 uit, en de 30 tweede en derde MOS-transistoren T2, T3 in. In dit geval wordt het logische hoge signaal van het tweede knooppunt 30 teruggezet door combinatie van de tweede MOS-transistor T2, de NAND-poort 24 en de invertor 26, en wordt dan overgebracht naar het derde knooppunt 36 door de derde MOS-transistor T3. Terwijl de vierde MOS-transistor T4 zich in de lage toestand bevindt, komt het vierde knooppunt 38 in de logische hoge toestand door de NAND-poort 32 en de NOR-poort 24, omdat het derde knooppunt 36 en het 35 signaalbuffersignaal (LATCH) zich alle in de logische hoge toestand bevinden. Dientengevolge worden de schuifgegevens (SD) met logische hoge toestand afgegeven door de uitgangsklem 40. Ondertussen ontvangen de eerste en de derde knooppunten 28, 36 de signalen in hoge toestand van de tweede en de vierde knooppunten 30, 38 door de tweede en de vierde MOS-transistoren T2, T4, waardoor zij elk de hoge toestand behouden.
40 Als daarna het kloksignaal 0 laag wordt, en het geïnverteerde kloksignaal 0 hoog, dan zijn de eerste en de vierde MOS-transistoren T1, T4 ingeschakeld en de tweede en de derde MOS-transistoren uitgeschakeld. Aldus wordt het logische signaal in lage toestand door de eerste MOS-transistor T1 overgebracht naar het eerste knooppunt 28. Terwijl de tweede MOS-transistor T2 uitgeschakeld is, wordt het tweede knooppunt 30 laag door de NAND-poort 24 en de invertor 26, omdat het eerste knooppunt 28 laag is en het 45 signaalbuffersignaal (LATCH) hoog. Het derde knooppuntsignaal en het signaalbuffersignaal (LATCH) zijn echter in de hoge toestand en daarom is het vierde knooppunt 38 door de NAND-poort 32 en de invertor 34 in de logische hoge toestand voor het leveren van de schuifgegevens (SD) in logische hoge toestand aan de uitgangsklem 40. Aangezien verder de vierde MOS-transistor T4 ingeschakeld is, wordt het signaal van derde knooppunt 36 overgebracht en gebufferd in het vierde knooppunt 38, waarbij de hoge toestand 50 gehandhaafd wordt. Als daarna het kloksignaal 0 hoog wordt, en het geïnverteerde kloksignaal 0 laag, dan zijn de eerste en de vierde MOS-transistoren T1, T4 uitgeschakeld, en de tweede en de derde MOS-transistoren T2, T3 ingeschakeld, zodat de derde en de vierde knooppunten 36, 38 laag worden voor het daardoor leveren van het signaal in lage toestand aan de uitgangsklem.
Figuur 5(A)-5(H) tonen een voorbeeld van tijddiagrammen, die verscheidene werkingsaspecten tonen, na 55 selectie van een specifieke modus (i.e. P-modus). Aan de hand van deze figuur zal de werking van de keten beschreven worden.
Door een extern toegevoerde kiokpuls, wordt het signaalbuffersignaal (LATCH) in hoge toestand, zoals
Claims (2)
1. Keten voor het opwekken van een werkingsmoduskeuzesignaal voor het kiezen van één van verscheidene werkingsmodi die in een geïntegreerde keten zijn verschaft, waarbij een keuzesignaal wordt opgewekt in reactie op een aan een ingang van de keten toegevoerde invoercode, met het kenmerk, 193258 6 dat de keten een programmeerbare keten (10) voor het herkennen van individuele codes en een keten (20) voor het herkennen van een codevolgorde omvat, dat de keten (10) voor het herkennen van individuele codes is ingericht voor het aan diens ingang ontvangen van de invoercode en het in reactie op individuele, in de invoercode aanwezige, codes kiezen 5 van één van verscheidene aanwezige codeerlijnen (Qn - Qm), dat de keten (10) voor het herkennen van individuele codes verder is ingericht voor het vastleggen van de bepaling, welke codes als individuele codes beschouwd worden en welke van de codeerlijnen (Q, -Qm) behoren bij de afzonderlijke individuele codes, en dat de keten (20) voor het herkennen van een codevolgorde is verbonden met alle codeerlijnen en 10 afhankelijk van de tijdvolgorde van de keuze van de codeerlijnen (C^ - Qm) afzonderlijk moduslijnen (Mode1 - Modep) voor het activeren van een bepaalde werkingsmodus in de geïntegreerde keten kiest.
2. Keten volgens conclusie 1, met het kenmerk, dat de keten (20) voor het herkennen van een codevolgorde ten minste één reeks schuifregisters bevat, welke reeks bestaat uit een met het aantal codeerlijnen overeenkomend aantal schuifregisters, waarbij tussen de afzonderlijke registers (SR1X- SRm) logische 15 schakelketens (DL1X - DL™.·,) zijn aangebracht, waarbij de ingangen van de schuifregisters door de toestanden van de codeerlijnen (Q1 - Qm) worden gestuurd, wanneer een codeerlijn (Q,) met de ingang van het eerste schuifregister van de reeks is verbonden, de overige codeerlijnen (Q2 - Qm) elk via één van de tussen elke twee registers aanwezige logische schakelketens met de ingang van één van de overige registers is verbonden, en waarbij de uitgang van het laatste schuifregister met een werkingsmoduslijn is 20 verbonden, via welke een bepaalde werkingsmodus van de geïntegreerde schakeling gekozen en geactiveerd kan worden, wanneer de met de registers verbonden codeerlijnen in de volgorde zoals deze met de schuifregisters zijn verbonden, na elkaar door de keten (10) voor het herkennen van individuele codes worden gekozen. Hierbij 3 bladen tekening
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR880008954 | 1988-07-18 | ||
KR1019880008954A KR910005615B1 (ko) | 1988-07-18 | 1988-07-18 | 프로그래머블 순차코오드 인식회로 |
Publications (3)
Publication Number | Publication Date |
---|---|
NL8901533A NL8901533A (nl) | 1990-02-16 |
NL193258B NL193258B (nl) | 1998-12-01 |
NL193258C true NL193258C (nl) | 1999-04-02 |
Family
ID=19276182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8901533A NL193258C (nl) | 1988-07-18 | 1989-06-16 | Keten voor het kiezen van een werkingsmodus. |
Country Status (7)
Country | Link |
---|---|
US (1) | US5015886A (nl) |
JP (1) | JP2551659B2 (nl) |
KR (1) | KR910005615B1 (nl) |
DE (1) | DE3917945C2 (nl) |
FR (1) | FR2634299B1 (nl) |
GB (1) | GB2221072B (nl) |
NL (1) | NL193258C (nl) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831529B2 (ja) * | 1989-11-20 | 1996-03-27 | 株式会社東芝 | 半導体集積回路装置の論理プログラム方法 |
US5379404A (en) * | 1990-03-16 | 1995-01-03 | Motorola, Inc. | Plug code for automatically recognizing and configuring both non-microprocessor and microprocessor based radio frequency communication devices |
NL9001333A (nl) * | 1990-06-13 | 1992-01-02 | Philips Nv | Werkwijze voor het besturen van een zelftest in een dataverwerkend systeem en dataverwerkend systeem geschikt voor deze werkwijze. |
EP0475588B1 (en) * | 1990-08-17 | 1996-06-26 | STMicroelectronics, Inc. | A semiconductor memory with inhibited test mode entry during power-up |
US5072137A (en) * | 1990-08-17 | 1991-12-10 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with a clocked access code for test mode entry |
US5161159A (en) * | 1990-08-17 | 1992-11-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with multiple clocking for test mode entry |
US5072138A (en) * | 1990-08-17 | 1991-12-10 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with sequential clocked access codes for test mode entry |
US5237218A (en) * | 1991-05-03 | 1993-08-17 | Lattice Semiconductor Corporation | Structure and method for multiplexing pins for in-system programming |
US5412260A (en) * | 1991-05-03 | 1995-05-02 | Lattice Semiconductor Corporation | Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device |
US5471481A (en) * | 1992-05-18 | 1995-11-28 | Sony Corporation | Testing method for electronic apparatus |
EP0618530A1 (en) * | 1993-03-30 | 1994-10-05 | Koninklijke Philips Electronics N.V. | Finite state machine with means for the reduction of noise effects |
US5488318A (en) * | 1994-10-04 | 1996-01-30 | Texas Instruments | Multifunction register |
JPH09167483A (ja) * | 1995-12-19 | 1997-06-24 | Mitsubishi Electric Corp | 動作モード設定回路 |
KR100878663B1 (ko) * | 2002-10-07 | 2009-01-15 | 주식회사 포스코 | 고효율 용강 정련방법 |
US8181703B2 (en) * | 2003-05-16 | 2012-05-22 | Halliburton Energy Services, Inc. | Method useful for controlling fluid loss in subterranean formations |
US7508943B2 (en) | 2003-05-16 | 2009-03-24 | Mo-Dv, Inc. | Multimedia storage systems and methods |
JP4321608B2 (ja) | 2007-02-28 | 2009-08-26 | ブラザー工業株式会社 | シート搬送装置及び画像読取装置。 |
US9552855B2 (en) * | 2009-06-26 | 2017-01-24 | Mo-Dv, Inc. | Accessing a serial number of a removable non-volatile memory device |
US8751795B2 (en) | 2010-09-14 | 2014-06-10 | Mo-Dv, Inc. | Secure transfer and tracking of data using removable non-volatile memory devices |
KR20170007927A (ko) * | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
KR102375054B1 (ko) * | 2015-12-11 | 2022-03-17 | 에스케이하이닉스 주식회사 | 테스트 모드 설정회로 및 이를 포함하는 반도체 장치 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3374466A (en) * | 1965-05-10 | 1968-03-19 | Ibm | Data processing system |
AU474461B2 (en) * | 1972-06-30 | 1976-07-22 | Notifier Company | Method and apparatus for operating authorization control systems |
US3839710A (en) * | 1973-01-04 | 1974-10-01 | Rusco Ind Inc | Access apparatus control system |
US3922508A (en) * | 1974-01-14 | 1975-11-25 | Magnetic Controls Co | Coded telephone line testing equipment |
CH622901A5 (nl) * | 1977-10-11 | 1981-04-30 | Fast Digital Syst | |
JPS5745944A (en) * | 1980-09-02 | 1982-03-16 | Toshiba Corp | Semiconductor integrated circuit device |
US4431991A (en) * | 1981-10-13 | 1984-02-14 | Motorola, Inc. | Encoder for transmitted message deactivation code |
US4427980A (en) * | 1981-10-13 | 1984-01-24 | Motorola, Inc. | Encoder for transmitted message activation code |
DE3232215A1 (de) * | 1982-08-30 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierte digitale halbleiterschaltung |
EP0158311A3 (en) * | 1984-04-06 | 1989-04-26 | Nec Corporation | Apparatus for retrieving character strings |
EP0196171B1 (en) * | 1985-03-23 | 1991-11-06 | International Computers Limited | Digital integrated circuits |
EP0196083B1 (en) * | 1985-03-26 | 1992-07-22 | Kabushiki Kaisha Toshiba | Logic circuit |
JPS61247984A (ja) * | 1985-04-26 | 1986-11-05 | Toshiba Corp | テスト回路 |
GB8518859D0 (en) * | 1985-07-25 | 1985-08-29 | Int Computers Ltd | Digital integrated circuits |
JPS62182937A (ja) * | 1986-02-07 | 1987-08-11 | Toshiba Corp | テストモ−ド設定回路 |
US4772811A (en) * | 1986-07-04 | 1988-09-20 | Ricoh Company, Ltd. | Programmable logic device |
US4873671A (en) * | 1988-01-28 | 1989-10-10 | National Semiconductor Corporation | Sequential read access of serial memories with a user defined starting address |
-
1988
- 1988-07-18 KR KR1019880008954A patent/KR910005615B1/ko not_active IP Right Cessation
-
1989
- 1989-05-24 US US07/356,172 patent/US5015886A/en not_active Expired - Lifetime
- 1989-06-01 DE DE3917945A patent/DE3917945C2/de not_active Expired - Lifetime
- 1989-06-02 JP JP1139415A patent/JP2551659B2/ja not_active Expired - Lifetime
- 1989-06-02 FR FR898907318A patent/FR2634299B1/fr not_active Expired - Lifetime
- 1989-06-16 NL NL8901533A patent/NL193258C/nl not_active IP Right Cessation
- 1989-07-18 GB GB8916398A patent/GB2221072B/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2221072B (en) | 1992-04-08 |
KR900002574A (ko) | 1990-02-28 |
GB2221072A (en) | 1990-01-24 |
JP2551659B2 (ja) | 1996-11-06 |
KR910005615B1 (ko) | 1991-07-31 |
DE3917945C2 (de) | 1994-08-18 |
JPH0247575A (ja) | 1990-02-16 |
NL8901533A (nl) | 1990-02-16 |
FR2634299A1 (fr) | 1990-01-19 |
FR2634299B1 (fr) | 1993-04-23 |
US5015886A (en) | 1991-05-14 |
NL193258B (nl) | 1998-12-01 |
GB8916398D0 (en) | 1989-09-06 |
DE3917945A1 (de) | 1990-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL193258C (nl) | Keten voor het kiezen van een werkingsmodus. | |
US4445204A (en) | Memory device | |
US7227802B2 (en) | Multi-time programmable semiconductor memory device and multi-time programming method therefor | |
EP0505653A1 (en) | Combined sense amplifier and latching circuit for high speed ROMs | |
US4508977A (en) | Re-programmable PLA | |
US6285230B1 (en) | Input buffer circuit with adjustable delay via an external power voltage | |
US5777488A (en) | Integrated circuit I/O node useable for configuration input at reset and normal output at other times | |
US6798272B2 (en) | Shift register for sequential fuse latch operation | |
NL8300790A (nl) | Spanningniveau omvormende schakeling. | |
US5084636A (en) | Master-slave programmable logic devices | |
JPS6118778B2 (nl) | ||
US5724287A (en) | Data input circuit of semiconductor storage device | |
US5406519A (en) | Real-only memory device incorporating storage memory array and security memory array coupled to comparator circuirtry | |
US5015883A (en) | Compact multifunction logic circuit | |
US4660217A (en) | Shift register | |
KR870003505A (ko) | 반도체 기억장치 | |
KR890016442A (ko) | 전자시계용 집적회로 및 전자시계 | |
CN100370614C (zh) | 半导体集成电路装置及半导体集成电路装置的控制方法 | |
US6646465B2 (en) | Programmable logic device including bi-directional shift register | |
US5134384A (en) | Data coincidence detecting circuit | |
KR940010677B1 (ko) | 프로그램 가능한 논리소자 | |
KR970051151A (ko) | 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치 | |
JP3116150B2 (ja) | 光ファイバー回線切替装置 | |
US7184357B2 (en) | Decoding circuit for memory device | |
JP2508255B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1A | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
V4 | Discontinued because of reaching the maximum lifetime of a patent |
Effective date: 20090616 |